超结器件的制造方法及器件结构

摘要

本发明公开了一种超结器件的制造方法，包括步骤：在第一导电类型外延层中形成沟槽；进行带角度的侧壁离子注入并在沟槽的侧壁的选定区域中形成第一导电类型掺杂增加区；在沟槽中填充第二导电类型外延层；进行退火，利用第二导电类型杂质在第一导电类型掺杂增加区处和外的横向扩散速率不同在第一导电类型掺杂增加区处形成第二导电类型柱的侧面凹进结构，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。本发明还公开了一种超结器件。本发明超结结构采用沟槽填充工艺形成且能提高超结器件的反向恢复的软度因子。

权利要求

1.一种超结器件的制造方法，其特征在于，包括如下步骤：

步骤一、在第一导电类型外延层中形成沟槽；

步骤二、进行带角度的侧壁离子注入，所述侧壁离子注入至少包括一次第一导电类型离子注入，所述侧壁离子注入在所述沟槽的侧壁的选定区域中增加第一导电类型掺杂，令该选定区域为第一导电类型掺杂增加区；

步骤三、在所述沟槽中填充第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；

步骤四、进行退火，在所述退火过程中所述第二导电类型柱的第二导电类型杂质会进行横向扩散，在所述第一导电类型掺杂增加区处的所述第二导电类型柱的第二导电类型杂质的横向扩散速率小于所述第一导电类型掺杂增加区外的所述第二导电类型柱的第二导电类型杂质的横向扩散速率，从而在所述第一导电类型掺杂增加区处形成所述第二导电类型柱的侧面凹进结构，该侧面凹进结构由退火扩散形成并具有葫芦圈结构的凹进区的形状，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。

2.如权利要求1所述的超结器件的制造方法，其特征在于：步骤一中所述沟槽的侧面为垂直侧面；或者，步骤一中所述沟槽的侧面为倾斜侧面。

3.如权利要求2所述的超结器件的制造方法，其特征在于：所述沟槽的侧面为倾斜侧面时，所述沟槽的侧面的倾斜角度为88度～89.2度。

4.如权利要求1所述的超结器件的制造方法，其特征在于：步骤二中，所述侧壁离子注入的一次所述第一导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且由如下公式确定：其中，T为一次所述第一导电类型离子注入所对应的注入区域所对应的从所述沟槽的顶部表面开始往下的深度，W1为所述沟槽的顶部开口的宽度，α1为所述沟槽的侧面倾角，α2对应的所述第一导电类型离子注入的注入角度，T1为位于所述沟槽外的所述第一导电类型外延层表面的膜层的厚度。

5.如权利要求4所述的超结器件的制造方法，其特征在于：步骤二中，所述侧壁离子注入还至少包括一次第二导电类型离子注入，所述第二导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且所述第二导电类型离子注入所对应的注入区域的公式和所述第一导电类型离子注入所对应的注入区域的公式相同；

所述第二导电类型离子注入所对应的注入区域叠加到所述第一导电类型离子注入所对应的注入区域后会使叠加区域的第一导电类型掺杂降低，从而使所述第一导电类型掺杂增加区减小，通过所述第二导电类型离子注入来调节所述第一导电类型掺杂增加区的大小。

6.如权利要求1所述的超结器件的制造方法，其特征在于：所述第一导电类型外延层形成于由半导体衬底组成的晶圆表面，步骤二中的所述侧壁离子注入过程中，所述晶圆为转角；或者所述晶圆为不转角。

7.如权利要求6所述的超结器件的制造方法，其特征在于：所述晶圆为转角时，所述晶圆转角两次，一次为0度，一次为180度；或者所述晶圆为转角时，所述晶圆转角四次，分别为

0度、90度、180度和270度。

8.如权利要求1所述的超结器件的制造方法，其特征在于：步骤三中在所述沟槽中填充所述第二导电类型外延层的步骤拆分为两次以上，且将步骤二的所述侧壁离子注入插入到填充所述沟槽各分步骤之间。

9.如权利要求8所述的超结器件的制造方法，其特征在于：步骤三中在所述沟槽中填充所述第二导电类型外延层的步骤拆分为两次，第一次填充所述沟槽的5％～30％，之后进行步骤二，完成步骤二后进行后续的所述沟槽的填充。

10.如权利要求1～9中任一权利要求所述的超结器件的制造方法，其特征在于：所述超结器件为N型器件，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述超结器件为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。

11.一种超结器件，其特征在于：

在第一导电类型外延层中形成有沟槽，在所述沟槽中填充有第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；

在所述沟槽的侧壁形成有第一导电类型掺杂增加区，所述第一导电类型掺杂增加区是通过在所述沟槽形成后以及所述沟槽完全填充前通过带角度的侧壁离子注入形成，所述侧壁离子注入至少包括一次第一导电类型离子注入，所述侧壁离子注入在所述沟槽的侧壁的选定区域中增加第一导电类型掺杂并形成所述第一导电类型掺杂增加区；

所述第二导电类型柱具有第二导电类型杂质的退火横向扩散结构，在所述第一导电类型掺杂增加区处的所述第二导电类型柱的第二导电类型杂质的横向扩散速率小于所述第一导电类型掺杂增加区外的所述第二导电类型柱的第二导电类型杂质的横向扩散速率，从而在所述第一导电类型掺杂增加区处形成所述第二导电类型柱的侧面凹进结构，该侧面凹进结构由退火扩散形成并具有葫芦圈结构的凹进区的形状，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。

12.如权利要求11所述的超结器件，其特征在于：所述沟槽的侧面为垂直侧面；或者，所述沟槽的侧面为倾斜侧面。

13.如权利要求11所述的超结器件，其特征在于：所述侧壁离子注入的一次所述第一导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且由如下公式确定：其中，T为一次所述第一导电类型离子注入所对应的注入区域所对应的从所述沟槽的顶部表面开始往下的深度，W1为所述沟槽的顶部开口的宽度，α1为所述沟槽的侧面倾角，α2对应的所述第一导电类型离子注入的注入角度，T1为位于所述沟槽外的所述第一导电类型外延层表面的膜层的厚度。

14.如权利要求13所述的超结器件，其特征在于：所述侧壁离子注入还至少包括一次第二导电类型离子注入，所述第二导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且所述第二导电类型离子注入所对应的注入区域的公式和所述第一导电类型离子注入所对应的注入区域的公式相同；

所述第二导电类型离子注入所对应的注入区域叠加到所述第一导电类型离子注入所对应的注入区域后会使叠加区域的第一导电类型掺杂降低，从而使所述第一导电类型掺杂增加区减小，通过所述第二导电类型离子注入来调节所述第一导电类型掺杂增加区的大小。

15.如权利要求11～14中任一权利要求的超结器件，其特征在于：所述超结器件为N型器件，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述超结器件为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。

说明书

超结器件的制造方法及器件结构

技术领域

[0001] 本发明涉及半导体集成电路制造领域，特别是涉及一种超结(super junct ion)器件的制造方法；本发明还涉及一种超结器件。

背景技术

[0002] 超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。如图1所示，是现有超结器件的结构图，该超结器件为超结功率器件，这里是以N型超结MOSFET为例进行介绍。由图1可知，N型超结器件包括：

[0003] 多晶硅栅1，厚度通常在 之间。多晶硅栅1的顶部会通过接触孔连接到由正面金属层组成的栅极。

[0004] 栅氧化层2，用来是实现多晶硅栅1和沟道的隔离，栅氧化层2的厚度决定了多晶硅栅1的耐压，通常为了保证一定的多晶硅栅1的耐压，栅氧化层2的厚度一般大于[0005] 源区3，由N型重掺杂区即N+区组成，源区3的掺杂剂量即离子注入掺杂的注入剂量通常是在1e15/cm2以上。源区3的顶部会通过接触孔连接到由正面金属层组成的源极。

[0006] P型沟道区5，P型沟道区5的掺杂剂量通常是在5e13/cm2～1e14/cm2之间，P型沟道区5的掺杂决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。被多晶硅栅1覆盖的P型沟道区5的表面用于形成沟道。

[0007] 空穴收集区4，由形成于所述P型沟道区5表面的P型重掺杂区即P+区组成。

[0008] N型外延层7，其掺杂的体浓度通常是在1e15/cm3～5e16/cm3之间，N型外延层7作为器件的漂移区，N型外延层7的厚度决定了器件的击穿电压。

[0009] P型柱6，P型柱6和由P型柱6之间的N型外延层7组成的N型柱交替排列形成超结结构，超结结构中，各P型柱6和对应的N型柱互补掺杂并实现对N型柱的横向耗尽，通过各P型柱6和相邻的N型柱之间的互相横向耗尽能够轻易实现对整个超结结构中的N型漂移区耗尽，从而能同时实现高的掺杂浓度和高的击穿电压。

[0010] P型柱6在工艺上通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的。

[0011] N型外延层7形成于半导体衬底9上，半导体衬底9为N型高掺杂，其体浓度1e19/cm3以上，其高的掺杂浓度是为了减小半导体衬底9的电阻。超结功率器件为MOSFET器件时，由N型高掺杂的半导体衬底9组成漏区，并在半导体衬底9的背面形成由背面金属层组成的漏极。

[0012] 超结功率器件，相比于传统的VDMOS器件，在相同的击穿电压下，具有更高的掺杂浓度，其掺杂浓度可以到达普通VDMOS的10倍以上。这是因为超结器件的纵向P型柱6会跟N型漂移区即N型柱形成横向的耗尽，从而加速漂移区的耗尽，从而可以实现在相同的击穿电压下更高的掺杂浓度，具有更低的比导通电阻。

[0013] 目前横向P型柱6有两种实现方式，一种是基于多次外延的结构，另外一种是基于沟槽101和P型硅填入工艺。

[0014] 一种是多次外延，另外一种是通过深槽刻蚀和P型硅填入工艺实现的。多次外延具有工艺实现简单，但是生产成本高。深槽刻蚀和P型硅填入工艺复杂，但是生产成本低。

[0015] 如图2所示，是现有沟槽填充式超结结构的示意图；如图3所示，是现有多次外延式超结结构的示意图，分别显示了对应的实现的P型柱形貌的。图2中，挖深槽结构形成的P型柱单独用6a标记，可以看出，P型柱6a的侧面是倾斜的，具体表现为上面比较宽，下面比较窄，有一定的倾斜角度即侧面倾角α1。理想情况下，希望P型柱6a的侧面倾角α1是90度，即P型柱6a的侧面为垂直结构，这样具有更好的P-N平衡。但是实际上，为了保证填充的质量(更少的缺陷密度)和提高产能，都希望倾斜的角度α1越斜越好。在实际的产品中，P型柱6a的侧面倾角α1通常在88-89度之间。

[0016] 图3中，采用多次外延形成的P型柱单独用标记6b标出，即整个P型柱6b是由多层外延子层102叠加形成，在各层外延子层102的叠加界面的两侧位置处会形成标记103所示的葫芦圈结构，由图3可以看出，葫芦圈结构具有凹进结构，具有凹进结构的葫芦圈结构的好处是器件在反向恢复的时候，空穴在这些地方被贮存，从而可以在反向恢复的时候，提高反向恢复的软度因子。所以，采用多次外延的结构跟采用深槽刻蚀加P型硅填入形成的结构相比，采用多次外延结构形成P型柱6b的超级结器件具有更好的软度因子。

发明内容

[0017] 本发明所要解决的技术问题是提供一种超结器件的制造方法，超结结构采用沟槽填充工艺形成且能提高超结器件的反向恢复的软度因子。为此，本发明还提供一种超结器件。

[0018] 为解决上述技术问题，本发明提供超结器件的制造方法包括如下步骤：

[0019] 步骤一、在第一导电类型外延层中形成沟槽。

[0020] 步骤二、进行带角度的侧壁离子注入，所述侧壁离子注入至少包括一次第一导电类型离子注入，所述侧壁离子注入在所述沟槽的侧壁的选定区域中增加第一导电类型掺杂，令该选定区域为第一导电类型掺杂增加区。

[0021] 步骤三、在所述沟槽中填充第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元。

[0022] 步骤四、进行退火，在所述退火过程中所述第二导电类型柱的第二导电类型杂质会进行横向扩散，在所述第一导电类型掺杂增加区处的所述第二导电类型柱的第二导电类型杂质的横向扩散速率小于所述第一导电类型掺杂增加区外的所述第二导电类型柱的第二导电类型杂质的横向扩散速率，从而在所述第一导电类型掺杂增加区处形成所述第二导电类型柱的侧面凹进结构，该侧面凹进结构由退火扩散形成并具有葫芦圈结构的凹进区的形状，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。

[0023] 进一步的改进是，步骤一中所述沟槽的侧面为垂直侧面；或者，步骤一中所述沟槽的侧面为倾斜侧面。

[0024] 进一步的改进是，所述沟槽的侧面为倾斜侧面时，所述沟槽的侧面的倾斜角度为88度～89.2度。

[0025] 进一步的改进是，步骤二中，所述侧壁离子注入的一次所述第一导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且由如下公式确定：

[0026]

[0027] 其中，T为一次所述第一导电类型离子注入所对应的注入区域所对应的从所述沟槽的顶部表面开始往下的深度，W1为所述沟槽的顶部开口的宽度，α1为所述沟槽的侧面倾角，α2对应的所述第一导电类型离子注入的注入角度，T1为位于所述沟槽外的所述第一导电类型外延层表面的膜层的厚度。

[0028] 进一步的改进是，步骤二中，所述侧壁离子注入还至少包括一次第二导电类型离子注入，所述第二导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且所述第二导电类型离子注入所对应的注入区域的公式和所述第一导电类型离子注入所对应的注入区域的公式相同；

[0029] 所述第二导电类型离子注入所对应的注入区域叠加到所述第一导电类型离子注入所对应的注入区域后会使叠加区域的第一导电类型掺杂降低，从而使所述第一导电类型掺杂增加区减小，通过所述第二导电类型离子注入来调节所述第一导电类型掺杂增加区的大小。

[0030] 进一步的改进是，所述第一导电类型外延层形成于由半导体衬底组成的晶圆表面，步骤二中的所述侧壁离子注入过程中，所述晶圆为转角；或者所述晶圆为不转角。

[0031] 进一步的改进是，所述晶圆为转角时，所述晶圆转角两次，一次为0度，一次为180度；或者所述晶圆为转角时，所述晶圆转角四次，分别为0度、90度、180度和270度。

[0032] 进一步的改进是，步骤三中在所述沟槽中填充所述第二导电类型外延层的步骤拆分为两次以上，且将步骤二的所述侧壁离子注入插入到填充所述沟槽各分步骤之间。

[0033] 进一步的改进是，步骤三中在所述沟槽中填充所述第二导电类型外延层的步骤拆分为两次，第一次填充所述沟槽的5％～30％，之后进行步骤二，完成步骤二后进行后续的所述沟槽的填充。

[0034] 进一步的改进是，所述超结器件为N型器件，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述超结器件为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。

[0035] 为解决上述技术问题，本发明提供的超结器件包括：在第一导电类型外延层中形成有沟槽，在所述沟槽中填充有第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元。

[0036] 在所述沟槽的侧壁形成有第一导电类型掺杂增加区，所述第一导电类型掺杂增加区是通过在所述沟槽形成后以及所述沟槽完全填充前通过带角度的侧壁离子注入形成，所述侧壁离子注入至少包括一次第一导电类型离子注入，所述侧壁离子注入在所述沟槽的侧壁的选定区域中增加第一导电类型掺杂并形成所述第一导电类型掺杂增加区。

[0037] 所述第二导电类型柱具有第二导电类型杂质的退火横向扩散结构，在所述第一导电类型掺杂增加区处的所述第二导电类型柱的第二导电类型杂质的横向扩散速率小于所述第一导电类型掺杂增加区外的所述第二导电类型柱的第二导电类型杂质的横向扩散速率，从而在所述第一导电类型掺杂增加区处形成所述第二导电类型柱的侧面凹进结构，该侧面凹进结构由退火扩散形成并具有葫芦圈结构的凹进区的形状，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。

[0038] 进一步的改进是，所述沟槽的侧面为垂直侧面；或者，所述沟槽的侧面为倾斜侧面。

[0039] 进一步的改进是，所述侧壁离子注入的一次所述第一导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且由如下公式确定：

[0040]

[0041] 其中，T为一次所述第一导电类型离子注入所对应的注入区域所对应的从所述沟槽的顶部表面开始往下的深度，W1为所述沟槽的顶部开口的宽度，α1为所述沟槽的侧面倾角，α2对应的所述第一导电类型离子注入的注入角度，T1为位于所述沟槽外的所述第一导电类型外延层表面的膜层的厚度。

[0042] 进一步的改进是，所述侧壁离子注入还至少包括一次第二导电类型离子注入，所述第二导电类型离子注入所对应的注入区域位于从所述沟槽的顶部表面开始往下的一定深度的区域且所述第二导电类型离子注入所对应的注入区域的公式和所述第一导电类型离子注入所对应的注入区域的公式相同。

[0043] 所述第二导电类型离子注入所对应的注入区域叠加到所述第一导电类型离子注入所对应的注入区域后会使叠加区域的第一导电类型掺杂降低，从而使所述第一导电类型掺杂增加区减小，通过所述第二导电类型离子注入来调节所述第一导电类型掺杂增加区的大小。

[0044] 进一步的改进是，所述超结器件为N型器件，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述超结器件为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。

[0045] 本发明的超结结构采用沟槽填充工艺形成，相比于多次外延工艺形成的超结结构，本发明的生产成本低。

[0046] 本发明在沟槽形成后、沟槽填充外延层之前利用带角度的侧壁离子注入在沟槽的侧面的选定区域中增加第一导电类型掺杂，这样在后续填充第二导电类型外延层之后进行退火时，第一导电类型掺杂增加区能够减少第二导电类型柱的第二导电类型杂质的横向扩散速率，从而能够在横向扩散速率不同的区域之间形成葫芦圈结构，其中在所述第一导电类型掺杂增加区处会形成第二导电类型柱的侧面凹进结构，该侧面凹进结构具有葫芦圈结构的凹进区的形状，通过侧面凹进结构能提高超结器件的反向恢复的软度因子。

[0047] 由上，本发明仅通过增加带角度的侧壁离子注入就能在现有沟槽填充工艺形成的超结结构的基础上提高超结器件的反向恢复的软度因子，本发明能够同时具有沟槽填充工艺形成超结结构和多次外延工艺形成超结结构的两方面的优点。

附图说明

[0048] 下面结合附图和具体实施方式对本发明作进一步详细的说明：

[0049] 图1是现有超结器件的结构图；

[0050] 图2是现有沟槽填充式超结结构的示意图；

[0051] 图3是现有多次外延式超结结构的示意图；

[0052] 图4是本发明第一实施例方法流程图；

[0053] 图5A-图5F是本发明第一实施例方法各步骤中的器件结构图；

[0054] 图6是本发明实施例方法形成的超结单元的仿真图；

[0055] 图7是本发明第二实施例方法的步骤中形成的器件结构图。

具体实施方式

[0056] 本发明第一实施例方法：

[0057] 如图4所示，是本发明第一实施例方法流程图；如图5A至图5F所示，是本发明第一实施例方法各步骤中的器件结构图；本发明第一实施例超结器件的制造方法中以N型超结器件为例进行说明，所述第二导电类型为N型，所述第二导电类型为P型；包括如下步骤：

[0058] 步骤一、如图5A所示，在N型外延层7中形成沟槽101。

[0059] 所述N型外延层7形成于由半导体衬底如硅衬底9组成的晶圆表面。所述半导体衬底9为N+掺杂，掺杂浓度通常是在2e19cm-3～2e20cm-3之间，对应的电阻率在0.5mohm～3mohm之间；高的掺杂浓度是为了降低衬底的电阻。

[0060] N型外延层7的厚度决定了器件的击穿电压，对于600V器件，N型外延层7的厚度通常为50μm；对于900V器件，N型外延层7的厚度通常为70μm。

[0061] 在N型外延层7上面，通过刻蚀，形成沟槽101。沟槽101的宽度通常为3μm～5μm，沟槽101的深度通过为35μm～45μm之间。沟槽101的深度越深，器件的击穿电压越高，沟槽101的宽度越小，相同击穿电压下，器件能够实现的比导通电阻越小。沟槽101与沟槽101之间的距离通常为3μm～6μm。

[0062] 本发明第一实施例方法中，所述沟槽101的侧面为倾斜侧面；较佳为，所述沟槽101的侧面的倾斜角度α1为88度～89.2度。在其它实施例中也能为：所述沟槽101的侧面为垂直侧面。

[0063] 本发明第一实施例在形成所述沟槽101之前，需要通过光刻工艺形成光刻胶图形201进行定义。在其它实施例中，在涂布光刻胶之前也能先形成硬质掩模层。

[0064] 步骤二、如图5B所示，进行带角度的侧壁离子注入，侧壁离子注入如标记202所示。

[0065] 本发明第一实施例方法中，所述侧壁离子注入采用一次N型离子注入，注入角度为α2。

[0066] 所述侧壁离子注入的一次所述N型离子注入所对应的注入区域位于从所述沟槽101的顶部表面开始往下的一定深度的区域且由如下公式确定：

[0067]

[0068] 其中，T为一次所述N型离子注入所对应的注入区域所对应的从所述沟槽101的顶部表面开始往下的深度，W1为所述沟槽101的顶部开口的宽度，α1为所述沟槽101的侧面倾角，α2对应的所述N型离子注入的注入角度，T1为位于所述沟槽101外的所述N型外延层7表面的膜层的厚度。

[0069] 本发明第一实施例方法中，所述侧壁离子注入过程中，所述晶圆为转角或者所述晶圆为不转角。所述晶圆为转角时，一次为0度，一次为180度；或者所述晶圆为转角时，所述晶圆转角四次，分别为0度、90度、180度和270度。现在对晶圆具有转角和不转角的情形分别说明如下：

[0070] 如图5C所示，对应于所述晶圆为不转角时或者多次转角过程中第一次转角为0度时的情形，这时在所述侧壁离子注入在所述沟槽101的侧壁的选定区域中增加N型掺杂，令该选定区域为N型掺杂增加区203，可以看出N型掺杂增加区203仅位于各所述沟槽101的一侧的侧壁上。

[0071] 如图5D所示，当所述晶圆具有两次转角时，第一次转角已经完成，之后进行如图5D所示的第二次转角，第二次转角为180度；所述晶圆的第二次转角为180度之后，在各所述沟槽101的另一侧的侧壁上也形成了N型掺杂增加区203，所以N型掺杂增加区203在各所述沟槽101的两侧的侧壁上都会形成。

[0072] 如图5E所示，当所述晶圆具有四次转角时，所述晶圆转角四次，分别为0度、90度、180度和270度，四次转角完成后，在各所述沟槽101的各的侧壁上都会形成N型掺杂增加区
203。

[0073] 为了更清楚的说明，一次所述N型离子注入所对应的注入区域的深度，现列举一个具体参数进行说明：所述沟槽101的顶部开口宽度W1为5μm，：所述沟槽101的侧面倾角α1＝88.45°,光刻胶图形201的厚度T1为3μm，离子注入的角度为α2＝11°，那么只有在距离表面0μm～20μm之间的侧壁才会有N型杂质。

[0074] 步骤三、如图5F所示，在所述沟槽101中填充P型外延层，由所述沟槽101中的P型外延层组成P型柱6c，图5E中，所述P型柱单独用标记6c标示。由各所述P型柱6c之间的所述N型外延层7组成N型柱，由所述N型柱和所述P型柱6c交替排列形成超结结构，每一所述N型柱和其邻近的所述P型柱6c组成一个超结单元。

[0075] 步骤四、如图5F所示，进行退火，在所述退火过程中所述P型柱6c的P型杂质会进行横向扩散，在所述N型掺杂增加区203处的所述P型柱6c的P型杂质的横向扩散速率小于所述N型掺杂增加区203外的所述P型柱6c的P型杂质的横向扩散速率，从而在所述N型掺杂增加区203处形成所述P型柱6c的侧面凹进结构，该侧面凹进结构由退火扩散形成并具有葫芦圈结构的凹进区的形状，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。

[0076] 葫芦圈结构的凹进区是有P型柱6c的P型杂质的横向扩散速率不同造成的，葫芦圈结构的凹进区位于图5F中的虚线圈204所示区域处。为了更详细的说明本发明第一实施例方法形成的葫芦圈结构，下面给出了一个TCAD仿真结果，TCAD仿真出来的P-N杂质的分布如图6所示：

[0077] 仿真的条件是，在形成所述沟槽101以后，进行一次倾斜角度为11度的，N型离子注入。离子注入的剂量为3e12cm-2；晶圆为2次转角，转角分别为0度和180度。所述沟槽101的顶部开口的宽度为5μm，所述沟槽101角度为88.45度。图6中，所述N型掺杂增加区203用虚线框标出；葫芦圈结构的凹进区也用虚线圈204标出。可知，本发明第一实施例方法同样实现了现有多次外延工艺所具有的葫芦圈结构，从而能够提高超结器件的反向恢复的软度因子。

[0078] 上述本发明第一实施例方法是以N型超结器件为例进行说明，本发明第一实施例方法同样适用于P型超结器件，当应用于P型超结器件时，所述第一导电类型为P型，所述第二导电类型为N型。

[0079] 本发明第二实施例方法：

[0080] 本发明第二实施例方法和本发明第一实施例方法的区别之处为：

[0081] 如图7所示，是本发明第二实施例方法的步骤中形成的器件结构图。本发明第二实施例方法中，所述侧壁离子注入采用两次N型离子注入，主要是改变了注入角度为α2，也即采用了两个α2。

[0082] 具体可以为：所述N型掺杂增加区203是采用和本发明第一实施例方法相同的α为11度时的N型离子注入形成，11度的注入角度在到表面距离为20μm以内的侧壁都注入了N型杂质。

[0083] 所述N型掺杂增加区203a是增加了一次α2为20度时的N型离子注入形成，20度的注入角度在到表面距离为10μm以内的侧壁都注入了N型杂质。

[0084] 本发明第三实施例方法：

[0085] 本发明第三实施例方法和本发明第一实施例方法的区别之处为：

[0086] 本发明第三实施例方法中，所述侧壁离子注入采用一次N型离子注入和一次P型离子注入。

[0087] 所述侧壁离子注入还至少包括一次P型离子注入，所述P型离子注入所对应的注入区域位于从所述沟槽101的顶部表面开始往下的一定深度的区域且所述P型离子注入所对应的注入区域的公式和所述N型离子注入所对应的注入区域的公式相同。

[0088] 所述P型离子注入所对应的注入区域叠加到所述N型离子注入所对应的注入区域后会使叠加区域的N型掺杂降低，从而使所述N型掺杂增加区203减小，通过所述P型离子注入来调节所述N型掺杂增加区203的大小。

[0089] 能够将P型离子注入的注入角度α2设置的更大一些，使得P型离子注入形成的P型杂质区更浅，从而能够抵消部分深度的N型离子注入的N型杂质，使得总的N型掺杂增加区是位于大于P型离子注入的注入深度而小于N型离子注入的注入深度的范围内，也即N型掺杂增加区不在是从沟槽101的顶部表面开始往下的连续区域，而是在一个由P型离子注入和N型离子注入的交叠区域之下的区域。

[0090] 现在举一个含有具体参数的例子来说明本发明第三实施例方法，如果只希望在某一个深度范围内增加，如15μm～20μm，而不是在距离表面0μm～20μm都增加N型杂质，可以采用如下方法：

[0091] 进行一个角度为11度的N型离子注入。

[0092] 进行一个角度为15度的P型离子注入。15度的角度，P型杂质只会注入在距离硅片表面0μm～15μm的范围内，从而可以降低表面0μm～15μm的N型杂质的浓度。从而使得N型杂质的浓度只在15μm～20μm的范围内增加。使得葫芦圈结构凹进去的范围被限制在这一区域。

[0093] 注：本发明第三实施例方法中各离子注入的先后顺序是没有要求的，也可以是先进行一个角度为15度的，P型离子注入。然后是一个角度为11度的N型离子注入。

[0094] 本发明第四实施例方法：

[0095] 本发明第四实施例方法和本发明第一实施例方法的区别之处为：步骤三中在所述沟槽101中填充所述P型外延层的步骤拆分为两次以上，且将步骤二的所述侧壁离子注入插入到填充所述沟槽101各分步骤之间。

[0096] 现在举一个含有具体参数的例子来说明本发明第四实施例方法：

[0097] 步骤三中在所述沟槽101中填充所述P型外延层的步骤拆分为两次，第一次填充所述沟槽101的5％～30％，之后进行步骤二，完成步骤二后进行后续的所述沟槽101的填充。

[0098] 将上述本发明第四实施例方法和本发明第一实施例方法之间的区别特征应用到其它本发明第二和三实施例方法中则能够得到其它更多的实施例方法，这里不再详细描述。

[0099] 本发明实施例超结器件图5F所示，超结结构包括：

[0100] 在N型外延层7中形成有沟槽101，在所述沟槽101中填充有P型外延层，由所述沟槽101中的P型外延层组成P型柱6c，由各所述P型柱6c之间的所述N型外延层7组成N型柱，由所述N型柱和所述P型柱6c交替排列形成超结结构，每一所述N型柱和其邻近的所述P型柱6c组成一个超结单元。

[0101] 在所述沟槽101的侧壁形成有N型掺杂增加区203，所述N型掺杂增加区203是通过在所述沟槽101形成后以及所述沟槽101完全填充前通过带角度的侧壁离子注入形成，所述侧壁离子注入至少包括一次N型离子注入，所述侧壁离子注入在所述沟槽101的侧壁的选定区域中增加N型掺杂并形成所述N型掺杂增加区203。

[0102] 所述P型柱6c具有P型杂质的退火横向扩散结构，在所述N型掺杂增加区203处的所述P型柱6c的P型杂质的横向扩散速率小于所述N型掺杂增加区203外的所述P型柱6c的P型杂质的横向扩散速率，从而在所述N型掺杂增加区203处形成所述P型柱6c的侧面凹进结构，该侧面凹进结构由退火扩散形成并具有葫芦圈结构的凹进区的形状，通过所述侧面凹进结构提高超结器件的反向恢复的软度因子。

[0103] 所述沟槽101的侧面为垂直侧面；或者，所述沟槽101的侧面为倾斜侧面。

[0104] 所述侧壁离子注入的一次所述N型离子注入所对应的注入区域位于从所述沟槽101的顶部表面开始往下的一定深度的区域且由如下公式确定：

[0105]

[0106] 其中，T为一次所述N型离子注入所对应的注入区域所对应的从所述沟槽101的顶部表面开始往下的深度，W1为所述沟槽101的顶部开口的宽度，α1为所述沟槽101的侧面倾角，α2对应的所述N型离子注入的注入角度，T1为位于所述沟槽101外的所述N型外延层7表面的膜层的厚度。

[0107] 在其它实施例中，所述侧壁离子注入还至少包括一次P型离子注入，所述P型离子注入所对应的注入区域位于从所述沟槽101的顶部表面开始往下的一定深度的区域且所述P型离子注入所对应的注入区域的公式和所述N型离子注入所对应的注入区域的公式相同。

[0108] 所述P型离子注入所对应的注入区域叠加到所述N型离子注入所对应的注入区域后会使叠加区域的N型掺杂降低，从而使所述N型掺杂增加区203减小，通过所述P型离子注入来调节所述N型掺杂增加区203的大小。

[0109] 如图1所示，采用了超结结构的超结器件还包括如下结构：

[0110] 多晶硅栅1，厚度通常在 之间。多晶硅栅1的顶部会通过接触孔连接到由正面金属层组成的栅极。

[0111] 栅氧化层2，用来是实现多晶硅栅1和沟道的隔离，栅氧化层2的厚度决定了多晶硅栅1的耐压，通常为了保证一定的多晶硅栅1的耐压，栅氧化层2的厚度一般大于[0112] 源区3，由N型重掺杂区即N+区组成，源区3的掺杂剂量即离子注入掺杂的注入剂量通常是在1e15/cm2以上。源区3的顶部会通过接触孔连接到由正面金属层组成的源极。

[0113] P型沟道区5，P型沟道区5的掺杂剂量通常是在5e13/cm2～1e14/cm2之间，P型沟道区5的掺杂决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。被多晶硅栅1覆盖的P型沟道区5的表面用于形成沟道。

[0114] 空穴收集区4，由形成于所述P型沟道区5表面的P型重掺杂区即P+区组成。

[0115] N型外延层7形成于半导体衬底9上，半导体衬底9为N型高掺杂，其体浓度1e19/cm3以上，其高的掺杂浓度是为了减小半导体衬底9的电阻。超结功率器件为MOSFET器件时，由N型高掺杂的半导体衬底9组成漏区，并在半导体衬底9的背面形成由背面金属层组成的漏极。

[0116] 图1所示的超结器件的栅极结构为由多晶硅栅1和栅氧化层2组成的平面栅结构，本发明实施例还能采用沟槽栅结构，即用沟槽栅结构替换图1中的平面栅结构即能得到沟槽栅超结器件。

[0117] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。