一种同步串口总线接收端抗干扰设计方法

摘要

本发明公开了一种同步串口总线接收端抗干扰设计方法，在总线拓扑结构不规范、同步串口总线时钟速度较低的情况下，不改变标准硬件接收电路，在FPGA芯片内对同步串口信号采用使能控制、统一时钟、时分采样和三模判决进行处理，提高了信号接收的正确性和可靠性；对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松，总线上的每一条分支长度没有严格限制；本发明抗脉冲干扰能力强，可以滤除总线上的偶发毛刺。

权利要求

1.一种同步串口总线接收端抗干扰设计方法，其特征在于，具体步骤如下：

(1)将原始的同步串口总线的同步时钟、同步使能、同步数据的输入信号经转换输入给FPGA芯片，设定FPGA输入参考时钟fclk频率至少为同步串口总线同步时钟频率的1000倍；

(2)在FPGA芯片内部，对输入参考时钟fclk进行分频，形成脉冲信号，将该脉冲信号作为使能信号EN；

(3)当使能信号EN有效时，用fclk时钟信号边沿检测同步串口总线同步时钟信号采样值是否由低变高，变高后，在使能信号EN有效情况下，用fclk时钟信号边沿连续2次检测同步串口总线的同步时钟信号是否维持为高，对三次采样值进行一致性表决，若三次采样值中至少2次采样值一致且为高，从而得到同步串口总线同步时钟信号上升沿；

(4)在判断上升沿到来的情况下，当使能信号EN有效时，用fclk时钟信号边沿检测同步串口总线同步时钟信号采样值是否由高变低，变低后，在使能信号EN有效情况下，用fclk时钟信号边沿连续2次检测同步串口总线的同步时钟信号是否维持为低，对三次采样值进行一致性表决，若三次采样值中至少2次采样值一致且为低，从而得到同步串口总线同步时钟信号下降沿；

(5)当判断同步时钟下降沿到来后，在使能信号EN有效的情况下，用fclk时钟信号边沿连续采样三次同步串口总线的同步使能信号，并进行一致性判决，若三次采样值中至少2次采样值一致且为有效，则表示同步串口总线的同步使能信号有效；

(6)在判断同步串口总线的同步使能信号有效的情况下，同时在使能信号EN有效的情况下，用fclk时钟信号边沿连续采样三次同步串口总线的同步数据信号，并进行一致性判决，若三次采样值中至少2次采样值一致，则表示该采样值为原始的同步串口总线的同步数据的输入信号。

2.如权利要求1所述一种同步串口总线接收端抗干扰设计方法，其特征在于：步骤(3)-(5)中，若三次采样值中达不到至少2次采样值一致且为设定值，则将下一刻值作为当前值，继续更新，直至至少2次采样值一致且为设定值为止。

3.如权利要求1所述一种同步串口总线接收端抗干扰设计方法，其特征在于：步骤(6)中，若三次采样值中达不到至少2次采样值一致，则将下一刻值作为当前值，继续更新，直至至少2次采样值一致为止。

4.如权利要求1所述一种同步串口总线接收端抗干扰设计方法，其特征在于，步骤(2)中，对输入参考时钟fclk进行分频后，形成宽度为一个fclk时钟宽度、频率至少为同步串口总线同步时钟频率的100倍、频率最大为fclk频率的1倍的脉冲信号作为使能信号EN。

说明书

一种同步串口总线接收端抗干扰设计方法

技术领域

[0001] 本发明涉及一种同步串口总线接收端抗干扰设计方法，属于总线接收处理技术领域。

背景技术

[0002] RS422/485标准是美国电子工业协会(EIA)在20世纪70年代末推出的数字通讯电气标准。该标准采用平衡驱动差分接收电路，具有抗共模干扰能力强、驱动能力强、传输距离远、支持总线传输、信号容差性好等诸多优点，目前被广泛应用在多种工控数据通信场合。

[0003] 目前，解决RS422/RS485接口总线上传输信号边沿单调性翻转问题和偶发毛刺干扰问题的方法有以下几种：

[0004] ①在RS422/RS485标准接口总线的接收/发送端，增加专用隔离芯片，用以滤除总线上的干扰，保证传输信号的正确接收；

[0005] ②在硬件上，设计合理的总线拓扑结构和接口电路，选用适当的接口芯片，尽量保证RS422/RS485接口总线上首末端阻抗匹配，并且分支尽量短，从而保证传输信号在总线上的传输质量；

[0006] ③在软件上，采用合适的传输策略和编码方式，如添加CRC校验信息、奇偶校验等，使得传输信号在传输过程中由于信号完好性差和干扰而在接收端引起的误码可以通过软件进行纠正。

[0007] 一般情况下，对于RS422/RS485传输总线,典型的总线拓扑连接方式为链式结构，总线上的每一条分支都有长度限制，这样可以保证总线上传输信号的信号完整性。但在某些特定的应用场合，如对空间布局、布线要求苛刻的卫星有效载荷舱内，由于受多个接收端/发送端的物理位置、总线线束的要求所限，无法使用传统的链式拓扑结构，总线上各支线的长度不能满足阻抗匹配的要求，地线数量较少，导致总线上的传输信号边沿有畸变，且传输信号上可能叠加有毛刺干扰。

发明内容

[0008] 本发明解决的技术问题是：为了克服现有技术不足，提供一种同步串口总线接收端抗干扰设计方法，以提高信号接收的正确性和可靠性。

[0009] 本发明的技术解决方案是：

[0010] 一种同步串口总线接收端抗干扰设计方法，如图7所示，具体步骤如下：

[0011] (1)将原始的同步串口总线的同步时钟、同步使能、同步数据的输入信号经转换输入给FPGA芯片，设定FPGA输入参考时钟fclk频率至少为同步串口总线同步时钟频率的1000倍；

[0012] (2)在FPGA芯片内部，对输入参考时钟fclk进行分频，形成脉冲信号，将该信号作为使能信号EN，该使能信号频率至少为同步串口总线同步时钟频率的100倍、最大为fclk频率；

[0013] (3)当使能信号EN有效时，用fclk时钟信号边沿检测同步串口总线同步时钟信号采样值是否由低变高，变高后，在使能信号EN有效情况下，用fclk时钟信号边沿连续2次检测同步串口总线的同步时钟信号是否维持为高，对三次采样值进行一致性表决，若三次采样值中至少2次采样值一致且为高，从而得到同步串口总线同步时钟信号上升沿；

[0014] (4)在判断上升沿到来的情况下，当使能信号EN有效时，用fclk时钟信号边沿检测同步串口总线同步时钟信号采样值是否由高变低，变低后，在使能信号EN有效情况下，用fclk时钟信号边沿连续2次检测同步串口总线的同步时钟信号是否维持为低，对三次采样值进行一致性表决，若三次采样值中至少2次采样值一致且为低，从而得到同步串口总线同步时钟信号下降沿；

[0015] (5)当判断同步时钟下降沿到来后，在使能信号EN有效的情况下，用fclk时钟信号边沿连续采样三次同步总线的同步使能信号，并进行一致性判决，若三次采样值中至少2次采样值一致且为有效，则表示同步总线的同步使能信号有效；

[0016] (6)在判断同步总线的同步使能信号有效的情况下，同时在使能信号EN有效的情况下，用fclk时钟信号边沿连续采样三次同步总线的同步数据信号，并进行一致性判决，若三次采样值中至少2次采样值一致，则表示该采样值为原始的同步串口总线的同步时钟、同步使能、同步数据的输入信号。

[0017] 步骤3-5中，若三次采样值中达不到至少2次采样值一致且为设定值，则将下一刻值作为当前值，继续更新，直至至少2次采样值一致且为设定值为止。

[0018] 步骤6中，若三次采样值中达不到至少2次采样值一致，则将下一刻值作为当前值，继续更新，直至至少2次采样值一致为止。

[0019] 步骤3-6中，三次采样值均一致。

[0020] 步骤2中，对输入参考时钟fclk进行分频后，形成宽度为一个fclk时钟宽度、频率至少100倍同步串口总线同步时钟频率、最大为fclk频率的脉冲信号。

[0021] 本发明与现有技术相比的有益效果是：

[0022] (1)本发明在总线拓扑结构不规范、同步串口总线时钟速度较低的情况下，不改变标准硬件接收电路，在FPGA芯片内对同步串口信号采用使能控制、统一时钟、时分采样和三模判决进行处理，提高了信号接收的正确性和可靠性；

[0023] (2)本发明对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松，总线上的每一条分支长度没有严格限制；

[0024] (3)本发明抗脉冲干扰能力强，可以滤除总线上的偶发毛刺。

附图说明

[0025] 图1为本发明RS422/RS485接口电路简图；

[0026] 图2为本发明RS422/RS485同步信号内部逻辑处理简图；

[0027] 图3为本发明fclk与EN信号时序关系简图；

[0028] 图4为本发明EN、fclk与rs_clk信号上升沿时序关系简图；

[0029] 图5为本发明EN、fclk与rs_clk信号下降沿时序关系简图；

[0030] 图6为本发明EN、fclk、rs_clk下降沿与rs_en信号时序关系简图；

[0031] 图7为本发明同步串口总线接收判决流程图。

具体实施方式

[0032] 下面结合附图对本发明做进一步描述。

[0033] 一种同步串口总线接收端抗干扰设计方法，具体步骤如下：

[0034] (1)将原始的同步串口总线的同步时钟、同步使能、同步数据的输入信号经转换输入给FPGA芯片，设定FPGA输入参考时钟fclk频率至少为同步串口总线同步时钟频率的1000倍；

[0035] (2)在FPGA芯片内部，对输入参考时钟fclk进行分频，形成脉冲信号，将该信号作为使能信号EN；

[0036] (3)当使能信号EN有效时，用fclk时钟信号边沿检测同步串口总线同步时钟信号采样值是否由低变高，变高后，在使能信号EN有效情况下，用fclk时钟信号边沿连续2次检测同步串口总线的同步时钟信号是否维持为高，对三次采样值进行一致性表决，若三次采样值中至少2次采样值一致且为高，从而得到同步串口总线同步时钟信号上升沿；

[0037] (4)在判断上升沿到来的情况下，当使能信号EN有效时，用fclk时钟信号边沿检测同步串口总线同步时钟信号采样值是否由高变低，变低后，在使能信号EN有效情况下，用fclk时钟信号边沿连续2次检测同步串口总线的同步时钟信号是否维持为低，对三次采样值进行一致性表决，若三次采样值中至少2次采样值一致且为低，从而得到同步串口总线同步时钟信号下降沿；

[0038] (5)当判断同步时钟下降沿到来后，在使能信号EN有效的情况下，用fclk时钟信号边沿连续采样三次同步总线的同步使能信号，并进行一致性判决，若三次采样值中至少2次采样值一致且为有效，则表示同步总线的同步使能信号有效；

[0039] (6)在判断同步总线的同步使能信号有效的情况下，同时在使能信号EN有效的情况下，用fclk时钟信号边沿连续采样三次同步总线的同步数据信号，并进行一致性判决，若三次采样值中至少2次采样值一致，则表示该采样值为原始的同步串口总线的同步时钟、同步使能、同步数据的输入信号。

[0040] 步骤3-5中，若三次采样值中达不到至少2次采样值一致且为设定值，则将下一刻值作为当前值，继续更新，直至至少2次采样值一致且为设定值为止。

[0041] 步骤6中，若三次采样值中达不到至少2次采样值一致，则将下一刻值作为当前值，继续更新，直至至少2次采样值一致为止。

[0042] 步骤2中，对输入参考时钟fclk进行分频后，形成宽度为一个fclk时钟宽度、频率至少100倍同步串口总线同步时钟频率、最大为fclk频率的脉冲信号。

[0043] 本发明原理：参照图1，通过RS422/RS485同步串口总线发送来的使能、数据、时钟信号经过接口芯片DS26C31(或DS96F175)和双向收发芯片164245后，形成LVTTL电平信号，之后，这三路信号送入FPGA芯片内进行处理。

[0044] 参照图2，在同步串口总线的时钟信号频率远小于FPGA输入参考时钟fclk频率条件下(1/1000倍以下)，在FPGA芯片内部，首先对fclk时钟信号进行分频，形成宽度为一个fclk时钟宽度、频率至少100倍同步串口总线同步时钟频率、最大为fclk频率的RS422/RS485总线同步串口时钟周期的脉冲信号，将该信号作为使能信号，当该使能信号为高时，用fclk时钟信号上升沿检测RS422/RS485信号时钟是否由低变高，变高后连续采样三次，对这三个采样数据进行一致性表决，从而得到同步RS422/RS485接口时钟信号上升沿。在此基础上，采用类似判决方法判读时钟信号下降沿，当判断到时钟下降沿到来时，若RS422/RS485总线选通信号在使能有效情况下连续三次采样值一致且都表示有效，那么在使能有效情况下，若连续三次采样RS422/RS485总线上的数据信号采样值一致，即可得到RS422/RS485总线上的数据信号。该方法可以有效防止由于RS422/RS485标准同步串口总线上传输的信号边沿单调性翻转而造成的后续电路误动作问题，并滤除总线上的干扰毛刺。

[0045] 实施例

[0046] 本发明的核心是在FPGA芯片内部对接收的RS422/RS485标准同步串口信号在内部使能信号的控制下，采用统一时钟进行时分采样和三模一致性判决方法和策略，详细步骤如下：

[0047] 步骤1：采用典型的RS422/RS485标准接口芯片将同步串口总线信号转换为LVTTL信号电平并输入FPGA芯片后，记FPGA信号输入主频为fclk，从RS422/RS485总线接收并经过接口芯片转换后的同步串口信号分别为：

[0048] rs_clk(同步时钟信号)、rs_en(同步使能信号)、rs_data(同步数据信号)；

[0049] 步骤2：对fclk信号进行分频，生成宽度为一个fclk时钟宽度、频率至少100倍同步串口总线同步时钟频率、最大为fclk频率的脉冲使能信号，记为EN，fclk与EN的时序关系如图3所示；

[0050] 步骤3：当EN为高时，用fclk上升沿采样rs_clk、rs_en、rs_data信号并存储，在EN第n次、n+1次、n+2次、n+3次…为高时，记fclk上升沿采样的rs_clk、rs_en、rs_data信号值依次为：rs_clk(n)、rs_clk(n+1)、rs_clk(n+2)、rs_clk(n+3)…、rs_en(n)、rs_en(n+1)、rs_en(n+2)、rs_en(n+3)…、rs_data(n)、rs_data(n+1)、rs_data(n+2)、rs_data(n+3)…；

[0051] 步骤4：判断rs_clk信号当前时刻采样值rs_clk(n)为低而下一时刻采样值rs_clk(n+1)值为高，若满足该条件，则继续判断rs_clk(n+1)、

[0052] rs_clk(n+2)、rs_clk(n+3)值是否全部为高，若全部为高，则表示rs_clk信号上升沿到来，若上述两个条件任何一个不能满足，则将当前时刻更新为n+1，继续按照步骤四进行判断，直至判断出rs_clk信号上升沿到来，此时的EN、fclk、rs_clk信号的时序逻辑简图如图4所示；

[0053] 步骤5：当判断出rs_clk信号上升沿到来后，继续判断rs_clk信号下降沿是否到来，判断标准是：rs_clk(n)值为高而下一时刻rs_clk(n+1)值为低，同时rs_clk信号第n+1、n+2、n+3时刻采样值rs_clk(n+1)、

[0054] rs_clk(n+2)、rs_clk(n+3)值是否全部为低，若上述两个条件任何一个不能满足，则将当前时刻更新为n+1，继续按照步骤五进行判断，直至判断出rs_clk信号下降沿到来，此时的EN、fclk、rs_clk信号的时序逻辑简图如图5所示；

[0055] 步骤6：当判断出rs_clk信号下降沿到来后，继续判断rs_en信号是否为低，判断条件是：rs_en信号第n+1、n+2、n+3时刻采样值rs_en(n+1)、rs_en(n+2)、rs_en(n+3)值是否全部为低，若全部为低，则表示rs_en信号为低，若不全部为低，则将当前时刻更新为n+1，继续按照步骤六进行判断，直至判断出rs_en信号为低，则表示同步总线的同步使能信号有效，此时的EN、fclk、rs_clk、rs_en信号的时序逻辑简图如图6所示；

[0056] 步骤7：在判断出rs_clk信号下降沿到来后和rs_en信号为低的情况下，判读rs_data信号第n+1、n+2、n+3时刻的采样值并进行一致性判读，若rs_data(n+1)、rs_data(n+2)、rs_data(n+3)值一致，则该值即为此时RS422/RS485总线上传输的数据，若rs_data(n+
1)、rs_data(n+2)、

[0057] rs_data(n+3)值不一致，则将当前时刻更新为n+1，继续判读下三个时刻rs_data信号的采样值是否一致，直至判断一致并将该值更新为

[0058] RS422/RS485总线上传输的原始数据。更新完毕后，返回步骤3继续下一个同步数据的接收。步骤1至步骤7的判决流程如图7所示。

[0059] 上述方法在内部自主生成的使能信号的控制下，采用统一时钟、时分采样和三模判决的方法和策略实现RS422/RS485标准同步串口总线接收数据的判读，提高了接收数据的正确性和可靠性。对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松，总线上的每一条分支长度没有严格限制。该方法抗脉冲干扰能力强，可以滤除总线上的偶发毛刺。

[0060] 本发明说明书中未做详细描述的内容属本领域技术人员的公知技术。