一种CMOS亚阈值基准电压源

摘要

一种CMOS亚阈值基准电压源，属于模拟集成电路技术领域。包括启动电路、自偏置负温度系数电压产生电路和正温度系数电压产生电路，启动支路在电路初始化阶段使电路脱离零状态，一段时间后启动支路退出工作；自偏置负温度系数电压产生电路利用PMOS与NMOS阈值电压差，得到负温度系数电压，同时利用PMOS与NMOS的迁移率温度系数差异，引入高阶温度项，用于对亚阈值斜率因子的高阶温度特性进行补偿；正温度系数电压产生电路的偏置电流由自偏置负温度系数电压产生电路提供，采用亚阈值偏置的MOSFET的栅源电压VGS之差，得到正温度系数电压，叠加在副温度系数电压上，得到最终的基准电压。本发明具有较低的静态功耗和较低的工作电压，同时实现了极高精度的基准电压输出。

权利要求

1.一种CMOS亚阈值基准电压源，其特征在于，包括启动电路、自偏置负温度系数电压产生电路和正温度系数电压产生电路，所述启动电路用于在初始化阶段使所述基准电压源电路脱离零状态，启动完成后退出；

所述自偏置负温度系数电压产生电路包括第三PMOS管(MP3)、第四PMOS管(MP4)、第六PMOS管(MP6)、第一NMOS管(MN1)、第二NMOS管(MN2)和第三NMOS管(MN3)，第三PMOS管(MP3)的漏极连接第一NMOS管(MN1)的栅极和第六PMOS管(MP6)的源极并连接所述启动电路的输出端，其栅极连接第四PMOS管(MP4)的栅极和漏极以及第一NMOS管(MN1)的漏极并输出偏置电流至所述正温度系数电压产生电路的第一输入端，其源极连接第四PMOS管(MP4)的源极并连接电源电压(VCC)；

第二NMOS管(MN2)的栅漏短接并连接第一NMOS管(MN1)的源极，其源极连接第三NMOS管(MN3)的栅极和漏极并输出负温度系数电压(VCTAT)至所述正温度系数电压产生电路的第二输入端；

第三NMOS管(MN3)的源极以及第六PMOS管(MP6)的栅极和漏极接地(GND)；

所述正温度系数电压产生电路用于产生正温度系数电压(VPTAT)并叠加所述负温度系数电压(VCTAT)产生基准电压(VREF)；

所述正温度系数电压产生电路包括第四NMOS管(MN4)、第五NMOS管(MN5)和第五PMOS管(MP5)，第五PMOS管(MP5)的栅极作为所述正温度系数电压产生电路的第一输入端，其漏极连接第四NMOS管(MN4)的栅极和漏极以及第五NMOS管(MN5)的栅极，其源极连接电源电压(VCC)；

第五NMOS管(MN5)的漏极连接第四NMOS管(MN4)的源极并作为所述正温度系数电压产生电路的输出端，其源极作为所述正温度系数电压产生电路的第二输入端；

所述第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)和第五NMOS管(MN5)工作在亚阈值区。

2.根据权利要求1所述的CMOS亚阈值基准电压源，其特征在于，所述启动电路包括第一PMOS管(MP1)、第二PMOS管(MP2)和第六NMOS管(MNC)，第二PMOS管(MP2)的栅极连接第一PMOS管(MP1)的漏极和第六NMOS管(MNC)的栅极，其漏极作为所述启动电路的输出端，其源极连接第一PMOS管(MP1)的源极并连接电源电压(VCC)；第一PMOS管(MP1)的栅极以及第六NMOS管(MNC)的漏极和源极接地(GND)。

3.根据权利要求1所述的CMOS亚阈值基准电压源，其特征在于，所述第一NMOS管(MN1)、第二NMOS管(MN2)和第三NMOS管(MN3)的尺寸相同。

说明书

一种CMOS亚阈值基准电压源

技术领域

[0001] 本发明属于模拟集成电路技术领域，涉及一种基于亚阈值MOSFET的无电阻基准电压源。

背景技术

[0002] 基准电压源在模拟集成电路及数模混合信号集成电路设计领域中，是一种非常重要且常用的模块，用于向电路的其他模块提供稳定的参考电压，其设计精度直接决定了整个系统的精度。随着电子技术的发展，电子产品向体积更小、成本更低、电池寿命更长的方向发展，因此要求系统的供电电源电压越来越低，功耗越来越小。传统的带隙电压基准源架构输出电压只能在1.2V左右，且在设计过程中需要使用电阻或者BJT晶体管来产生PTAT电流而使集成电路工艺限制，且增加了芯片的设计成本。

[0003] 与传统带隙基准一样，CMOS亚阈值基准产生最终的输出基准电压需要两部分电压，即具有正温系数的电压以及具有负温度系数的电压，这两部分电压按一定比例叠加之后，产生近似零温度系数的基准电压。与带隙不同的是正温度系数电压由二极管的基极-发射极电压ΔVBE变为了MOS管的栅源电压ΔVGS，而负温度系数电压通常利用阈值电压VTH产生。

[0004] 正温度系数电压(即ΔVGS)产生电路的原理如下：

[0005] 亚阈值MOSFET的漏源电流具有如下形式：

[0006]

[0007] 其中μ是迁移率，COX是单位面积栅电容，W/L是MOSFET的宽长比，m是亚阈值斜率因子，VT为热电压，VTH为MOSFET的阈值电压，VGS是MOSFET的的栅源电压，VDS是MOSFET的的漏源电压。当MOSFET漏源之间的电压VDS大于0.1V时可以将最后一部分近似成为1，则此时亚阈值区MOSFET的漏源电流表达式为指数关系，如下：

[0008]

[0009] 其中S为MOSFET的宽长比，ISQ为MOSFET单位面积漏衬电流，通过上式可以推断，利用漏源电流成比例关系的两个亚阈值区MOSFET的栅源电压VGS之差就能得到与热电压VT相关的线性表达式，即正温度系数(PTAT)电压，该电压的表达式如下：

[0010] ΔVGS＝mVT lnN  (3)

[0011] 式中N为两个亚阈值MOSFET的电流值及尺寸比。实际上m在温度变化的过程中并不是维持恒定的，m在高温下呈现正温特性，传统意义的亚阈值基准电路忽略m的变化，导致其温度特性并没有得到优化。

发明内容

[0012] 针对上述不足之处，本发明提出了一种CMOS亚阈值基准电压源，能够将降低供电电压且具有较低的静态功耗，同时实现了极高精度的基准电压输出。

[0013] 本发明的技术方案为：

[0014] 一种CMOS亚阈值基准电压源，包括启动电路、自偏置负温度系数电压产生电路和正温度系数电压产生电路，

[0015] 所述自偏置负温度系数电压产生电路包括第三PMOS管MP3、第四PMOS管MP4、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3，

[0016] 第三PMOS管MP3的漏极连接第一NMOS管MN1的栅极和第六PMOS管MP6的源极并连接所述启动电路的输出端，其栅极连接第四PMOS管MP4的栅极和漏极以及第一NMOS管MN1的漏极并输出偏置电流至所述正温度系数电压产生电路的第一输入端，其源极连接第四PMOS管MP4的源极并连接电源电压VCC；

[0017] 第二NMOS管MN2的栅漏短接并连接第一NMOS管MN1的源极，其源极连接第三NMOS管MN3的栅极和漏极并输出负温度系数电压至所述正温度系数电压产生电路的第二输入端；

[0018] 第三NMOS管MN3的源极以及第六PMOS管MP6的栅极和漏极接地GND；

[0019] 所述正温度系数电压产生电路用于产生正温度系数电压并叠加所述负温度系数电压产生基准电压VREF。

[0020] 具体的，所述启动电路包括第一PMOS管MP1、第二PMOS管MP2和第六NMOS管MNC，[0021] 第二PMOS管MP2的栅极连接第一PMOS管MP1的漏极和第六NMOS管MNC的栅极，其漏极作为所述启动电路的输出端，其源极连接第一PMOS管MP1的源极并连接电源电压VCC；第一PMOS管MP1的栅极以及第六NMOS管MNC的漏极和源极接地GND。

[0022] 具体的，所述正温度系数电压产生电路包括第四NMOS管MN4、第五NMOS管MN5和第五PMOS管MP5，

[0023] 第五PMOS管MP5的栅极作为所述正温度系数电压产生电路的第一输入端，其漏极连接第四NMOS管MN4的栅极和漏极以及第五NMOS管MN5的栅极，其源极连接电源电压VCC；

[0024] 第五NMOS管MN5的漏极连接第四NMOS管MN4的源极并作为所述正温度系数电压产生电路的输出端，其源极作为所述正温度系数电压产生电路的第二输入端。

[0025] 具体的，所述第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的尺寸相同。

[0026] 本发明的有益效果为：本发明提供的基准电压源具有较低的静态功耗以及较低的工作电压；由于避免了电阻及BJT的使用，在芯片中占用的面积较小；另外，本发明利用PMOS与NMOS迁移率温度系数的差异，对正温度系数电压中亚阈值斜率因子的温度特性进行补偿，实现了极高精度的基准电压输出。

附图说明

[0027] 图1为本发明提出的一种CMOS亚阈值基准电压源的拓扑结构图。

[0028] 图2为本发明提出的一种CMOS亚阈值基准电压源的电路原理图。

具体实施方式

[0029] 下面结合附图和具体的实施例对本发明作进一步详细描述。

[0030] 本发明提出的CMOS亚阈值基准电压源拓扑结构图1所示，包括启动电路、自偏置负温度系数电压(VCTAT)产生电路和正温度系数电压(VPTAT)产生电路，本发明中所有MOS管均工作在亚阈值区；启动支路在电路初始化阶段使电路脱离零状态，一段时间后启动支路退出工作；自偏置负温度系数电压(VCTAT)产生电路，利用PMOS与NMOS阈值电压差，得到负温度系数CTAT电压，同时利用PMOS与NMOS的迁移率温度系数差异，引入高阶温度项，用于对亚阈值斜率因子的高阶温度特性进行补偿；正温度系数电压(VPTAT)产生电路的偏置电流由自偏置负温度系数电压(VCTAT)产生电路提供，电路采用亚阈值偏置的MOSFET的栅源电压VGS之差，得到正温度系数PTAT电压，叠加在副温度系数CTAT电压上，得到最终的基准电压VREF。

[0031] 如图2所示，自偏置负温度系数电压产生电路包括第三PMOS管MP3、第四PMOS管MP4、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3，第三PMOS管MP3的漏极连接第一NMOS管MN1的栅极和第六PMOS管MP6的源极并连接启动电路的输出端，其栅极连接第四PMOS管MP4的栅极和漏极以及第一NMOS管MN1的漏极并输出偏置电流至正温度系数电压产生电路的第一输入端，其源极连接第四PMOS管MP4的源极并连接电源电压VCC；第二NMOS管MN2的栅漏短接并连接第一NMOS管MN1的源极，其源极连接第三NMOS管MN3的栅极和漏极并输出负温度系数电压至正温度系数电压产生电路的第二输入端；第三NMOS管MN3的源极以及第六PMOS管MP6的栅极和漏极接地GND；正温度系数电压产生电路用于产生正温度系数电压并叠加负温度系数电压产生基准电压VREF。

[0032] 一些实施例中，启动电路包括第一PMOS管MP1、第二PMOS管MP2和第六NMOS管MNC，其中第六NMOS管MNC作为启动电容使用；第二PMOS管MP2的栅极连接第一PMOS管MP1的漏极和第六NMOS管MNC的栅极，其漏极作为启动电路的输出端连接自偏置负温度系数电压产生电路中第三PMOS管MP3的漏极，其源极连接第一PMOS管MP1的源极并连接电源电压VCC；第一PMOS管MP1的栅极以及第六NMOS管MNC的漏极和源极接地GND。

[0033] 上电阶段，启动电容即第六NMOS管MNC的栅极初始电压为0，此时第二PMOS管MP2导通，将自偏置负温度系数电压产生电路中第三PMOS管MP3的漏极电位即VG电位拉高，电路进入工作状态；同时，第一PMOS管MP1处于开启状态并对第六NMOS管MNC的栅极充电，当时第六NMOS管MNC的栅极电位高至VCC-|VTHP|时，第二PMOS管MP2关断，启动支路退出，最终第六NMOS管MNC栅极电位将会接近电源电压VCC。

[0034] 如图2所示，自偏置负温度系数电压VCTAT产生电路中第三PMOS管MP3与第四PMOS管MP4的镜像比为K1：1，第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3管的尺寸完全相同。

[0035] 首先根据亚阈值电流公式，可以得到自偏置负温度系数电压VCTAT产生电路的左侧支路上流过的电流(即第六PMOS管MP6上流过的电流)为：

[0036]

[0037] 其中SMP6为第六PMOS管MP6的宽长比，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3尺寸相同，将VG电压分压，从而得到自偏置负温度系数电压VCTAT产生电路的右侧支路上流过的电流(即第一NMOS管MN1上流过的电流)为：

[0038]

[0039] 其中SMP6为第六PMOS管MP6的宽长比，SMN1为第一NMOS管MN1的宽长比，根据电流镜像关系，可以得到：

[0040] IDP＝K1IDN1  (6)

[0041] 将式(4)、式(5)及式(6)联立，可得：

[0042]

[0043] 化简后得到关于VG电压的表达式为：

[0044]

[0045] 其中μN为NMOS迁移率，μP为PMOS迁移率。由于PMOS与NMOS的阈值电压绝对值差大于式中PTAT项，所以最终得到一个CTAT电压。再利用分压关系，得到自偏置负温度系数电压产生电路输出的负温度系数CTAT电压(即MN3的栅源电压)大小为：

[0046]

[0047] 如图2所示，一些实施例中正温度系数电压(VPTAT)电压产生电路包括第四NMOS管MN4、第五NMOS管MN5和第五PMOS管MP5，第五PMOS管MP5的栅极作为正温度系数电压产生电路的第一输入端连接自偏置负温度系数电压产生电路产生的偏置电压，其漏极连接第四NMOS管MN4的栅极和漏极以及第五NMOS管MN5的栅极，其源极连接电源电压VCC；第五NMOS管MN5的漏极连接第四NMOS管MN4的源极并作为正温度系数电压产生电路的输出端输出基准电压VREF，其源极作为正温度系数电压产生电路的第二输入端连接自偏置负温度系数电压产生电路中第三NMOS管MN3的栅极。其中第五PMOS管MP5与自偏置负温度系数电压(VCTAT)产生电路中第四PMOS管MP4的镜像比为K2：1。

[0048] 利用ΔVGS原理，得到产生的正温度系数PTAT电压为：

[0049]

[0050] 同时，正温度系数电压产生电路会通过第四PMOS管MP4镜像到第五PMSO管MP5额外引入一股电流到自偏置负温度系数电压产生电路的第三NMOS管MN3上，造成额外叠加了一股正温度系数PTAT电压，改写之后重新得到自偏置负温度系数电压产生电路的输出电压为：

[0051]

[0052] 将正温度系数PTAT电压及负温度系数CTAT电压叠加之后，可以得到最终的基准电压VREF为：

[0053]

[0054] 利用阈值电压及迁移率温度特性公式：

[0055]

[0056]

[0057] 其中VTH(T0)为参考温度下的阈值电压，kt1为阈值电压一阶温度系数，kt2为衬源电压对阈值电压影响的温度系数，μ(T0)为参考温度下的迁移率，βμ为迁移率温度系数。

[0058] 得到基准电压VREF带有温度特性的表达式为：

[0059]

[0060] 式中关于迁移率的高阶温度项为：

[0061] (βμp-βμn)mVTln(T)  (16)

[0062] 由于βμp<βμn，所得温度项为负温项，从而实现了对亚阈值斜率因子温度特性的高阶补偿，进而得到了极高精度的基准电压源。

[0063] 通过试验仿真发现本发明提出的一种CMOS亚阈值基准电压源，能够将供电电压降低至1V左右，且将功耗降低至nW量级。

[0064] 本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。