本申请涉及一种像素电路及成像系统。像素电路包含转移晶体管，所述转移晶体管耦合于光电二极管与浮动扩散区之间以将图像电荷转移到所述浮动扩散区。预充电偏移信号表示包含所述转移晶体管的行与被读出的不同行之间的差异。所述选择电路经耦合以在第一与第二转移控制信号之间做出选择以控制所述转移晶体管。所述选择电路经耦合以在所述不同行的读出操作期间响应于预充电启用信号输出所述第一转移控制信号。所述预充电启用信号响应于预充电偏移信号与曝光值信号的比较而生成。所述选择电路经耦合以在包含所述转移晶体管的所述行的读出操作期间响应于取样启用信号输出所述第二转移控制信号。
转移晶体管，其耦合于所述光电二极管与安置于第一半导体层中的浮动扩散区之间以选择性地将积累于所述光电二极管中的所述图像电荷转移到所述浮动扩散区；及选择电路，其经耦合以接收取样启用信号及预充电偏移信号，其中所述预充电偏移信号表示所述转移晶体管包含于其中的行与被读出的不同行之间的差异，其中所述选择电路进一步耦合到所述转移晶体管的控制端子以在第一转移控制信号与第二转移控制信号之间做出选择以控制所述转移晶体管，其中所述选择电路经耦合以在被读出的所述不同行的读出操作期间响应于预充电启用信号输出所述第一转移控制信号，其中所述预充电启用信号响应于所述预充电偏移信号与曝光值信号的比较生成，且其中所述选择电路经耦合以在所述转移晶体管包含于其中的所述行的读出操作期间响应于所述取样启用信号输出所述第二转移控制信号。
2.根据权利要求1所述的像素电路，其中所述像素电路是包含于布置成多个行及多个列的像素阵列中的多个像素电路中的一者。
3.根据权利要求1所述的像素电路，其中所述选择电路包含：
第一开关，其经耦合以响应于所述预充电启用信号生成所述第一转移控制信号；
第二开关，其经耦合以响应于所述取样启用信号生成所述第二转移控制信号；
比较电路，其经耦合以比较所述预充电偏移信号与所述曝光值信号以生成所述预充电启用信号；及曝光存储器，其经耦合以存储所述曝光值信号。
4.根据权利要求3所述的像素电路，其中所述比较电路包括：
多个异或XOR门，其中所述多个XOR门中的每一者经耦合以接收所述预充电偏移信号的对应位及所述曝光值信号的对应位；及NAND门，其耦合到所述多个XOR门的输出，其中所述NAND门的输出经耦合以生成所述预充电启用信号。
5.根据权利要求4所述的像素电路，其进一步包括自动曝光控制电路，其经耦合以为由所述曝光存储器存储的所述曝光值信号生成所述不同可能曝光值。
6.根据权利要求1所述的像素电路，其进一步包括行解码器电路，其经耦合以响应于样本地址信号生成所述取样启用信号及所述预充电启用信号，其中所述样本地址信号表示将经受所述读出操作的当前行。
7.根据权利要求6所述的像素电路，其中所述行解码器电路包括：
解码器电路，其经耦合以接收发射源信号及所述样本地址信号，其中所述解码器电路经耦合以响应于将经受所述读出操作的所述当前行是否是所述转移晶体管包含于其中的所述行以输出所述取样启用信号及所述第二转移控制信号；
加法器电路，其具有行输入及行输出，其中所述加法器电路经耦合以使所述行输入递增以生成所述行输出，其中所述加法器电路的所述行输入耦合到前一行的前一加法器电路的行输出，且其中所述行输出耦合到下一行的下一加法器电路的行输入；及编码器电路，其经耦合以响应于所述加法器电路的所述行输出生成所述预充电偏移信号及所述第一转移控制信号。
8.根据权利要求7所述的像素电路，其进一步包括偏移计算器，其经耦合以接收所述样本地址信号以生成第一行值，其经耦合以由第一行中的第一加法器电路的行输入接收。
9.根据权利要求8所述的像素电路，其中所述编码器电路经耦合以生成所述预充电偏移信号，其表示所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异，由所述加法器电路的所述行输出表示的值是2的幂，且其中所述编码器电路经耦合以生成预充电偏移信号，其在由所述加法器电路的所述行输出表示的所述值不是2的幂的情况下表示无效预充电行值。
10.根据权利要求8所述的像素电路，其中所述偏移计算器进一步经耦合以接收曝光因子信号，其中所述偏移计算器进一步经耦合以响应于所述曝光因子信号生成启用信号。
11.根据权利要求10所述的像素电路，其中加法器电路进一步经耦合以从所述偏移计算器接收所述启用信号，其中所述加法器电路经耦合以响应于所述启用信号使所述行输入有条件地递增以生成所述行输出，或其中所述加法器电路经耦合以响应于所述启用信号将所述行输入传递到所述行输出。
12.根据权利要求11所述的像素电路，其中所述编码器电路经耦合以生成所述预充电偏移信号，其在所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异的总数除以由所述曝光因子信号表示的值是2的幂的情况下表示所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异的所述总数除以由所述曝光因子表示的所述值的二进制对数，且其中所述编码器电路经耦合以生成所述预充电偏移信号，其在所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异的所述总数除以由所述曝光因子信号表示的所述值不是2的幂的情况下表示无效预充电行值。
13.根据权利要求11所述的像素电路，其中所述编码器电路进一步经耦合以接收所述启用信号，其中所述编码器电路经耦合以生成在所述启用信号指示所述编码器电路不被启用的情况下表示无效预充电行值的所述预充电偏移信号。
14.根据权利要求1所述的像素电路，其中所述第一转移控制信号是预充电转移控制信号，且其中所述第二转移控制信号是样本转移控制信号。
15.根据权利要求1所述的像素电路，其中所述光电二极管、所述转移晶体管及所述浮动扩散区安置于第一半导体层中，且其中所述选择电路安置于第二半导体层中且经耦合以通过所述第一与第二半导体层之间的混合接合控制所述转移晶体管的端子。
16.根据权利要求15所述的像素电路，其进一步包括：
复位晶体管，其安置于所述第一半导体层中且耦合到所述浮动扩散区以选择性地复位所述浮动扩散区；
放大器晶体管，其安置于所述第一半导体层中且具有耦合到所述浮动扩散区的放大器栅极；及行选择晶体管，其在所述第一半导体层中安置成耦合于位线与所述放大器晶体管之间。
17.根据权利要求15所述的像素电路，其中所述第一与第二半导体层以堆叠式芯片方案经堆叠且耦合在一起。
像素阵列，其具有布置到多个行及多个列中的多个像素电路，其中所述像素电路中的每一者包含：光电二极管，其适于响应于入射光积累图像电荷；
转移晶体管，其耦合于所述光电二极管与安置于第一半导体层中的浮动扩散区之间以选择性地将积累于所述光电二极管中的所述图像电荷转移到所述浮动扩散区；及选择电路，其经耦合以接收取样启用信号及预充电偏移信号，其中所述预充电偏移信号表示所述转移晶体管包含于其中的行与被读出的不同行之间的差异，其中所述选择电路进一步耦合到所述转移晶体管的控制端子以在第一转移控制信号与第二转移控制信号之间做出选择以控制所述转移晶体管，其中所述选择电路经耦合以在被读出的所述不同行的读出操作期间响应于预充电启用信号输出所述第一转移控制信号，其中所述预充电启用信号响应于所述预充电偏移信号与曝光值信号的比较而生成，且其中所述选择电路经耦合以在所述转移晶体管包含于其中的所述行的读出操作期间响应于所述取样启用信号输出所述第二转移控制信号；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作，其中所述选择电路包含于所述控制电路中；及读出电路，其耦合到所述像素阵列以从所述多个像素电路读出图像数据。
19.根据权利要求18所述的成像系统，其进一步包括功能逻辑电路，其耦合到所述读出电路以存储从所述多个像素电路读出的所述图像数据。
20.根据权利要求18所述的成像系统，其中所述选择电路包含：
第一开关，其经耦合以响应于所述预充电启用信号生成所述第一转移控制信号；
第二开关，其经耦合以响应于所述取样启用信号生成所述第二转移控制信号；
比较电路，其经耦合以比较所述预充电偏移信号与所述曝光值信号以生成所述预充电启用信号；及曝光存储器，其经耦合以存储所述曝光值信号。
21.根据权利要求20所述的成像系统，其中所述比较电路包括：
多个异或XOR门，其中所述多个XOR门中的每一者经耦合以接收所述预充电偏移信号的对应位及所述曝光值信号的对应位；及NAND门，其耦合到所述多个XOR门的输出，其中所述NAND门的输出经耦合以生成所述预充电启用信号。
22.根据权利要求20所述的成像系统，其中所述控制电路进一步包括自动曝光控制电路，其经耦合以生成可由所述曝光存储器存储的不同可能曝光值。
23.根据权利要求18所述的成像系统，其中所述控制电路进一步包括行解码器电路，其经耦合以响应于样本地址信号生成所述取样启用信号及所述预充电启用信号，其中所述样本地址信号表示将经受所述读出操作的当前行。
24.根据权利要求23所述的成像系统，其中所述行解码器电路包括：
解码器电路，其经耦合以接收发射电压信号及所述样本地址信号，其中所述解码器电路经耦合以响应于将经受所述读出操作的所述当前行是否是所述转移晶体管包含于其中的所述行以输出所述取样启用信号及所述第二转移控制信号；
加法器电路，其具有行输入及行输出，其中所述加法器电路经耦合以使所述行输入递增以生成所述行输出，其中所述加法器电路的所述行输入耦合到前一行的前一加法器电路的行输出，且其中所述行输出耦合到下一行的下一加法器电路的行输入；及编码器电路，其经耦合以响应于所述加法器电路的所述行输出生成所述预充电偏移信号及所述第一转移控制信号。
25.根据权利要求24所述的成像系统，其中所述控制电路进一步包括偏移计算器，其经耦合以接收所述样本地址信号以生成第一行值，其经耦合以由第一行中的第一加法器电路的行输入接收。
26.根据权利要求25所述的成像系统，其中所述编码器电路经耦合以生成所述预充电偏移信号，其在由所述加法器电路的所述行输出表示的值的二进制对数是2的幂的情况下表示所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异，且其中所述编码器电路经耦合以生成预充电偏移信号，其在由所述加法器电路的所述行输出表示的所述值的所述二进制对数不是2的幂的情况下表示无效预充电行值。
27.根据权利要求25所述的成像系统，其中所述偏移计算器进一步经耦合以接收曝光因子信号，其中所述偏移计算器进一步经耦合以响应于所述曝光因子信号生成启用信号。
28.根据权利要求27所述的成像系统，其中加法器电路进一步经耦合以从所述偏移计算器接收所述启用信号，其中所述加法器电路经耦合以响应于所述启用信号使所述行输入有条件地递增以生成所述行输出，或其中所述加法器电路经耦合以响应于所述启用信号将所述行输入传递到所述行输出。
29.根据权利要求28所述的成像系统，其中所述编码器电路经耦合以生成所述预充电偏移信号，其在所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异的总数除以由所述曝光因子信号表示的值是2的幂的情况下表示所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异的所述总数除以由所述曝光因子表示的所述值的二进制对数，且其中所述编码器电路经耦合以生成所述预充电偏移信号，其在所述转移晶体管包含于其中的所述行与被读出的所述不同行之间的所述差异的所述总数除以由所述曝光因子信号表示的所述值不是2的幂的情况下表示无效预充电行值。
30.根据权利要求28所述的成像系统，其中所述编码器电路进一步经耦合以接收所述启用信号，其中所述编码器电路经耦合以生成在所述启用信号指示所述编码器电路不被启用的情况下表示无效预充电行值的所述预充电偏移信号。
31.根据权利要求18所述的成像系统，其中所述第一转移控制信号是预充电转移控制信号，且其中所述第二转移控制信号是样本转移控制信号。
32.根据权利要求28所述的成像系统，其中所述光电二极管、所述转移晶体管及所述浮动扩散区安置于第一半导体层中，且其中所述选择电路安置于第二半导体层中且经耦合以通过所述第一与第二半导体层之间的混合接合控制所述转移晶体管的端子。
33.根据权利要求32所述的成像系统，其中所述像素电路中的每一者进一步包含：复位晶体管，其安置于所述第一半导体层中且耦合到所述浮动扩散区以选择性地复位所述浮动扩散区；
放大器晶体管，其安置于所述第一半导体层中且具有耦合到所述浮动扩散区的放大器栅极；及行选择晶体管，其在所述第一半导体层中安置成耦合于位线与所述放大器晶体管之间。
34.根据权利要求32所述的成像系统，其中所述第一与第二半导体层以堆叠式芯片方案经堆叠且耦合在一起。
像素电路及成像系统
技术领域
[0001] 本发明大体上涉及图像传感器，且更具体来说，本发明涉及高动态范围图像传感器。
背景技术
[0002] 图像捕获装置包含图像传感器及成像透镜。成像透镜将光聚焦到图像传感器上以形成图像，且图像传感器将光转换成电信号。电信号从图像捕获装置输出到主机电子系统的其它组件。电子系统可为例如移动电话、计算机、数码相机或医疗装置。
[0003] 随着像素电路变得更小，要求图像传感器在大发光条件范围(从低光条件到亮光条件变化)内运行变得更加难以实现。此运行能力通常称为具有高动态范围成像(HDRI或替代地仅HDR)。高动态范围成像是许多应用非常期望的特征，例如(举例来说)汽车及机器视觉。在常规图像捕获装置中，像素电路需要多个连续曝光，使得图像传感器被曝光到低光电平及高光电平两者以实现HDR。传统互补金属氧化物半导体(CMOS)图像传感器由于有限阱容量及固定曝光时间而经受低动态范围。
发明内容
[0004] 本申请案的一个实施例涉及一种像素电路，其包括：光电二极管，其适于响应于入射光积累图像电荷；转移晶体管，其耦合于所述光电二极管与安置于第一半导体层中的浮动扩散区之间以选择性地将积累于所述光电二极管中的所述图像电荷转移到所述浮动扩散区；及选择电路，其经耦合以接收取样启用信号及预充电偏移信号，其中所述预充电偏移信号表示所述转移晶体管包含于其中的行与被读出的不同行之间的差异，其中所述选择电路进一步耦合到所述转移晶体管的控制端子以在第一与第二转移控制信号之间做出选择以控制所述转移晶体管，其中所述选择电路经耦合以在被读出的所述不同行的读出操作期间响应于预充电启用信号输出所述第一转移控制信号，其中所述预充电启用信号响应于所述预充电偏移信号与曝光值信号的比较生成，且其中所述选择电路经耦合以在所述转移晶体管包含于其中的所述行的读出操作期间响应于所述取样启用信号输出所述第二转移控制信号。
[0005] 本申请案的一个实施例涉及一种成像系统，其包括：像素阵列，其具有布置到多个行及多个列中的多个像素电路，其中所述像素电路中的每一者包含：光电二极管，其适于响应于入射光积累图像电荷；转移晶体管，其耦合于所述光电二极管与安置于第一半导体层中的浮动扩散区之间以选择性地将积累于所述光电二极管中的所述图像电荷转移到所述浮动扩散区；及选择电路，其经耦合以接收取样启用信号及预充电偏移信号，其中所述预充电偏移信号表示所述转移晶体管包含于其中的行与被读出的不同行之间的差异，其中所述选择电路进一步耦合到所述转移晶体管的控制端子以在第一与第二转移控制信号之间做出选择以控制所述转移晶体管，其中所述选择电路经耦合以在被读出的所述不同行的读出操作期间响应于预充电启用信号输出所述第一转移控制信号，其中所述预充电启用信号响应于所述预充电偏移信号与曝光值信号的比较而生成，且其中所述选择电路经耦合以在所述转移晶体管包含于其中的所述行的读出操作期间响应于所述取样启用信号输出所述第二转移控制信号；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作，其中所述选择电路包含于所述控制电路中；及读出电路，其耦合到所述像素阵列以从所述多个像素电路读出图像数据。
附图说明
[0006] 参考图式描述本发明非限制性及非穷尽性实施例，其中相似元件符号指代贯穿各种视图的相似部件，除非另外指定。
[0007] 图1是根据本发明的教示的堆叠式半导体装置晶片的一个实例的分解图，其中实例成像系统的集成电路裸片包含具有行解码器及选择电路的控制电路以结合使用帧内多位曝光控制的高动态范围图像传感器读出架构来使用。
[0008] 图2是展示根据本发明的教示的像素电路的电路的一部分的实例的电路图，所述像素电路经耦合以从行解码器接收信号以结合使用帧内多位曝光的高动态范围读出架构使用。
[0009] 图3是展示根据本发明的教示的比较器的一个实例的电路图，所述比较器可包含于经耦合以从行解码器接收信号以结合使用帧内多位曝光的高动态范围读出架构使用的像素电路的电路内。
[0010] 图4是说明根据本发明的教示的实例成像系统的框图，所述实例成像系统包含具有行解码器及选择电路的控制电路，所述控制电路耦合到具有使用帧内多位曝光的高动态范围图像传感器读出架构的像素阵列。
[0011] 图5是说明根据本发明的教示的在实例成像系统中被读出、被预充电及不被预充电的行的框图，实例成像系统包含具有曝光因子1的结合高动态范围图像传感器读出架构使用的行解码器及选择电路。
[0012] 图6是说明根据本发明的教示的具有曝光因子1的实例行解码器电路的框图，所述实例行解码器电路在成像系统中结合使用帧内多位曝光的高动态范围图像传感器读出架构来使用。
[0013] 图7是说明根据本发明的教示的在成像系统的另一实例中被读出、被预充电及不被预充电的行的框图，实例成像系统的另一实例包含具有曝光因子2的结合高动态范围图像传感器读出架构使用的包含行解码器及选择电路。
[0014] 图8是说明根据本发明的教示的具有曝光因子2的行解码器电路的另一实例的框图，所述行解码器电路在成像系统中结合使用帧内多位曝光的高动态范围图像传感器读出架构来使用。
[0015] 对应的参考字符指示贯穿诸图中若干视图的对应组件。所属领域的技术人员应了解，为了简单且清楚起见说明图中的元件，且并不一定按比例绘制元件。举例来说，图中一些元件的尺寸可相对于其它元件而被夸大以帮助改善对本发明的各种实施例的理解。并且，为了更方面地了解本发明的这些各种实施例，通常不描绘在商业可行的实施例中有用或必要的常见但好理解的元件。
具体实施方式
[0016] 在以下描述中，陈述众多特定细节以提供对本发明的详尽理解。然而，所属领域的一般技术人员应明白，无需运用具体细节来实践本发明。在其它例子中，未详细描述众所周知的材料或方法以便避免使本发明模糊。
[0017] 贯穿此说明书对“一个实施例”、“实施例”、“一个实例”或“实例”的参考意味着与实施例或实例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书在多个地方出现短语“在一个实施例中”、“在实施例中”、“一个实例”或“实例”并不一定都指代相同实施例或实例。此外，在一或多个实施例或实例中特定的特征、结构或特性可组合于任何合适组合及/或子组合中。特定的特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述的功能性的其它合适组件中。另外，应了解，与其一起提供的图式是出于向所属领域的一般技术人员解释的目的，且图式不一定按比例绘制。
[0018] 如将论述，根据本发明的教示的实例描述用于高动态范围(HDR)图像传感器中的图像传感器像素电路，其包含控制电路，其具有行解码器电路以控制曝光及从每一像素电路读出HDR图像数据。如将展示，提供用于高度可编程及高效曝光控制及读出架构中的行解码器电路，其对预充电偏移信号编码以使用像素混合接合技术改进动态范围性能。在各种实例中，像素阵列安置于与外围电路分离的晶片中，且两个晶片使用像素级接合被接合在一起。存在存储器，其用于存储每一像素电路或像素电路中的每一块的曝光信息，所述存储器在像素电路或像素电路的块正下方。在各种实例中，跨越像素阵列的每一个别像素电路的帧内可编程曝光控制经提供具有多位分辨率，其实现跨像素阵列的每一像素电路的最优操作。与已知HDR成像解决方案相比，根据本发明的教示的实例可使用经编码预充电偏移信号实现每一个别像素电路的个别帧内曝光控制，这导致跨越像素阵列的经改进电荷集成。使用根据本发明的教示的经编码预充电偏移信号的此类曝光控制及读出技术减少导线及相关联的金属布线的数目以消除读出期间对像素电路行的多帧组合或下取样的需要，根据本发明的教示这导致高帧速率及高空间分辨率。
[0019] 为了说明，图1是根据本发明的教示的堆叠式半导体装置晶片102及104的一个实例的分解图，其中实例成像系统100的集成电路裸片包含具有行解码器及选择电路的控制电路以结合使用帧内多位曝光控制的高动态范围图像传感器读出架构来使用。在各种实例中，半导体装置晶片102及104可包含硅或其它合适半导体材料。在所说明的实例中，装置晶片102是顶部传感器芯片，其包含具有安置于第一半导体层112中的像素电路110A、110B、110C等等的像素阵列106。根据本发明的教示，装置晶片102与装置晶片104堆叠在一起，装置晶片104包含对应支持电路108，其安置于第二半导体层114中且通过像素级混合接合耦合到像素阵列106以支持光子检测阵列106的操作。
[0020] 如下文将更详细论述，根据本发明的教示，在一些实例中，第一半导体层112中的像素电路110包含通过转移晶体管耦合到浮动扩散区的光电二极管，包含于第二半导体层114中的对应支持电路108包含具有行解码器及选择电路的控制电路，其经耦合以在不包含转移晶体管的不同行的读出操作期间响应于预充电启用信号输出耦合到转移晶体管的第一转移控制信号，而选择电路经耦合以在包含转移晶体管的相同行的读出操作期间响应于到转移晶体管的取样启用信号输出第二转移控制信号。在各种实例中，包含于支持电路108中的选择电路经耦合以接收经编码预充电偏移信号，且可包含曝光存储器，使得每一个别像素可具有存储于其中的多位(例如，4位)曝光值。此曝光存储器可通过像素级混合接合互连到安置于第一半导体层中的像素电路。曝光存储器可经实施为静态随机存取存储器或其它合适类型的存储器。另外，在各种实例中，曝光存储器还可在像素电路的块之中共享，例如(举例来说)8x8像素电路的块。此外，在各种实例中，根据本发明的教示，因为预充电信号已经编码成预充电偏移信号，所以必要导线的数目显著减少，例如，从11条导线减少到4条导线，金属布线的金属数目减少。
[0021] 应注意，出于解释目的，说明具有两个堆叠式半导体装置晶片102及104的图1中展示的实例图像感测系统100。在其它实例中，应了解，根据本发明的教示，针对额外功能、特征及经改进性能，图像感测系统100可包含两个以上堆叠式半导体装置晶片。
[0022] 图2是展示根据本发明的教示的像素电路210及相关联支持电路的电路一部分的实例的电路图，相关联支持电路经耦合以从行解码器接收信号以结合使用帧内多位曝光的高动态范围读出架构来使用。应注意，像素电路210可为图1的像素阵列106的像素电路110A、110B、110C中的一者的实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。如所描绘的实例中展示，像素电路210安置于第一半导体层212中。
像素电路210包含安置于第一半导体层212中的光电二极管216，其经调适以响应于入射光积累图像电荷。安置于第一半导体层212中的转移晶体管218耦合于光电二极管216与安置于第一半导体层212中的浮动扩散区220之间以选择性地将积累于光电二极管216中的所述图像电荷转移到浮动扩散区220。
[0023] 继续所说明的实例，复位晶体管222安置于第一半导体层212中且耦合到浮动扩散区220以响应于复位RST信号选择性地复位浮动扩散区220。在实例中，复位晶体管耦合于复位浮动扩散区RFD电压与浮动扩散区220之间。放大器晶体管224安置于第一半导体层212中且包含耦合到浮动扩散区220的放大器栅极端子。在实例中，放大器晶体管224是源极跟随器耦合晶体管，且具有耦合到AVDD电压的漏极端子及经耦合以提供放大器晶体管224的经放大输出的源极端子。行选择晶体管226安置于第一半导体层212中且耦合于位线228与放大器晶体管224之间。在操作中，行选择晶体管226经耦合以响应于行选择信号RS输出像素电路210的图像数据。
[0024] 根据本发明的教示，选择电路232安置于第二半导体层214中且通过第一半导体层212与第二半导体层214之间的像素级混合接合230耦合到转移晶体管218的控制端子以在第一转移信号PTX 242与第二转移控制信号STX 244之间做出选择以控制转移晶体管218。
如下文将更详细地论述，根据本发明的教示，选择电路232可为耦合到像素阵列的对应像素电路210的多个选择电路中的一者。在图2中描绘的实例中，选择电路232经耦合以在与转移晶体管218包含于其中的像素阵列的行不同的行的读出操作期间响应于预充电启用信号paddr_en 238输出第一转移控制信号PTX 242。选择电路232还经耦合以在转移晶体管218包含于其中的像素阵列的相同行中的像素电路的读出操作期间响应于取样启用信号saddr_en 240输出第二转移控制信号STX 244。因此，根据本发明的教示，第一转移控制信号PTX 242可用于独立地对像素电路210预充电以控制像素电路210的曝光，而使用第二转移控制信号STX 244读出像素阵列的不同行。因此，实现每一个别像素电路210的个别帧内曝光控制，这导致跨越整个像素阵列的经改进电荷集成以提供根据本发明的教示的高动态范围图像感测。
[0025] 如图2中描绘的实例中展示，选择电路232包含：第一开关S1 234，其经耦合以响应于预充电启用信号paddr_en 238生成第一转移控制信号PTX 242；及第二开关S2 236，其经耦合以响应于取样启用信号saddr_en 240生成第二转移控制信号STX 244。
[0026] 比较器电路248经耦合以响应于预充电偏移信号250与曝光值信号253的比较生成预充电启用信号paddr_en 238。如下文将更详细论述，在一个实例中，预充电偏移信号250经耦合以从行解码器电路接收，且表示用于预充电的包含转移晶体管218的当前行与当前被读出的像素阵列的不同行之间的差异。在实例中，曝光值信号253被存储于曝光存储器EXPMEM 252中。在一个实例中，由存储于曝光存储器EXPMEM 252中的曝光值信号253表示的曝光值是从自动曝光控制(AEC)电路254接收到的多位(例如，4位)值。如下文将更详细论述，在一个实例中，存储于曝光存储器EXPMEM 252中的曝光值用于调整由像素电路210生成的图像数据的曝光。在实例中，存储于曝光存储器EXPMEM 252中的曝光值表示曝光值信号的不同可能曝光值中的一者。在一个实例中，存储于曝光存储器EXPMEM 252中的曝光值可由像素的块共享以调整由包含像素电路210的像素阵列中的像素的块生成的图像数据的曝光，例如(举例来说)相邻像素的8x8块。
[0027] 图3是展示根据本发明的教示的比较器348的一个实例的电路图，所述比较器可包含于经耦合以从行解码器接收信号以结合使用帧内多位曝光的高动态范围读出架构使用的像素电路的电路中。应注意，比较器348可为图2的比较器248中的一者的实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。如所描绘的实例中展示，比较器348包含多个异或(XOR)门349A、349B、349C及349D。在实例中，多个XOR门349A、349B、349C及349D中的每一者经耦合以接收预充电偏移信号的对应位paddr_ofs<0>350A、paddr_ofs<1>350B、paddr_ofs<2>350C或paddr_ofs<3>350D及曝光值信号的对应位EXPMEM<0>353A、EXPMEM<1>353B、EXPMEM<2>353C或EXPMEM<3>353D。NAND门351耦合到多个XOR门
349A、349B、349C及349D的输出，且NAND门351的输出经耦合以生成预充电启用信号paddr_en 338，其经耦合以如所说明那样控制第一开关S1 334。
[0028] 应注意，图3中描绘的实例使用具有4个位的预充电偏移信号(paddr_ofs)及曝光值信号(EXPMEM)来进行说明。因而，存在四个XOR门349A、349B、349C及349D。应了解，出于解释目的提供与其一起说明的4位实例，且在其它实例中，预充电偏移及曝光值信号的位的数目可与4不同。
[0029] 图4是说明根据本发明的教示的实例成像系统400的框图，实例成像系统400包含具有行解码器及选择电路的控制电路，其耦合到具有使用帧内多位曝光的高动态范围图像传感器读出架构的像素阵列406。在所说明的实例中，应了解，包含于图4的像素阵列406中的像素电路中的每一者可为图1的像素阵列106的像素电路110A、110B、110C的实例或图2的像素电路210的实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。如图4中描绘的实例中展示，根据本发明的教示，控制电路456耦合到像素阵列406以控制像素阵列406的操作，包含在单个帧内独立地控制像素阵列406中的像素电路中的每一者的曝光时间。在实例中，读出电路458耦合到像素阵列406以从像素阵列406的多个像素电路读出图像数据。在一个实例中，由读出电路458读出的图像数据被转移到功能逻辑
460。在所描绘的实例中，像素阵列406的像素电路安置于第一半导体层412中，且控制电路
456、读出电路458及功能逻辑460安置于第二半导体层414中。在实例中，第一半导体层412与第二半导体层414以堆叠式芯片方案被堆叠及耦合在一起。
[0030] 在一个实例中，读出电路458可包含放大电路、模/数(ADC)转换电路或其它。功能逻辑460可简单地存储所述图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、消除红眼、调整亮度、调整对比度或其它)操纵所述图像数据。像素阵列406可被实施为前侧照明图像传感器或背侧照明图像传感器。如所说明，每一像素电路被布置到像素阵列406中的行及列中以获取个人、位置或物体的图像数据，接着，可使用所述图像数据呈现个人、位置或物体的图像。
[0031] 如所描绘的实例中展示，控制电路456包含耦合到行解码器及选择电路431的数字自动曝光控制(AEC)454。在一个实例中，根据本发明的教示，AEC 454经耦合以从读出电路458读取图像数据以基于来自前一帧的像素电路的图像数据值确定像素阵列406中可受益于预充电的任何个别像素电路及因此后一帧中的额外曝光时间以提供HDR成像。因而，根据本发明的教示，AEC 454经耦合以为选择电路中的曝光存储器EXPMEM(例如，EXPMEM 252)提供对应曝光值，并且将对应样本地址saddr 439提供到行解码器及选择电路431。
[0032] 图4中描绘的实例说明行解码器电路431A的简化实例，行解码器电路431A可表示包含于控制电路456中的多个行解码器电路中的一者。如所描绘的实例中展示，行解码器电路431A包含解码器电路433A，其经耦合以接收发射TX源信号446及样本地址信号saddr 439以如所展示那样生成第二转移控制信号STX 444及样本地址启用信号saddr_en 440。行解码器电路431A还包含加法器/编码器电路435A，其在一个实例中也经耦合以接收发射TX源信号446，且经耦合以对预充电偏移信号paddr_ofs 450编码及生成第一转移控制信号PTX 442。如下文将更详细描述，在一个实例中，加法器/编码器电路435A的加法器电路是a+1加法器，其包含行输入及等于行输入+1的行输出(图4中未展示)。在那个实例中，加法器电路的行输入经耦合以从像素阵列406的前一行的加法器电路接收行输出信号，且行输出经耦合以生成行输出信号，其经耦合以由像素阵列406的下一行的加法器电路的行输入接收。在一个实例中，加法器电路还包含启用输入，其使在输入处接收到的值选择性地递增。如所描绘的实例中展示，第一转移控制信号PTX 442及第二转移控制信号STX 444、样本地址信号saddr 439及预充电偏移信号paddr_ofs 450经耦合以由对应选择电路接收，例如(举例来说)图2中展示的选择电路232。
[0033] 在操作的滚动快门设计实例中，假设像素阵列406的行i被读出。因而，行i的像素电路中的转移晶体管经耦合以在在行i被读出时转移晶体管在读出操作期间被激活时接收STX转移控制信号。另外，行i+2(0-N)*Mexp可经耦合以被预充电，其中N是大于或等于零的整数，且Mexp是曝光因子。因此，根据本发明的教示，假设例如N＝10且曝光因子Mexp＝1，可被预充电且接收PTX转移控制信号以为高动态范围成像提供额外曝光时间的像素阵列406的N+1或11个其它行是：行i+20*Mexp、行i+21*Mexp、行i+22*Mexp、…、行i+29*Mexp及行i+210*Mexp。换句话来说，如果被读出的像素阵列406的行是行i，那么在读出行i时(其中N＝10，且曝光因子Mexp＝1)可被预充电的像素阵列406的其它行是行i+1、i+2、i+4、…、i+512及i+1024。根据本发明的教示，此刻，像素阵列406的其它行既不被读出也不被预充电。
[0034] 为了更好地说明，图5是说明根据本发明的教示的在实例成像系统的像素阵列506中被读出、被预充电及不被预充电的行的框图，实例成像系统包含具有曝光因子Mexp＝1的结合高动态范围图像传感器读出架构使用的行解码器及选择电路。应了解，图5的像素阵列506可为图1的像素阵列106的实例或图4的像素电路406的实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。
[0035] 在图5中描绘的实例中，假设像素阵列506经耦合以使用滚动快门操作设计读出，其中像素阵列506的行saddr是被读出的当前行。因而，包含于行saddr的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活时接收STX转移控制信号。
[0036] 在所描绘的实例中，曝光因子是Mexp＝1。另外，存储于曝光存储器EXPMEM中的针对所述行的曝光强度EM(或曝光值)是二进制代码n，其对应于曝光梯度：EM＝bin(n)。因而，存储于曝光存储器EXPMEM中的曝光强度EM的二进制代码n被设置为n＝0。因此，EM是等于2n＝20＝1。因此，下一行，行saddr+20或行saddr+1，使用被设置到paddr_ofs＝‘0000’的预充电偏移信号来预充电，且曝光强度EM＝20＝1的曝光梯度n＝0。因此，包含于行saddr+1的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0037] 类似地，被预充电的下一行是行saddr+21或行saddr+2，其中二进制代码n＝1，其对应于曝光强度EM＝21或EM＝2，且预充电偏移信号被设置到paddr_ofs＝‘0001’。因而，包含于行saddr+2的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0038] 然而，下一行，行saddr+3，既不被读出也不被预充电，这使用设置到无效预充电偏移信号值(例如paddr_ofs＝‘1111’)的预充电偏移信号来指示。因而，包含于行saddr+3的像素电路中的转移晶体管在行saddr的读出操作期间既不经耦合以接收预充电PTX转移控制信号也不读出样本STX转移控制信号。
[0039] 代替地，被预充电的下一行是行saddr+22或行saddr+4，其中二进制代码n＝2，其对应于曝光强度EM＝22或EM＝4，且预充电偏移信号被设置到paddr_ofs＝‘0010’。因而，包含于行saddr+4的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0040] 然而，下一行，行saddr+5、行saddr+6及行saddr+7，既不被读出也不被预充电，这使用针对这些行的被设置到无效预充电偏移信号值(例如paddr_ofs＝‘1111’)的预充电偏移信号来指示。因而，包含于行行saddr+5、行saddr+6及行saddr+7的像素电路中的转移晶体管在行saddr的读出操作期间既不经耦合以接收预充电PTX转移控制信号也不读出样本STX转移控制信号。
[0041] 在所描绘的实例中，图5中展示的底部行经耦合以被预充电。在实例中，使用二进制代码n＝3设置行saddr+23或行saddr+8，其对应于曝光强度EM＝23或EM＝8，且预充电偏移信号被设置到paddr_ofs＝‘0011’。因而，包含于行saddr+8的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0042] 图6是说明根据本发明的教示的具有曝光因子Mexp＝1的行解码器电路631的更详细实例的框图，行解码器电路631用于具有使用帧内多位曝光的高动态范围图像传感器读出架构的成像系统中。应了解，图6的行解码器电路631可为图4的行解码器电路431A的实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。
[0043] 如所描绘的实例中展示，行解码器电路631被布置到多个行中。每一行包含解码器电路633A到633F，其耦合到对应加法器电路635A到635F，加法器电路635A到635F耦合到对应编码器电路637A到637F。如实例中展示，加法器电路635A到635F中的每一者是包含行输入Ri及行输出Ro的a+1加法器电路。在图6中描绘的实例中，加法器电路635A到635F中的每一者经耦合以使在其相应行输入Ri处接收到的值递增，且在其相应行输出Ro处输出对应和。每一加法器电路635A到635F的行输出Ro经耦合以由行解码器电路631的下一行的对应加法器电路635A到635F的行输入Ri接收。另外，每一加法器电路635A到635F的行输出Ro还经耦合以由行解码器电路631的相同行的相应编码器电路637A到637F接收。此外，行解码器电路631中的第一加法器电路635A经耦合以接收第一行Ri信号643，其由偏移计算器641在外部计算得出，偏移计算器641经耦合以接收当前读出行，如使用当前saddr 639所指示。
[0044] 另外，如下文将更详细展示，行决策器电路631的编码器电路637A到637F经耦合以生成相应预充电偏移信号paddr_ofs 650，其表示相应行与当前被读出的不同行(如使用saddr 639所指示)之间的差异，在由加法器电路的行输出Ro表示的值是2的幂的情况下行可被预充电。如果另一方面，由加法器电路的行输出Ro表示的值不是2的幂，那么行不被预充电，且编码器电路因此经耦合以生成表示无效预充电行(例如，‘1111’)的预充电偏移信号paddr_ofs 650。
[0045] 在所描绘的实例中，由耦合到行解码器电路的像素阵列读出的当前行对应于解码器电路633B、加法器电路635B及编码器电路637B。在第一加法器电路635A经耦合以从偏移计算器641接收第一行Ri信号643的情况下，加法器电路635B的行输出Ro值通过来自第一加法器电路635A的中间加法器电路的链相加为Ro＝0，其指示像素阵列的那个特定行当前被读出。另外，经耦合以接收转移TX源信号646及当前样本地址信号saddr639的对应解码器电路633B经耦合以生成样本控制信号STX 644及对应取样启用信号saddr_en 640以读出像素阵列的相应行。另外，因为耦合到解码器电路633B、加法器电路635B及编码器电路637B的对应行被读出，且因此并非在被预充电，所以接收加法器电路635B的行输出Ro值Ro＝0的编码器电路637B生成paddr_ofs＝‘1111’的无效预充电偏移信号650及预充电控制信号PTX 642B的对应输出以指示不对那个行进行预充电，如所展示。
[0046] 然而，如图6中展示，下一行的加法器电路635C接收值Ri＝0，且因此，输出值Ro＝1，其经耦合以由编码器电路637C接收。因而，编码器电路637C输出对应预充电控制信号PTX
642C及paddr_ofs＝‘0000’的有效预充电偏移信号650以指示进行预充电，如所展示。
[0047] 继续图6中描绘的实例，下一行的加法器电路635D接收值Ri＝1，且因此，输出值Ro＝2，其经耦合以由编码器电路637D接收。因而，编码器电路637D输出对应预充电控制信号PTX 642D及paddr_ofs＝‘0001’的有效预充电偏移信号650以对那个行进行预充电，如所展示。
[0048] 然而，下一行的加法器电路635E接收值Ri＝2，且因此，输出值Ro＝3，其经耦合以由编码器电路637E接收。因而，编码器电路637E输出对应预充电控制信号PTX 642E及paddr_ofs＝‘1111’的无效预充电偏移信号650以指示不进行预充电，如所展示。
[0049] 继续所描绘的实例，图6中说明的底部行中的加法器电路635F经耦合以接收值Ri＝2k-1，且因此输出值Ro＝2k。因而，编码器电路637F输出对应预充电控制信号PTX642F及paddr_ofs＝Bin(k)(其中Bin(k)表示二进制值k)的有效预充电偏移信号650以指示进行预充电，如所展示。举例来说，如果加法器电路635F接收信号Ri＝7，那么Ro＝8，其对应于2的幂，或2k，其中k＝3。因此，根据本发明的教示，在所描绘的实例中，预充电偏移地址paddr_ofs 650等于Bin(k)＝Bin(3)，其等于‘0011’。
[0050] 因此，根据本发明的教示，+1加法器电路635A到635F与编码器电路637A到637F用于在行解码器电路631中生成预充电偏移地址650信号。应了解，行解码器电路631与+1加法器电路635A到635F与编码器电路637A到637F的此设计独立于像素阵列中的曝光梯度的数目。另外，代替针对每一曝光梯度必须使用N+1个解码器，存在一个加法器电路及编码器电路，其区域独立于曝光梯度的数目，因此其实现了具有更少晶体管、更少金属连接的简化设计，且因此使用更少总面积。尽管存在传播延迟以便使全部加法器电路635A到635F的链生成其相应行输出Ro值，但行解码器电路631可以行频率进行操作，这因此几乎提供若干微秒的全行时间来计算预充电偏移地址paddr_ofs 650值，所述时间是足够的。
[0051] 图7是根据本发明的教示的另一实例的框图，其说明成像系统的像素阵列706的另一实例中被读出、被预充电及不被预充电的行，所述成像系统包含具有曝光因子Mexp＝2的结合高动态范围图像传感器读出架构使用的行解码器及选择电路。应了解，图5的像素阵列706可为图1的像素阵列106的实例或图4的像素电路406的实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。另外，尽管曝光因子是Mexp＝2而非Mexp＝1，但应注意，图7中描绘的实例另外与图5中说明的实例共享许多类似点。
[0052] 例如，在图7中描绘的实例中，还假设像素阵列706经耦合以使用滚动快门操作设计读出，其中像素阵列706的行saddr是被读出的当前行。因而，包含于行saddr的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活时接收STX转移控制信号。
[0053] 在所描绘的实例中，被预充电的像素阵列706的行是：行saddr+2(0-N)*Mexp，其中N表示图像传感器中的可能曝光梯度的数目，且是大于或等于零的整数。因此，在曝光因子Mexp＝2的情况下，可被预充电的行是：行saddr+2(0)*2、行saddr+2(1)*2、行saddr+2(2)*2、行saddr+2(3)*2、…等等，其对应于行saddr+2、行saddr+4、行saddr+8、行saddr+16、…等等。因此，在被读出的行(saddr)之后将被预充电的第一行是行saddr+2。因此，在被读出的行之后的下一行(其是行saddr+1)不被预充电。因此，行saddr+1的预充电偏移值paddr_ofs被设置为无效偏移值‘1111’。
[0054] 可在曝光因子Mexp＝2的情况下预充电的第一行代替地是行saddr+2。针对行saddr+2的存储于曝光存储器EXPMEM中的曝光强度EM的二进制代码n被设置为n＝0。因此，EM是等于2n＝20＝1。因而，待预充电的下一行因此是行saddr+20*Mexp或行saddr+2，且预充电偏移信号被设置为paddr_ofs＝‘0000’。因此，包含于行saddr+2的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0055] 然而，下一行，行saddr+3，既不被读出也不被预充电，这使用设置到无效预充电偏移信号值‘1111’的预充电偏移信号指示。因而，包含于行saddr+3的像素电路中的转移晶体管在行saddr的读出操作期间既不经耦合以接收预充电PTX转移控制信号也不读出样本STX转移控制信号。
[0056] 可被预充电的下一行是行saddr+21*Mexp或行saddr+4，其中二进制代码n＝1，其对应于曝光强度EM＝21或EM＝2，且预充电偏移信号被设置到paddr_ofs＝‘0001’。因而，包含于行saddr+4的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0057] 然而，接下来的行，行saddr+5、行saddr+6及行saddr+7，既不被读出也不被预充电，这使用针对这些行的被设置到无效预充电偏移信号值paddr_ofs＝‘1111’的预充电偏移信号来指示。因而，包含于行行saddr+5、行saddr+6及行saddr+7的像素电路中的转移晶体管在行saddr的读出操作期间既不经耦合以接收预充电PTX转移控制信号也不读出样本STX转移控制信号。
[0058] 被预充电的下一行是行saddr+22或行saddr+4，其中二进制代码n＝2，其对应于曝光强度EM＝22或EM＝4，且预充电偏移信号被设置到paddr_ofs＝‘0010’。因而，包含于行saddr+4的像素电路中的转移晶体管经耦合以在转移晶体管在行saddr的读出操作期间被激活以被预充电的情况下接收PTX转移控制信号。
[0059] 图8是说明根据本发明的教示的具有曝光因子Mexp＝2的行解码器电路831的详细实例的框图，行解码器电路831可用于具有使用帧内多位曝光的高动态范围图像传感器读出架构的成像系统中。应了解，图8的行解码器电路831可为图4的行解码器电路431A的另一实例，且下文引用的经类似地命名及编号的元件类似于上文所描述那样耦合及起作用。另外，尽管曝光因子是Mexp＝2而非Mexp＝1，但应注意，图8中描绘的实例另外与图6中说明的实例共享许多类似点。
[0060] 例如，在图8中描绘的实例中，行解码器电路831被布置到多个行中。每一行包含解码器电路833A到833F，其耦合到对应加法器电路835A到835F，加法器电路835A到835F耦合到对应编码器电路837A到837F。如实例中展示，加法器电路835A到835F中的每一者是包含行输入Ri及行输出Ro的a+1加法器电路。在图8中描绘的实例中，加法器电路835A到835F中的每一者经耦合以使在其相应行输入Ri处接收到的值递增，且在其相应行输出Ro处输出对应和。每一加法器电路835A到835F的行输出Ro经耦合以由行解码器电路831的下一行的对应加法器电路835A到835F的行输入Ri接收。另外，每一加法器电路835A到835F的行输出Ro还经耦合以由行解码器电路831的相同行的相应编码器电路837A到837F接收。此外，行解码器电路831中的第一加法器电路835A经耦合以接收第一行Ri信号843，其由偏移计算器841在外部计算得出。在所说明的实例中，偏移计算器841经耦合以接收当前读出行，其使用当前saddr 839指示。
[0061] 与图6的偏移计算器641相比，图8的偏移计算器841经耦合以接收曝光因子信号Mexp 845，及生成启用总线信号847。在实例中，在曝光因子Mexp＝2的情况下，启用总线信号847生成‘0101010101010…”，其指示当前行saddr之后的每隔一行可潜在地被启用以进行预充电。在其中曝光因子Mexp＝3的实例中，启用总线信号847将生成‘001001001001…”，其指示当前行saddr之后的每隔三行可潜在地被启用以进行预充电。在其中曝光因子Mexp＝4的实例中，启用总线信号847将生成‘000100010001…”，其指示当前行saddr之后的每隔四行可潜在地被启用以进行预充电，等等。
[0062] 还如所展示，加法器电路835A到835F及编码器电路837A到837F还包含对应启用输入En，其经耦合以从偏移计算器841接收启用总线847以启用或停用相应加法器电路835A到835F及编码器电路837A到837F。因此，根据本发明的教示，在曝光因子Mexp＝2的实例且启用总线信号847是‘010101010…”的情况下，被读出的行(saddr)之后的加法器电路835A到
835F及编码器电路837A到837F的每隔一行可被启用或停用以进行预充电。举例来说，且如下文将更详细描述，对于包含加法器电路835C及编码器837C的由启用总线847停用的行，En＝0、Ri＝0、Ro＝0且paddr_ofs＝‘1111’。对于包含加法器电路835D及编码器837D的由启用总线847启用的行，En＝1、Ri＝0、Ro＝1且paddr_ofs＝‘0000’。
[0063] 如所提及，行决策器电路831的编码器电路837A到837F耦合以生成相应预充电偏移信号paddr_ofs 850，其表示相应行与当前被读出的不同行之间的差异，其使用可被预充电的行saddr 839来指示。例如，在一个实例中，编码器电路837A到837F地址偏移Δofs，其是读出行(saddr)与可被预充电的当前行之间的总地址差，且接着除以曝光因子Mexp。接着，将Δofs/Mexp编码成4位代码以表示可被预充电的行的预充电偏移信号paddr_ofs 850。特定来说，当Δofs/Mexp是2的幂时，输出是被log2(Δofs/Mexp)转换成二进制。换句话来说，如果读出行saddr与将被预充电的当前行之间的地址差的二进制对数(即，log2(Δofs))除以曝光因子Mexp是大于或等于零的整数k，那么预充电偏移信号850被设置到preaddr_ofs＝Bin(k)。然而，当Δofs/Mexp的二进制对数(即，log2(Δofs/Mexp))不是大于或等于零的整数时，预充电偏移信号850的输出代码被设置到preaddr_ofs＝‘1111’，其表示无效预充电行。
[0064] 为了说明，如果被评估的行是saddr+2且曝光因子是Mexp＝2，那么Δofs＝2，且Δofs/Mexp的商是1.0。因为log2(1.0)是整数值k(即，k＝0)，所以行saddr+2可被预充电，且预充电偏移信号850被设置到paddr_ofs＝Bin(k)＝‘0000’。然而，如果当前行是saddr，被评估的行是saddr+3且曝光因子是Mexp＝2，那么Δofs＝3，且Δofs/Mexp的商＝1.5。因为log2(1.5)不是大于或等于零的整数值(即，因为1.5不是2的幂)，所以行saddr+3不可被预充电，且预充电偏移信号850因此被设置到paddr_ofs＝‘1111’。
[0065] 继续图8中描绘的实例，被读出的当前行是耦合到解码器电路833B、加法器电路835B及编码器电路837B的行。在第一加法器电路835A经耦合以从偏移计算器841接收第一行Ri信号843的情况下，加法器电路835B的行输出Ro值通过来自第一加法器电路835A的中间加法器电路的链相加为Ro＝0，其指示像素阵列的那个特定行当前被读出。另外，经耦合以接收转移TX源信号846及当前样本地址信号saddr 839的对应解码器电路833B经耦合以生成样本控制信号STX 844及对应取样启用信号saddr_en 840以读出像素阵列的相应行。
另外，因为耦合到解码器电路833B、加法器电路835B及编码器电路837B的对应行被读出，且因此并非在被预充电，所以接收加法器电路835B的行输出Ro值Ro＝0的编码器电路837B为生成paddr_ofs＝‘1111’的无效预充电偏移信号850及预充电控制信号的PTX 842B对应输出以指示不对那个行进行预充电，如所展示。此外，应了解，加法器电路835B及编码器电路
837B的相应启用端子En经耦合以如所展示那样从启用总线847接收‘0’值，其还指示行将不被预充电，这还导致paddr_ofs＝‘1111’的无效预充电偏移信号850及预充电控制信号PTX
842B的对应输出以指示不对那个行进行预充电。
[0066] 类似地，如图8中展示，下一行的加法器电路835C接收En＝0且Ri＝0的启用信号，且因此，输出值Ro＝0，其经耦合以由编码器电路837C接收，编码器电路837C还接收En＝0的启用信号。因而，编码器电路837C还输出paddr_ofs＝‘1111’的无效预充电偏移信号850及预充电控制信号PTX 842C的对应输出以指示不对那个行进行预充电。
[0067] 然而，如上文已概述，下一行的加法器电路835D接收En＝1且Ri＝0的启用信号，且因此，输出值Ro＝1，其经耦合以由编码器电路837D接收，编码器电路837D还接收En＝1的启用信号。因而，编码器电路837D还输出paddr_ofs＝‘0000’的有效预充电偏移信号850(即，通过log2(1.0)转换成二进制)及预充电控制信号PTX 842D的对应输出以指示对那个行进行预充电。
[0068] 继续所描绘的实例，图8中所说明的底部行中的加法器电路835F经耦合以接收En＝1且Ri＝2k-1-1的启用信号，且因此，输出值Ro＝2k-1，其经耦合以由编码器电路837F接收，编码器电路837F还接收En＝1的启用信号。因而，编码器电路837F还输出paddr_ofs＝Bin(k-1)的有效预充电偏移信号850(即，通过log2(k-1)转换成二进制)及预充电控制信号PTX 842F的对应输出以对那个行进行预充电。
[0069] 所说明的本发明的实例的上文描述，包含说明书摘要中所描述的内容，不希望为详尽的或将本发明限制为所揭示的精确形式。虽然本文出于说明性目的描述了本发明的具体实施例及实例，但在不背离本发明的更广精神及范围的情况下，各种等效修改是可能的。
[0070] 鉴于上文详细的描述，可对本发明的实例做出这些修改。所附权利要求书中使用的术语不应被解释为将本发明限制于说明书及权利要求书中揭示的具体实施例。而是，所述范围将完全由所附权利要求确定，所述权利要求应根据建立的权利要求解释的公认原则来解释。本说明书及图式相应地被认为是说明性的而非限制性的。
