静电吸附基底的方法

摘要

本发明提供了一种静电吸附基底的方法，通过在基底背面形成一掺杂有导电粒子的膜层；以及，利用静电吸盘从基底背面吸附基底，由于静电吸盘对掺杂有导电粒子的膜层具有较大的静电吸附力，从而使静电吸盘对于基底具有更好的吸附效果，进而避免了因静电吸盘对基底静电吸附效果差而导致基底从静电吸盘上脱落的情况，避免了不必要的生产损失。

权利要求

1.一种静电吸附基底的方法，其特征在于，包括：

提供一基底，所述基底具有一正面和一与所述正面相对的背面，在所述基底的背面上形成有一掺杂有导电粒子的膜层，在所述基底背面的所述膜层上还形成有一掩蔽层，所述掩蔽层覆盖所述膜层；以及，利用一静电吸盘从所述基底的背面吸附所述基底，其中，所述静电吸盘中产生有电荷并吸引所述膜层中的导电粒子，以吸附固定所述基底。

2.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述基底的电阻率大于等于750Ω·cm。

3.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述膜层的电阻率小于等于20Ω·cm。

4.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述膜层为多晶硅层。

5.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述膜层的形成方法包括：在所述基底的正面和背面上分别形成一掺杂有导电粒子的薄膜材料层；

去除位于所述基底的正面上的所述薄膜材料层，并保留位于所述基底的背面上的所述薄膜材料层，以构成所述膜层。

6.根据权利要求5中所述的静电吸附基底的方法，其特征在于，在形成所述薄膜材料层之前还包括：在所述基底的正面上形成一刻蚀停止层；以及，在去除位于所述基底的正面上的所述薄膜材料层之后，去除所述刻蚀停止层。

7.根据权利要求6中所述的静电吸附基底的方法，其特征在于，所述刻蚀停止层包括二氧化硅层、氮化硅层和氮氧化硅层中的一种或两种及以上的叠层。

8.根据权利要求1所述的静电吸附基底的方法，其特征在于，所述掩蔽层包括氧化硅层。

9.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述膜层的厚度介于

300埃～2000埃之间。

10.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述膜层的形成方法包括化学气相沉积。

11.根据权利要求1中所述的静电吸附基底的方法，其特征在于，所述基底为硅基底。

说明书

静电吸附基底的方法

技术领域

[0001] 本发明涉及半导体制备领域，尤其涉及一种静电吸附基底的方法。

背景技术

[0002] 在半导体制造过程中，各种机台通常需要通过静电吸盘来吸附基底。具体来讲，静电吸盘中具有多个正负电极对，通过将各个电极接通高压直流电源，使得静电吸盘与基底接触的面上产生极化电荷，极化电荷在静电吸盘表面上形成电场，使得与其接触的基底的背面上也相应的产生极化电荷，同时相应的自由电荷也受电场作用聚集至背面，在异性电荷产生的静电吸引力的作用下，使基底被牢牢地吸附固定在了静电吸盘上。

[0003] 然而，在例如射频等领域中，需要选用电阻率较高的基底，例如电阻率大于等于750欧姆·厘米的基底，这种情况下，由于基底的电阻率高，相应的基底中的自由电荷浓度则较低，进而在半导体制造过程中，静电吸盘对所述基底中的静电吸引力较小，不足以吸附固定所述基底，进而可能会导致基底掉落，引起不必要的生产损失。

发明内容

[0004] 为了解决上述静电吸盘对基底静电吸附效果不佳的问题，本发明提供了一种静电吸附基底的方法。

[0005] 一种静电吸附基底的方法，包括：

[0006] 提供一基底，所述基底具有一正面和一与所述正面相对的背面，在所述基底的背面上形成有一掺杂有导电粒子的膜层；以及，

[0007] 利用一静电吸盘从所述基底的背面吸附所述基底，其中，所述静电吸盘中产生有电荷并吸引所述膜层中的导电粒子，以吸附固定所述基底。

[0008] 可选的，所述基底的电阻率大于等于750Ω·cm。

[0009] 可选的，所述膜层的电阻率小于等于20Ω·cm。

[0010] 可选的，所述膜层为多晶硅层。

[0011] 可选的，所述膜层的形成方法包括：

[0012] 在所述基底的正面和背面上分别形成一掺杂有导电粒子的薄膜材料层；

[0013] 去除位于所述基底的正面上的所述薄膜材料层，并保留位于所述基底的背面上的所述薄膜材料层，以构成所述膜层。

[0014] 可选的，在形成所述薄膜材料层之前还包括：所述基底的正面上形成一刻蚀停止层；以及，在去除位于所述基底的正面上的所述薄膜材料层之后，去除所述刻蚀停止层。

[0015] 可选的，所述刻蚀停止层包括二氧化硅层、氮化硅层和氮氧化硅层中的一种或两种及以上的叠层。

[0016] 可选的，在所述基底背面的所述膜层上还形成有一掩蔽层，所述掩蔽层覆盖所述膜层。

[0017] 可选的，所述掩蔽层包括氧化硅层。

[0018] 可选的，所述膜层的厚度介于300埃～2000埃之间。

[0019] 可选的，所述膜层的形成方法包括化学气相沉积。

[0020] 可选的，所述基底为硅基底。

[0021] 本发明提供的一种静电吸附基底的方法，通过在所述基底背面形成掺杂有导电粒子的膜层，由于静电吸盘对所述掺杂有导电粒子的膜层具有较大的静电吸附力，进而提高了静电吸盘对所述基底的吸附效果，避免了因吸附力不足而容易导致基底脱落的情况，进而避免了不必要的生产损失。

附图说明

[0022] 图1是本发明一实施例中静电吸附基底的方法的流程示意图；

[0023] 图2是本发明一实施例中静电吸附基底的方法中所述膜层的形成方法的流程示意图；

[0024] 图3～图7是本发明一实施例中静电吸附基底的方法中膜层的制备过程的结构示意图；

[0025] 图8是本发明一实施例中静电吸附基底的方法使用的静电吸盘的工作原理示意图。

具体实施方式

[0026] 以下结合附图和具体实施例对本发明提出的一种静电吸附基底的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0027] 图1是本发明一实施例中静电吸附基底的方法的流程示意图；图3～图7是本发明一实施例中静电吸附基底的方法中膜层的制备过程的结构示意图，以下参考图1和图3～图7所示，本实施例中提供了一种静电吸附基底的方法的具体实施步骤，包括：

[0028] 首先，参考图1和图7所示，执行步骤S1，提供一基底100，所述基底100具有一正面和一与所述正面相对的背面，在所述基底的背面上形成有一掺杂有导电粒子的膜层302；

[0029] 由于所述基底100的背面上形成有掺杂有导电粒子的膜层302，因此，在利用静电吸盘从所述基底100的背面上吸附基底100时，可大大提高静电吸盘对基底100的吸附力度。尤其是，当所述基底100的电阻率较大时，更叫有利于提高对基底的吸附效果，避免基底在吸附过程中掉落的问题。例如，所述基底100的电阻率例如为大于等于750Ω·cm。

[0030] 在半导体制造领域中，通常采用硅片作为基底，常见的硅片电阻率通常为8～12欧姆·厘米，可见，本实施例中采用的所述硅片的电阻率远大于常见的硅片，也即本实施例中采用的硅片具有的自由电荷浓度相应的较低，从而在利用静电吸盘直接吸附硅片时，常常会发生静电吸盘与硅片之间的静电吸附力不足，进而容易引发基底脱落的问题。

[0031] 作为一个优选的方案，所述掺杂有导电粒子的膜层302的电阻率例如为小于等于20Ω·cm。本实施例中，所述膜层302的材质可以为掺杂多晶硅，以及所述膜层302的厚度包括但不限于为300埃～2000埃。

[0032] 图2是本发明一实施例中静电吸附基底的方法中所述膜层的形成方法的流程示意图；图3～图7是本发明一实施例中静电吸附基底的方法中膜层的制备过程的结构示意图。以下结合附图2～7，对本实施例中的膜层的形成方法进行解释说明：

[0033] 首先，执行步骤S101，参考图2和图3所示，在所述基底100正面形成一刻蚀保护层200。

[0034] 作为优选的方案，所述刻蚀停止层200包括但不限于二氧化硅层、氮化硅层和氮氧化硅层中的一种或两种及以上的叠层。本实施例中，所述刻蚀停止层200为二氧化硅层，其形成方法例如为化学气相沉积。所述刻蚀停止层200可用于对基底100的正面进行保护，例如，在后续的工艺中，需要去除形成在基底100正面上的材料层时，可通过所述刻蚀停止层200避免基底的正面受到刻蚀损伤等。

[0035] 接着，执行步骤S102，参考图2和图4所示，在所述基底100的正面和背面上形成掺杂有导电粒子的薄膜材料层。本实施例中，所述掺杂有所述掺杂有导电粒子的薄膜材料层例如为掺杂多晶硅层301/302。

[0036] 由于掺杂多晶硅层302中的导电粒子的浓度大于基底100中的导电粒子的浓度，即，掺杂多晶硅层302的电阻率远小于基底100，因此采用静电吸盘从所述基底的背面吸附基底100时，所述掺杂多晶硅层302能够提供更多的自由电荷，进而通过所述掺杂多晶硅302，使得所述静电吸盘和基底100之间的静电吸附力更大，静电吸附效果更为稳固与显著。

[0037] 具体的，所述掺杂多晶硅层301/302的形成方法包括但不限于化学气相沉积，例如利用低压化学气相沉积(LPCVD)的方法形成所述掺杂多晶硅层301和302，作为优选的方案，所述掺杂多晶硅层301/302的厚度为300埃～2000埃。以及，所述掺杂多晶硅层301/302中的导电粒子例如可通过注入、扩散或在沉积时加入掺杂气体等方法形成，在此不再详细赘述。

[0038] 接着，执行步骤S103，参考图2和图5所示，在所述掺杂多晶硅层301/302上分别形成一掩蔽层401/402。

[0039] 通过在所述掺杂多晶硅302的表面上形成一掩蔽层402，从而可在所述掩蔽层402的掩蔽下，避免掺杂多晶硅302中的导电粒子从所述掺杂多晶硅层302的表面溢出。作为可选的方案，所述掩蔽层401/402例如为氧化硅层。

[0040] 接着，执行步骤S104，参考图2和图6所示，去除位于所述基底100正面上的所述掺杂多晶硅层301和所述掩蔽层401。

[0041] 具体的，所述掺杂多晶硅层301和所述掩蔽层401均可以采用例如等离子体刻蚀的方法去除，并刻蚀停止于刻蚀停止层200，从而有效避免了过刻对基底100表面的损伤。

[0042] 然后，执行步骤S105，参考图2和图7所示，去除所述高阻基底正面上的所述刻蚀停止层。其中，所述刻蚀停止层200也可以采用例如等离子体刻蚀的方法去除。通过去除位于基底正面上的刻蚀停止层200、掺杂多晶硅层301和掩蔽层401，以暴露出所述基底100的正面，以避免对后续工艺的实施造成影响。由于保留了所述高阻基底100背面的掺杂多晶硅层302和掩蔽层402，因此可增加背面的静电吸附效果。

[0043] 并且，继续参考图1所示，执行步骤S2，利用一静电吸盘从所述基底的背面吸附所述基底，其中，所述静电吸盘中产生有电荷并吸引所述膜层中的导电粒子，以吸附固定所述基底。

[0044] 为了更清楚、更直观地说明本发明中静电吸附的原理，以下对静电吸盘的工作原理进行简要说明，图8是本发明一实施例中静电吸附基底的方法使用的静电吸盘的工作原理示意图。

[0045] 参考图8所示，所述静电吸盘由电介质材料制成，其中具有电极对1和2，若电介质为理想情况下的绝缘体时，则在电极对接通电源时，电介质材料中受电极对1和2的影响，由于没有自由电荷，故在电介质表面仅有极化电荷，进而与基底之间的吸附仅为库仑力的作用。但是实际情况下，电介质层和基底表面均不是理想平面，可自由移动的带电粒子(自由电荷)的快速迁移会在电介质层和基底的表面上的缺陷与空洞中形成电场，会进一步增加电介质层和基底表面的极化电荷以及自由电荷，由此产生的静电吸附力，称为Johnsen-Rahbek力，简称J-R力。

[0046] 通常而言，J-R力要远大于库仑力，是静电吸盘的静电吸附力的主要部分，而当电介质层和基底的电阻率越大，可自由移动的带电粒子(自由电荷)则越小，J-R力的作用则越弱，进而导致静电吸盘的吸附效果变差。故针对基底电阻率较大的情况，本发明提供了一种静电吸附基底的方法以改善静电吸盘的静电吸附效果。

[0047] 本实施例中，由于所述基底背面形成有掺杂多晶硅层302以及掩蔽层402，当静电吸盘从所述基底100背面吸附所述基底100时，掺杂多晶硅层以及掩蔽层中提供了较基底100更多的自由电荷，进而，使得静电吸盘的静电吸附力中，J-R力的作用更为显著，从而增强了静电吸盘对于所述基底的静电吸附效果，有效避免了基底从静电吸盘上脱落的情况。

[0048] 综上所述，在本发明提供的静电吸附基底的方法中，通过在所述基底背面形成一掺杂有导电粒子的膜层；以及，利用静电吸盘从所述基底背面吸附所述基底，从而增加了静电吸盘对于所述基底的静电吸附效果，进而避免了因静电吸盘对基底静电吸附效果差而导致所述基底从静电吸盘上脱落的情况，避免了不必要的生产损失。

[0049] 显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些改动和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变动在内。