OTP存储单元的上电方法和装置

摘要

本发明实施例提供一种一次性可编程OTP存储单元的上电方法和装置，应用于指纹模组，所述指纹模组包括具有多个管脚的连接器，所述OTP存储单元与所述连接器的OTP管脚连接，所述方法包括：将所述指纹模组的连接器接入测试板进行功能测试，并且控制测试板向所述OTP管脚输入低电平；在功能测试的结果满足预设通过条件后，控制测试板向所述OTP管脚输入高电平，以对所述OTP存储单元上电。本发明实施例的方法可有效防止偏位导致的OTP误烧录导致指纹模组损毁，不会对OTP进行误烧录，避免了指纹模组由于烧录损毁而导致功能异常或失效的问题。

权利要求

1.一种一次性可编程OTP存储单元的上电方法，其特征在于，应用于指纹模组，所述指纹模组包括具有多个管脚的连接器，所述OTP存储单元与所述连接器的OTP管脚连接，所述方法包括：将所述指纹模组的连接器接入测试板进行所述指纹模组的功能测试，并且控制测试板向所述OTP管脚输入低电平；所述将所述指纹模组的连接器接入测试板进行功能测试的步骤包括：控制所述测试板按预设的测试时序，向所述连接器的主机输出/从机输入管脚、主机输入/从机输出管脚、时钟管脚、中断管脚以及片选管脚输入电压；

在功能测试的结果满足预设通过条件后，控制测试板向所述OTP管脚输入高电平，以对所述OTP存储单元上电；预设通过条件为指纹模组的输出信息正常。

2.根据权利要求1所述的方法，其特征在于，所述连接器至少包括10个管脚，所述连接器的管脚还包括：复位管脚、模拟电压管脚、身份标识管脚、接地管脚。

3.根据权利要求1所述的方法，其特征在于，所述控制测试板向所述OTP管脚输入高电平的步骤包括：控制测试板向OTP管脚，输入预设时长的第一电压；

在输入预设时长的第一电压后，控制测试板向OTP管脚输入第二电压；所述第一电压小于所述第二电压。

4.一种一次性可编程OTP存储单元的上电装置，其特征在于，应用于指纹模组，所述指纹模组包括具有多个个管脚的连接器，所述OTP存储单元与所述连接器的OTP管脚连接，所述装置包括：功能测试模块，用于将所述指纹模组的连接器接入测试板进行所述指纹模组的功能测试，并且控制测试板向所述OTP管脚输入低电平；所述功能测试模块包括：第一电压输入子模块，用于控制所述测试板按预设的测试时序，向所述连接器的主机输出/从机输入管脚、主机输入/从机输出管脚、时钟管脚、中断管脚以及片选管脚输入电压；

存储单元上电模块，用于在功能测试的结果满足预设通过条件后，控制测试板向所述OTP管脚输入高电平，以对所述OTP存储单元上电；预设通过条件为指纹模组的输出信息正常。

5.根据权利要求4所述的装置，其特征在于，所述连接器至少包括10个管脚，所述连接器的管脚还包括：复位管脚、模拟电压管脚、身份标识管脚、接地管脚。

6.根据权利要求4所述的装置，其特征在于，所述存储单元上电模块包括：第二电压输入子模块，用于控制测试板向OTP管脚，输入预设时长的第一电压；

第三电压输入子模块，用于在输入预设时长的第一电压后，控制测试板向OTP管脚输入第二电压；所述第一电压小于所述第二电压。

说明书

OTP存储单元的上电方法和装置

技术领域

[0001] 本发明涉及电子技术领域，特别是涉及一种一次性可编程OTP存储单元的上电方法和一种一次性可编程OTP存储单元的上电装置。

背景技术

[0002] 随着指纹识别越来越广泛的应用于移动终端，对指纹模组的质量追求也越来越高。

[0003] 目前的指纹模组设计生产中，除了环境中的电过应力(EOS，Electrical Over Stress)，指纹模组或芯片本身的不同管脚之间也会产生电过应力。特别是当相邻两个管脚之间存在较大压差时，会有更高概率导致指纹模组功能异常或失效。

发明内容

[0004] 本发明实施例提供了一种一次性可编程OTP存储单元的上电方法和一种一次性可编程OTP存储单元的上电装置以解决指纹组件的功能异常或失效的问题。

[0005] 为了解决上述问题，本发明实施例公开了一种一次性可编程OTP存储单元的上电方法，应用于指纹模组，所述指纹模组包括具有多个管脚的连接器，所述OTP存储单元与所述连接器的OTP管脚连接，所述方法包括：

[0006] 将所述指纹模组的连接器接入测试板进行功能测试，并且控制测试板向所述OTP管脚输入低电平；

[0007] 在功能测试的结果满足预设通过条件后，控制测试板向所述OTP管脚输入高电平，以对所述OTP存储单元上电。

[0008] 本发明实施例还公开了一种一次性可编程OTP存储单元的上电装置，应用于指纹模组，所述指纹模组包括具有多个个管脚的连接器，所述OTP 存储单元与所述连接器的OTP管脚连接，所述装置包括：

[0009] 功能测试模块，用于将所述指纹模组的连接器接入测试板进行功能测试，并且控制测试板向所述OTP管脚输入低电平；

[0010] 存储单元上电模块，用于在功能测试的结果满足预设通过条件后，控制测试板向所述OTP管脚输入高电平，以对所述OTP存储单元上电。

[0011] 本发明实施例包括以下优点：

[0012] 在本发明实施例中，在对OTP存储单元进行烧录之前，先进行指纹模组的功能测试。在功能测试的结果满足预设通过条件后，控制测试板向连接板的OTP管脚输入高电平，由OTP管脚将电压输出到OTP存储单元，从而对OTP存储单元进行烧录。在烧录完成后，控制测试板停止向OTP管脚供电。本发明实施例的方法可有效防止偏位导致的OTP误烧录导致指纹模组损毁，不会对OTP进行误烧录，避免了指纹模组由于烧录损毁而导致功能异常或失效的问题。

附图说明

[0013] 图1是一种现有的指纹模组的结构图；

[0014] 图2是图1所示的指纹模组的连接器的示意图；

[0015] 图3是另一个现有的指纹模组的结构图；

[0016] 图4是本发明的一种指纹模组实施例的结构图；

[0017] 图5是图4所示的指纹模组的连接器的示意图；

[0018] 图6是本发明实施例中一种一次性可编程OTP存储单元的上电方法实施例的步骤流程图；

[0019] 图7是本发明的一种一次性可编程OTP存储单元的上电装置实施例的结构框图。

具体实施方式

[0020] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0021] 参照图1所示为一种现有的指纹模组的结构图。参照图2所示为图1所示的指纹模组的连接器的示意图。其中，连接器包括12个管脚，分别为： 1.NC管脚(Not Connected，空接)、2.RST(Reset，复位)管脚、3.MOSI (Master Output/Slave Input，主机输出/从机输入)管脚、4.CS管脚(Chip Select片选，也称使能)、5.AVDD(模拟电压)管脚、6.ID(Identification，身份标识)管脚、7.MISO(Master Input/Slave Output，主机输入，从机输出) 管脚、8.CLK(Clock，时钟)管脚、9.INT(Interrupt，中断)管脚、10.GND (Ground，接地)管脚、11.OTP管脚、12.GND管脚。

[0022] OTP存储单元通过走线与OTP管脚连接，并且与OTP管脚相邻的管脚需要接地，以将OTP脚隔离。这种设计至少需要12个管脚，使得连接器成本较高。

[0023] 这种设计的指纹模组在进行模组功能测试、OTP存储单元烧录过程中，测试板(ARM板)会对MOSI管脚、MISO管脚、INT管脚、CS管脚、 OTP管脚同时上电。

[0024] 若连接器偏位(扣偏或未扣到位)或电压不稳时，容易造成OTP存储单元烧录失败，或漏烧录导致指纹模组失效损毁。

[0025] OTP存储单元的烧录电压VPP通常为6.5V或更高，比其他的管脚电压高出很多，指纹模组在进行功能模组功能测试、OTP存储单元烧录过程中， OTP存储单元直接上电到工作电压(例如：6.5V)，容易生成电过应力导致指纹模组失效损毁。

[0026] 参照图3所示为另一个现有的指纹模组的结构图。其中，指纹模组的连接器包括10个管脚，分别为：1.NC管脚、2.RST管脚、3.MOSI管脚、4.CS 管脚、5.NC管脚、6.GND管脚、7.MISO管脚、8.CLK管脚、9.INT管脚、 10.GND管脚。

[0027] OTP存储单元设置在指纹模组的元器件区域。这种设计会影响元器件区域的布局和走线布局，增加指纹模组和整体设计空间，且OTP存储单元测试完后需要点绝缘油等防止短路或静电释放等问题，同样成本高。

[0028] 这种设计的指纹模组在进行模组功能测试、OTP存储单元烧录过程中，OTP存储单元通过探针连通到测试板，测试板会对MOSI管脚、MISO 管脚、INT管脚、CS管脚、OTP存储单元同时上电。

[0029] 若连接器偏位(扣偏或未扣到位)或电压不稳时，容易造成OTP存储单元烧录失败，或漏烧录导致指纹模组失效损毁。

[0030] 参照图4示出了本发明的一种指纹模组实施例的结构图，指纹模组包括：具有10个管脚的连接器，与所述连接器的OTP管脚连接的一次性可编程OTP存储单元；所述OTP存储单元设置在所述连接器上。

[0031] 在本发明实施例中，指纹模组的连接器只需要10个管脚，而不需要12 个管脚。连接器的管脚中，与OTP存储单元连接的管脚称为OTP管脚。OTP 管脚相邻的管脚无需与GND管脚相连进行隔离防止漏烧录或电过应力，降低了连接器成本。并且OTP存储单元通过走线与连接器的OTP关键连接，而不是设置到指纹模组的元器件区域，因此节省了指纹模组的空间。

[0032] 本发明实施例中，连接器为板对板连接器，指纹模组可以通过连接器与移动终端的电路板连接，也可以通过连接器与测试板连接。

[0033] 参照图5所示为图4所示的指纹模组的连接器的示意图。在本发明实施例中，连接器的管脚可以包括：1.OTP管脚、2.RST管脚、3.MOSI管脚、 4.CS管脚、5.AVDD管脚、6.ID管脚、7.MISO管脚、8.CLK管脚、9.INT 管脚、10.GND管脚。

[0034] 本发明实施例的指纹模组之所以可以实现只需10个管脚并且OTP存储单元不需要设置到指纹模组的元器件区域，也不会引起次性可编程存储单元烧录失败。其原因是在对指纹模组进行功能测试、对OTP存储单元烧录的过程中，对OTP存储单元的上电方式进行了改进。

[0035] 参照图6所示为本发明实施例中一种一次性可编程OTP存储单元的上电方法实施例的步骤流程图。所述方法应用于指纹模组，所述指纹模组包括具有多个管脚的连接器，所述OTP存储单元与所述连接器的OTP管脚连接，所述方法可以包括：

[0036] 步骤101，将所述指纹模组的连接器接入测试板进行功能测试，并且控制测试板向所述OTP管脚输入低电平；

[0037] 在本发明实施例中，在对OTP存储单元上电之前，首先将指纹模组接入测试板进行模组功能测试，并且在模组功能测试时控制测试板口输入到OTP管脚的电平保持为低电平(不通电)。

[0038] 指纹模组的连接器接入测试板时，连接器的各个管脚与测试板上相应的端口连接。

[0039] 在发明实施例中，指纹模组的连接器可以为公座连接器，测试板具有母座连接器，指纹模组的公座连接器和测试板的母座连接器配合连接。指纹模组的公座连接器的OTP管脚与测试板的母座连接器的VPP端口连接，在进行模组功能测试时，VPP端口向OTP管脚输入低电平。

[0040] 在本发明实施例中，测试板可以按测试时序向连接板的部分管脚(非 OTP管脚)输入电压，并判断指纹模组的输出信息是否正常。如果输出信息正常，则认为功能测试通过。

[0041] 在本发明实施例中，所述连接器至少包括10个管脚，除了OTP管脚之外，连接器的管脚还可以包括：RST管脚、MOSI管脚、CS管脚、AVDD 管脚、INT管脚、CLK管脚、MISO管脚、ID管脚、GND管脚；

[0042] 所述将所述指纹模组的连接器接入测试板进行功能测试的步骤可以包括：控制所述测试板按预设的测试时序，向所述MOSI管脚、MISO管脚、 CLK管脚、INT管脚以及CS管脚输入电压。

[0043] 其中，MOSI管脚、MISO管脚、CLK管脚、INT管脚以及CS管脚所对应的测试时序可以各不相同，测试时序由测试板厂商设定。

[0044] 步骤102，在功能测试的结果满足预设通过条件后，控制测试板向所述 OTP管脚输入高电平，以对所述OTP存储单元上电。

[0045] 在本发明实施例中，在对OTP存储单元进行烧录之前，先进行指纹模组的功能测试。在功能测试的结果满足预设通过条件后，认为测试成功，然后控制测试板向连接板的OTP管脚输入高电平，由OTP管脚将电压输出到 OTP存储单元，从而对OTP存储单元进行烧录。在烧录完成后，控制测试板停止向OTP管脚供电。本发明实施例的方法可有效防止偏位导致的OTP 误烧录导致指纹模组损毁，不会对OTP进行误烧录，避免了指纹模组由于烧录损毁而导致功能异常或失效的问题。

[0046] 在本发明实施例中，可以采用多段式的上电方式对OTP存储单元进行上电。所述控制测试板向所述OTP管脚输入高电平的步骤可以包括：

[0047] 控制测试板向OTP管脚，输入预设时长的第一电压；在输入预设时长的第一电压后，控制测试板向OTP管脚输入第二电压；所述第一电压小于所述第二电压。

[0048] 第二电压可以为6.5V，第一电压可以为第二电压的30％-50％。输入第一电压的预设时长可以为毫秒级的时长，例如，500毫秒。

[0049] 通过采用多段式的上电方式，可以在烧录过程中，防止突然上电到高压产生电过应力二损坏指纹模组，有效提升模组生产的良品率。

[0050] 需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

[0051] 参照图7，示出了本发明的一种一次性可编程OTP存储单元的上电装置实施例的结构框图，其中OTP存储单元应用于指纹模组，所述指纹模组包括具有多个管脚的连接器，所述OTP存储单元与所述连接器的OTP管脚连接，所述装置具体可以包括如下模块：

[0052] 功能测试模块201，用于将所述指纹模组的连接器接入测试板进行功能测试，并且控制测试板向所述OTP管脚输入低电平；

[0053] 存储单元上电模块202，用于在功能测试的结果满足预设通过条件后，控制测试板向所述OTP管脚输入高电平，以对所述OTP存储单元上电。

[0054] 在本发明实施例中，在功能测试成功后，才控制测试板向连接板的 OTP管脚输入高电平，由OTP管脚将电压输出到OTP存储单元，从而对 OTP存储单元进行烧录。可有效防止偏位导致的OTP误烧录导致指纹模组损毁，不会对OTP进行误烧录。

[0055] 在本发明实施例中，所述连接器至少包括10个管脚，除了OTP管脚之外，连接器的管脚还包括：RST管脚、MOSI管脚、CS管脚、AVDD管脚、 INT管脚、CLK管脚、MISO管脚、ID管脚、GND管脚；

[0056] 所述功能测试模块201可以包括：

[0057] 第一电压输入子模块，用于控制所述测试板按预设的测试时序，向所述MOSI管脚、MISO管脚、CLK管脚、INT管脚以及CS管脚输入电压。

[0058] 在本发明实施例中，所述存储单元上电模块202可以包括：

[0059] 第二电压输入子模块，用于控制测试板向OTP管脚，输入预设时长的第一电压；

[0060] 第三电压输入子模块，用于在输入预设时长的第一电压后，控制测试板向OTP管脚输入第二电压；所述第一电压小于所述第二电压。

[0061] 在本发明实施例中，可以采用多段式的上电方式对OTP存储单元进行上电。通过采用多段式的上电方式，可以在烧录过程中，防止突然上电到高压产生电过应力二损坏指纹模组，有效提升模组生产的良品率。

[0062] 对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

[0063] 需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

[0064] 通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

[0065] 上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。