本发明提供一种运算放大器，其包括：电流镜电路、第一差分晶体管、第二差分晶体管、第二电流源、第三电流源、第三MOS晶体管。所述电流镜电路的电流镜电流复制的失配非常小，具有很高的电流镜复制精度，这样提高了运算放大器的控制精度。
电流镜电路，其包括第一MOS晶体管、第二MOS晶体管、第一电阻、第二电阻、第一可调电阻、第二可调电阻、开关电路和校准电路，所述第一电阻的一端与电源端相连，其另一端与所述第一MOS晶体管的第一连接端相连，所述第一MOS晶体管的第二连接端与所述第一可调电阻的一端相连，所述第一可调电阻的另一端与所述第二可调电阻的一端相连，所述第二可调电阻的另一端作为所述电流镜电路的第一输出端；所述第一MOS晶体管的控制端与第一可调电阻和第二可调电阻之间的连接节点相连；所述第二电阻的一端与所述电源端相连，其另一端与所述第二MOS晶体管的第一连接端相连，所述第二MOS晶体管的第二连接端作为所述电流镜电路的第二输出端，所述开关电路包括第一开关、第二开关和第三开关，所述第一开关的一端与第二MOS晶体管的控制端相连，其另一端与第一可调电阻和第二可调电阻之间的连接节点相连；所述第二开关连接于第二MOS晶体管的控制端和所述第一可调电阻的一端之间，第三开关连接于第二MOS晶体管的控制端和第二可调电阻的另一端之间，所述校准电路包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端和第五输出端，其中，所述校准电路的第一输入端与所述第一电阻的另一端相连，其第二输入端与所述第二电阻的另一端相连，其第一输出端与第一开关的控制端相连，其第二输出端与第二开关的控制端相连，其第三输出端与第三开关的控制端相连，其第四输出端与第一可调电阻的调节端相连，其第五输出端与第二可调电阻的调节端相连；
第一差分晶体管，其栅极作为运算放大器的第一输入端，其第一连接端与电流镜电路的第一输出端相连；
第二差分晶体管，其栅极作为运算放大器的第二输入端，其第一连接端与电流镜电路的第二输出端相连，其第二连接端与第一差分晶体管的第二连接端相连；
第二电流源，其输入端与第二差分晶体管的第二连接端相连，其输出端接地；
第三电流源，其输入端作为运算放大器的输出端，其输出端接地；
第三MOS晶体管，其第一连接端与电源端相连，其第二连接端与第三电流源的输入端相连，其栅极与第二差分晶体管的第一连接端相连，所述第一MOS晶体管和第二MOS晶体管均为PMOS晶体管，
第一MOS晶体管的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；
第二MOS晶体管的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极，第一差分晶体管、第二差分晶体管为NMOS晶体管，其第一连接端为NMOS晶体管的漏极，其第二连接端为NMOS晶体管的源极。
所述校准电路先控制所述开关电路处于第一状态，以使得第一开关导通、第二开关和第三开关关断；此时，所述校准电路采样所述第一电阻的另一端的电压以得到第一采样电压，采样所述第二电阻的另一端的电压以得到第二采样电压；
所述校准电路比较第一采样电压和第二采样电压，当所述第一采样电压大于所述第二采样电压时，所述校准电路基于第一采样电压和第二采样电压的差值，通过所述第四输出端将第一可调电阻的有效电阻值调至第一有效阻值，且所述校准电路控制开关电路处于第二状态，以使得第二开关导通、第一开关和第三开关关断；当所述第一采样电压小于所述第二采样电压时，所述校准电路基于第二采样电压和第一采样电压的差值，通过所述第五输出端将第二可调电阻的有效电阻值调至第二有效阻值，且所述校准电路控制开关电路处于第三状态，以使得第三开关导通、第一开关和第二开关关断。
所述第一电阻和第二电阻匹配设置，且第一电阻的阻值等于第二电阻的阻值，所述第一MOS晶体管的衬体端与电源端相连，所述第二MOS晶体管的衬体端与电源端相连。
所述校准电路包括第一模数转换器、第二模数转换器和处理器，
所述第一模数转换器用于采样所述第一电阻另一端的电压，以得到模拟信号的第一采样电压，并将其转换为数字信号的第一采样电压；所述第二模数转换器用于采样所述第二电阻另一端的电压，以得到模拟信号的第二采样电压，并将其转换为数字信号的第二采样电压；
所述处理器比较数字信号的第一采样电压和数字信号的第二采样电压，
当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时，所述处理器基于数字信号的第一采样电压和所述数字信号的第二采样电压的差值，将第一可调电阻的有效电阻值调至第一有效阻值，且所述处理器控制开关电路处于第二状态；
当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时，所述处理器基于所述数字信号的第二采样电压和所述数字信号的第一采样电压的差值，将第二可调电阻的有效电阻值调至第二有效阻值，且所述处理器控制开关电路处于第三状态。
当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时，所述处理器根据公式(1)计算第一可调电阻需要调整到的第一有效阻值R3'，所述处理器根据计算得到的第一有效阻值R3'产生相应的第一调节信号，以控制第一可调电阻的有效阻值等于第一有效阻值；
当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时，所述处理器根据公式(2)计算第二可调电阻需要调整到的第二有效阻值R4'，所述处理器根据计算得到的第二有效阻值R4'产生相应的第二调节信号，以控制第二可调电阻的有效阻值等于第二有效阻值；
其中，其中DV2是所述数字信号的第二采样电压，DV1所述数字信号的第一采样电压，Vs是所述模数转换器的量化电压步进，R为第一电阻R1或第二电阻R2的电阻值，I为第一差分晶体管MN1上流过的电流值，gm为第一MOS晶体管的跨导。
改进的运算放大器
【技术领域】
[0001] 本发明涉及电子电路技术领域，特别涉及一种改进的运算放大器。【背景技术】
[0002] 电流镜被广泛的应用于各种模拟电路中，例如，产生电流偏置或者作为运算放大器的负载。但是由于工艺偏差，会导致输出电流不等于输入电流，即表现为电流镜的失配。
[0003] 请参考图1所示，其为现有技术中的一种电流镜的电路示意图，其包括PMOS(positive channel Metal Oxide Semiconductor)晶体管MP1和MP2，输入电流源I1经过电流镜可以产生输出电流Io。由于工艺偏差，导致在大批量生产时，PMOS晶体管MP1和MP2之间存在失配，使得有些芯片的输出电流Io的电流值大于输入电流源I1的电流值，而有些芯片的输出电流Io的电流值小于输入电流源I1的电流值。在一些应用中希望输出电流Io更加准确的复制输入电流源I1的电流值，例如，准确的复制可以提高输出电流的精度或者提高运算放大器的控制精度。
[0004] 因此，有必要提供一种改进的技术方案来减小电流镜电流复制的失配问题，进而提高运算放大器的控制精度。【发明内容】
[0005] 本发明的目的在于提供一种运算放大器，其具有复制精度很高的电流镜电路，从而可以提高运算放大器的控制精度。
[0006] 为了解决上述问题，本发明提供一种运算放大器，其包括：电流镜电路，其包括第一输出端和第二输出端；第一差分晶体管，其栅极作为运算放大器的第一输入端，其第一连接端与电流镜电路的第一输出端相连；第二差分晶体管，其栅极作为运算放大器的第二输入端，其第一连接端与电流镜电路的第二输出端相连，其第二连接端与第一差分晶体管的第二连接端相连；第二电流源，其输入端与第二差分晶体管的第二连接端相连，其输出端接地；第三电流源，其输入端作为运算放大器的输出端，其输出端接地；第三MOS晶体管，其第一连接端与电源端相连，其第二连接端与第三电流源的输入端相连，其栅极与第二差分晶体管的第一连接端相连，其中所述电流镜电路包括第一MOS晶体管、第二MOS晶体管、第一电阻、第二电阻、第一可调电阻、第二可调电阻、开关电路和校准电路，所述第一电阻的一端与电源端相连，其另一端与所述第一MOS晶体管的第一连接端相连，所述第一MOS晶体管的第二连接端与所述第一可调电阻的一端相连，所述第一可调电阻的另一端与所述第二可调电阻的一端相连，所述第二可调电阻的另一端作为所述电流镜电路的第一输出端；所述第一MOS晶体管的控制端与第一可调电阻和第二可调电阻之间的连接节点相连；所述第二电阻的一端与所述电源端相连，其另一端与所述第二MOS晶体管的第一连接端相连，所述第二MOS晶体管的第二连接端作为所述电流镜电路的第二输出端，所述开关电路包括第一开关、第二开关和第三开关，所述第一开关的一端与第二MOS晶体管的控制端相连，其另一端与第一可调电阻和第二可调电阻之间的连接节点相连；所述第二开关连接于第二MOS晶体管的控制端和所述第一可调电阻的一端之间，第三开关连接于第二MOS晶体管的控制端和第二可调电阻的另一端之间，所述校准电路包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端和第五输出端，其中，所述校准电路的第一输入端与所述第一电阻的另一端相连，其第二输入端与所述第二电阻的另一端相连，其第一输出端与第一开关的控制端相连，其第二输出端与第二开关的控制端相连，其第三输出端与第三开关的控制端相连，其第四输出端与第一可调电阻的调节端相连，其第五输出端与第二可调电阻的调节端相连。
[0007] 进一步的，所述校准电路先控制所述开关电路处于第一状态，以使得第一开关导通、第二开关和第三开关关断；此时，所述校准电路采样所述第一电阻的另一端的电压以得到第一采样电压，采样所述第二电阻的另一端的电压以得到第二采样电压；所述校准电路比较第一采样电压和第二采样电压，当所述第一采样电压大于所述第二采样电压时，所述校准电路基于第一采样电压和第二采样电压的差值，通过所述第四输出端将第一可调电阻的有效电阻值调至第一有效阻值，且所述校准电路控制开关电路处于第二状态，以使得第二开关导通、第一开关和第三开关关断；当所述第一采样电压小于所述第二采样电压时，所述校准电路基于第二采样电压和第一采样电压的差值，通过所述第五输出端将第二可调电阻的有效电阻值调至第二有效阻值，且所述校准电路控制开关电路处于第三状态，以使得第三开关导通、第一开关和第二开关关断。
[0008] 进一步的，所述第一MOS晶体管和第二MOS晶体管匹配设置，所述第一电阻和第二电阻匹配设置，且第一电阻的阻值等于第二电阻的阻值，所述第一MOS晶体管的衬体端与电源端相连，所述第二MOS晶体管的衬体端与电源端相连。
[0009] 进一步的，所述校准电路包括第一模数转换器、第二模数转换器和处理器，所述第一模数转换器用于采样所述第一电阻另一端的电压，以得到模拟信号的第一采样电压，并将其转换为数字信号的第一采样电压；所述第二模数转换器用于采样所述第二电阻另一端的电压，以得到模拟信号的第二采样电压，并将其转换为数字信号的第二采样电压；所述处理器比较数字信号的第一采样电压和数字信号的第二采样电压，当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时，所述处理器基于数字信号的第一采样电压和所述数字信号的第二采样电压的差值，将第一可调电阻的有效电阻值调至第一有效阻值，且所述处理器控制开关电路处于第二状态；当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时，所述处理器基于所述数字信号的第二采样电压和所述数字信号的第一采样电压的差值，将第二可调电阻的有效电阻值调至第二有效阻值，且所述处理器控制开关电路处于第三状态。
[0010] 进一步的，当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时，所述处理器根据公式(1)计算第一可调电阻需要调整到的第一有效阻值R3'，[0011]
[0012] 所述处理器根据计算得到的第一有效阻值R3'产生相应的第一调节信号，以控制第一可调电阻的有效阻值等于第一有效阻值；
[0013] 当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时，所述处理器根据公式(2)计算第二可调电阻需要调整到的第二有效阻值R4'，
[0014]
[0015] 所述处理器根据计算得到的第二有效阻值R4'产生相应的第二调节信号，以控制第二可调电阻的有效阻值等于第二有效阻值；其中，其中DV2是所述数字信号的第二采样电压，DV1所述数字信号的第一采样电压，Vs是所述模数转换器的量化电压步进，R为第一电阻R1或第二电阻R2的电阻值，I为电流源I1的电流值，gm为第一MOS晶体管的跨导。
[0016] 进一步的，所述第一MOS晶体管MP1和第二MOS晶体管MP2均为PMOS晶体管，[0017] 第一MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；第二MOS晶体管MP2的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。
[0018] 与现有技术相比，本发明中的运算放大器采用了改进的电流镜电路，所述电流镜电路中设置有校准电路，其可以减小电流镜电流复制的失配，提高电流镜的复制精度，进而提高运算放大器的控制精度。【附图说明】
[0019] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
[0020] 图1为现有技术中的一种电流镜的电路示意图；
[0021] 图2为本发明在一个实施例中的电流镜电路的电路示意图；
[0022] 图3为本发明在一个实施例中的运算放大器的电路示意图。【具体实施方式】
[0023] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
[0024] 此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0025] 请参考图2所示，其为本发明在一个实施例中的改进的电流镜电路的电路示意图。图2所示的电流镜电路包括第一MOS(metal oxide semiconductor)晶体管MP1、第二MOS晶体管MP2、第一电阻R1、第二电阻R2、第一可调电阻R3、第二可调电阻R4、开关电路210和校准电路220。
[0026] 所述第一电阻R1的一端与电源端VIN相连，其另一端与所述第一MOS晶体管MP1的第一连接端相连，所述第一MOS晶体管MP1的第二连接端与所述第一可调电阻R3的一端相连，所述第一可调电阻R3的另一端与所述第二可调电阻R4的一端相连，所述第二可调电阻R4的另一端作为电流镜电路的第一输出端与电流源I1的输入端相连，所述电流源I1的输出端接地；所述第一MOS晶体管MP1的控制端与第一可调电阻R3和第二可调电阻R4之间的连接节点相连；所述第二电阻R2的一端与所述电源端VIN相连，其另一端与所述第二MOS晶体管MP2的第一连接端相连，所述第二MOS晶体管MP2的第二连接端作为所述电流镜电路的第二输出端Io。
[0027] 所述开关电路210包括第一开关S0、第二开关S1和第三开关S2，所述第一开关S0的一端与第二MOS晶体管MP2的控制端相连，其另一端与第一可调电阻R3和第二可调电阻R4之间的连接节点相连。所述第二开关S1连接于第二MOS晶体管MP2的控制端和所述第一可调电阻R3的一端之间。第三开关S2连接于第二MOS晶体管MP2的控制端和第二可调电阻R4的另一端之间。
[0028] 所述校准电路220包括第一输入端V1、第二输入端V2、第一输出端C0、第二输出端C1、第三输出端C2、第四输出端D1和第五输出端D2，其中，所述校准电路220的第一输入端V1与所述第一电阻R1的另一端相连，其第二输入端V2与所述第二电阻R2的另一端相连，其第一输出端C0与第一开关S0的控制端相连，其第二输出端C1与第二开关S1的控制端相连，其第三输出端C2与第三开关S2的控制端相连，其第四输出端D1与第一可调电阻R3的调节端相连，其第五输出端D2与第二可调电阻R4的调节端相连。
[0029] 在图2所示的实施例中，所述第一MOS晶体管MP1和第二MOS晶体管MP2匹配设置；所述第一电阻R1和第二电阻R2匹配设置，且第一电阻R1和第二电阻R2的阻值相等。在图2所示的具体实施例中，所述第一MOS晶体管MP1和第二MOS晶体管MP2均为PMOS晶体管，所述第一MOS晶体管MP1的衬体端与电源端VIN相连，所述第二MOS晶体管MP2的衬体端与电源端VIN相连；第一MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；第二MOS晶体管MP2的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。
[0030] 需要知道的是，图2中的第一电流源I1的作用是为电流镜电路提供一个基准电流I1，以便所述电流镜电路可以复制该基准电流I1，因此所述第一电流源I1可以是任何能够提供电流的电路。
[0031] 以下具体介绍图2中的开关电路210和校准电路220的工作过程。
[0032] 所述校准电路220先控制所述开关电路210处于第一状态，以使得第一开关S0导通、第二开关S2和第三开关S3关断；此时，所述校准电路220采样所述第一电阻R1的另一端的电压以得到第一采样电压V1，采样所述第二电阻R2的另一端的电压以得到第二采样电压V2。当所述第一采样电压V1大于所述第二采样电压V2时，所述校准电路220通过所述第四输出端D1将第一可调电阻R3的有效电阻值调至第一有效阻值R3＇，且所述校准电路220控制开关电路210处于第二状态，以使得第二开关S1导通、第一开关S0和第三开关S2关断；当所述第一采样电压V1小于所述第二采样电压V2时，所述校准电路220通过所述第五输出端D2将第二可调电阻R4的有效电阻值调至第二有效阻值R4＇，且所述校准电路220控制开关电路210处于第三状态，以使得第三开关S2导通、第一开关S0和第二开关S1关断。
[0033] 在图2所示的具体实施例中，所述校准电路220包括第一模数转换器ADC1(Analog-to-Digital Converter)、第二模数转换器ADC2和处理器CPU(Central Processing Unit，中央处理器)。
[0034] 所述处理器CPU先控制所述开关电路210处于第一状态，例如，处理器CPU控制第一输出端C0输出高电平，控制第二输出端C1和第三输出端C2输出低电平，以使得第一开关S0导通、第二开关S2和第三开关S3关断。此时，所述第一模数转换器ADC1采样所述第一电阻R1另一端的电压，以得到模拟信号的第一采样电压V1，并将其转换为数字信号的第一采样电压DV1；所述第二模数转换器ADC2采样所述第二电阻R2另一端的电压，以得到模拟信号的第二采样电压V2，并将其转换为数字信号的第二采样电压DV2。
[0035] 所述处理器CPU比较数字信号的第一采样电压DV1和数字信号的第二采样电压DV2。
[0036] 如果数字信号的第二采样电压DV2较大，则意味着采样到的模拟信号的第二采样电压V2大于模拟信号的第一采样电压V1，意味着第二电阻R2上的电压降小于第一电阻R1上的电压降，表明第二电阻R2上的电流小于第一电阻R1上的电流，即第二MOS晶体管MP2的漏极电流值小于第一MOS晶体管MP1的漏极电流值。通过所述处理器CPU计算数字信号的第二采样电压DV2和数字信号的第一采样电压DV1的差值(即DV2-DV1)，然后根据下面的公式(2)计算第二可调电阻R4需要调整到的有效电阻值R4'(其可称为第二有效阻值R4'):
[0037]
[0038] 其中DV2是所述数字信号的第二采样电压，DV1所述数字信号的第一采样电压，Vs是所述模数转换器(ADC1、ADC2)的量化电压步进，R为第一电阻R1(或第二电阻R2)的电阻值，I为电流源I1的电流值，gm为第二MOS晶体管MP2的跨导。
[0039] 所述处理器CPU根据上述计算得到的第二有效阻值R4'产生对应的第二调节信号，所述第二调节信号通过所述第五输出端D2来控制第二可调电阻R4的有效阻值等于第二有效阻值R4'。并且所述处理器CPU控制第三输出端C2输出高电平，控制第一输出端C0和第二输出端C1输出低电平，以使得第三开关S2导通、第一开关S0和第二开关S1关断。这相当于增加了第二MOS晶体管MP2的栅源电压，因此，增加了第二MOS晶体管MP2的漏极电流，使得MP2的漏极电流更接近电流源I1的电流值，从而提高电流镜的复制精度。
[0040] 如果数字信号的第一采样电压DV1较大，则意味着采样到的模拟信号的第一采样电压V1大于模拟信号的第二采样电压V2，意味着第一电阻R1上的电压降小于第二电阻R2上的电压降，表明第一电阻R1上的电流小于第二电阻R2上的电流，即第二MOS晶体管MP2的漏极电流值大于第一MOS晶体管MP1的漏极电流值，通过所述处理器CPU计算数字信号的第一采样电压DV1和数字信号的第二采样电压DV2的差值(即DV1-DV2)，然后根据下面的公式(1)计算第一可调电阻R3需要调整到的有效电阻值R3'(其可称为第一有效阻值R3'):
[0041]
[0042] 其中DV2是所述数字信号的第二采样电压，DV1所述数字信号的第一采样电压，Vs是所述模数转换器(ADC1、ADC2)的量化电压步进，R为第一电阻R1(或第二电阻R2)的电阻值，I为电流源I1的电流值，gm为第二MOS晶体管MP2的跨导。
[0043] 所述处理器CPU根据上述计算得到的第一有效阻值R3'产生对应的第一调节信号，该第一调节信号通过所述第四输出端D1来控制第一可调电阻R3的有效阻值等于第一有效阻值R3'。并且所述处理器CPU控制第二输出端C1输出高电平，控制第一输出端C0和第三输出端C2输出低电平，以使得第二开关S1导通、第一开关S0和第三开关S2关断。这相当于减小了第二MOS晶体管MP2的栅源电压，因此，减小第二MOS晶体管MP2的漏极电流，使得MP2的漏极电流更接近电流源I1的电流值，从而提高电流镜的复制精度。
[0044] 图3为本发明在一个实施例中的运算放大器300的电路示意图。如图3所示的，所述运算放大器300包括电流镜电路310、第一差分晶体管MN1、第二差分晶体管MN2、第二电流源I2、第三电流源I3、第三MOS晶体管MP3。所述电流镜电路310包括第一输出端和第二输出端，其可以采用图2所示的电流镜电路。第一差分晶体管MN1的栅极作为运算放大器300的第一输入端INM，其第一连接端与电流镜电路310的第一输出端相连。第二差分晶体管MN2，其栅极作为运算放大器的第二输入端INP，其第一连接端与电流镜电路的第二输出端相连，其第二连接端与第一差分晶体管MN2的第二连接端相连。第二电流源I2，其输入端与第二差分晶体管MN2的第二连接端相连，其输出端接地；第三电流源I3，其输入端作为运算放大器的输出端Vo，其输出端接地。第三MOS晶体管MP3，其第一连接端与电源端VIN相连，其第二连接端与第三电流源I3的输入端相连，其栅极与第二差分晶体管MN2的第一连接端相连。
[0045] 其中第一差分晶体管MN1、第二差分晶体管MN2为NMOS晶体管，其第一连接端为NMOS晶体管的漏极，其第二连接端为NMOS晶体管的源极。第三MOS晶体管MP3为PMOS晶体管，其第一连接端为PMOS晶体管的源极，其第二连接端为PMOS晶体管的漏极。
[0046] 在此实施例中，第一差分晶体管MN1以及第二电流源I2的部分用于作为图2中的第一电流源I1。电流镜电路310可以采用图2中的电流镜电路。
[0047] 本发明中的运算放大器300采用了改进的电流镜电路，所述电流镜电路中设置有校准电路，其可以减小电流镜电流复制的失配，提高电流镜的复制精度，进而提高运算放大器的控制精度。
[0048] 在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
[0049] 需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
