电荷泵漏电流调节电路

摘要

本发明提供了一种电荷泵漏电流调节电路，所述电荷泵漏电流调节电路包括偏置电压产生电路和第一晶体管，其中：所述偏置电压产生电路产生一偏置电压，所述偏置电压与电源电压成正比；所述第一晶体管的栅极耦合至所述偏置电压；所述第一晶体管的漏极耦合至一电荷泵的输出端，所述第一晶体管的漏极电压与所述电源电压成正比，所述第一晶体管的源极接地；流过所述第一晶体管源漏极的电流与所述电源电压成正比，所述电源电压为所述电荷泵供电。

权利要求

1.一种电荷泵漏电流调节电路，其特征在于，所述电荷泵漏电流调节电路包括偏置电压产生电路和第一晶体管，其中：所述偏置电压产生电路产生一偏置电压，所述偏置电压与电源电压成正比；

所述第一晶体管的栅极耦合至所述偏置电压；

所述第一晶体管的漏极耦合至一电荷泵的输出端，所述第一晶体管的漏极电压与所述电源电压成正比，所述第一晶体管的源极接地；

流过所述第一晶体管源漏极的电流与所述电源电压成正比，所述电源电压为所述电荷泵供电；

所述偏置电压产生电路包括第三晶体管和第四晶体管，其中：所述第三晶体管的栅极接地，所述第三晶体管的源极耦合至所述电源电压，所述第三晶体管的漏极连接所述第四晶体管的漏极；

所述第四晶体管的栅极连接所述第四晶体管的漏极和所述第一晶体管的栅极，所述第四晶体管的源极接地；

所述第三晶体管为P沟道场效应晶体管，所述第四晶体管为N沟道场效应晶体管。

2.如权利要求1所述的电荷泵漏电流调节电路，其特征在于，所述第一晶体管为N沟道场效应晶体管。

3.如权利要求1所述的电荷泵漏电流调节电路，其特征在于，所述电荷泵漏电流调节电路还包括第二晶体管，其中：所述第二晶体管的栅极耦合至所述电源电压，所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述电荷泵的输出端。

4.如权利要求3所述的电荷泵漏电流调节电路，其特征在于，所述第二晶体管为N沟道场效应晶体管。

5.如权利要求3所述的电荷泵漏电流调节电路，其特征在于，所述第二晶体管的源漏极之间的最大耐压值大于所述第一晶体管的源漏极之间的最大耐压值。

6.如权利要求1所述的电荷泵漏电流调节电路，其特征在于，所述第一晶体管的漏极电压相当于所述电源电压减去所述第一晶体管的阈值电压。

7.如权利要求1所述的电荷泵漏电流调节电路，其特征在于，所述电源电压的范围为

1.6V～3.9V。

8.如权利要求1所述的电荷泵漏电流调节电路，其特征在于，流过所述第一晶体管源漏极的电流的范围为10uA～70uA。

说明书

电荷泵漏电流调节电路

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种电荷泵漏电流调节电路。

背景技术

[0002] 电荷泵电路作为Flash存储器的基本模块，很大程度上决定了Flash的编程/擦除速度。随着集成电路制造工艺的进步、对低功耗的追求，集成电路的电源电压不断下降。

[0003] 同时，在Flash存储器中，单元的编程/擦除操作仍需要较高的电压，这就使得在集成电路的不断发展过程中电荷泵电路逐步显现出其重要的地位。在Flash存储器的设计中，对电荷泵的研究逐渐成为当前的热点之一。

[0004] 电荷泵也称为开关电容式电压变换器，是一种利用所谓的“快速”(flying)或“泵送”电容(而非电感或变压器)来储能的DC-DC(直流-直流变换器)。它们能使输入电压升高或降低，也可以用于产生负电压电荷泵，其利用内部的场效应晶体管(Field Effect Transistor，FET)开关阵列以一定的方式控制电容上电荷的传输，通常以时钟信号控制电荷泵中电容的充放电，从而使输入电压以一定的方式升高(或降低)，以达到所需要的输出电压。

[0005] 电荷泵的漏电流在一定程度上对电荷泵的输出电压具有调节作用，且一般情况下，该漏电流保持恒定，但当电荷泵的供电电源电压处于宽范围供电时，漏电流不能很好的调节输出电压。

发明内容

[0006] 本发明的目的在于提供一种电荷泵漏电流调节电路，以解决现有的电荷泵电源电压范围大时，漏电流调节功能不稳定的问题。

[0007] 为解决上述技术问题，本发明提供一种电荷泵漏电流调节电路，所述电荷泵漏电流调节电路包括偏置电压产生电路和第一晶体管，其中：

[0008] 所述偏置电压产生电路产生一偏置电压，所述偏置电压与电源电压成正比；

[0009] 所述第一晶体管的栅极耦合至所述偏置电压；

[0010] 所述第一晶体管的漏极耦合至一电荷泵的输出端，所述第一晶体管的漏极电压与所述电源电压成正比，所述第一晶体管的源极接地；

[0011] 流过所述第一晶体管源漏极的电流与所述电源电压成正比，所述电源电压为所述电荷泵供电。

[0012] 可选的，在所述的电荷泵漏电流调节电路中，所述第一晶体管为N沟道场效应晶体管。

[0013] 可选的，在所述的电荷泵漏电流调节电路中，所述电荷泵漏电流调节电路还包括第二晶体管，其中：

[0014] 所述第二晶体管的栅极耦合至所述电源电压，所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述电荷泵的输出端。

[0015] 可选的，在所述的电荷泵漏电流调节电路中，所述第二晶体管为N沟道场效应晶体管。

[0016] 可选的，在所述的电荷泵漏电流调节电路中，所述第二晶体管的源漏极之间的最大耐压值大于所述第一晶体管的源漏极之间的最大耐压值。

[0017] 可选的，在所述的电荷泵漏电流调节电路中，所述偏置电压产生电路包括第三晶体管和第四晶体管，其中：

[0018] 所述第三晶体管的栅极接地，所述第三晶体管的源极耦合至所述电源电压，所述第三晶体管的漏极连接所述第四晶体管的漏极；

[0019] 所述第四晶体管的栅极连接所述第四晶体管的漏极和所述第一晶体管的栅极，所述第四晶体管的源极接地。

[0020] 可选的，在所述的电荷泵漏电流调节电路中，所述第三晶体管为P沟道场效应晶体管，所述第四晶体管为N沟道场效应晶体管。

[0021] 可选的，在所述的电荷泵漏电流调节电路中，所述第一晶体管的漏极电压相当于所述电源电压减去所述第一晶体管的阈值电压。

[0022] 可选的，在所述的电荷泵漏电流调节电路中，所述电源电压的范围为1.6V～3.9V。

[0023] 可选的，在所述的电荷泵漏电流调节电路中，流过所述第一晶体管源漏极的电流的范围为10uA～70uA。

[0024] 在本发明提供的电荷泵漏电流调节电路中，通过流过第一晶体管源漏极的电流(即漏电流)与所述电源电压成正比，则电源电压较高时，电荷泵输出能力更强，电荷泵输出给电荷泵输出端的电荷更多，因此电荷泵输出电压较大，但漏电流在电源电压较高时较大，从电荷泵输出端带走的电荷也越多，这样可使电荷泵输出端的纹波更小，可以更大程度的调节输出电压，使电荷泵的输出功率较小；反之，则电源电压较低时，电荷泵输出能力更弱，电荷泵输出给电荷泵输出端的电荷更少，因此电荷泵输出电压较小，但漏电流在电源电压较低时较小，从电荷泵输出端带走的电荷也越少，这样可使电荷泵输出端的纹波依然很小，因此不论电源电压高低，都可以保证纹波维持在较小的波动范围。

附图说明

[0025] 图1是本发明一实施例电荷泵漏电流调节电路示意图；

[0026] 图2是本发明一实施例漏电流、偏置电压和第一晶体管的漏极电压波形示意图。

具体实施方式

[0027] 以下结合附图和具体实施例对本发明提出的电荷泵漏电流调节电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0028] 本发明的核心思想在于提供一种电荷泵漏电流调节电路，以解决现有的电荷泵电源电压范围大时，漏电流调节功能不稳定的问题。

[0029] 为实现上述思想，本发明提供了一种电荷泵漏电流调节电路，所述电荷泵漏电流调节电路包括偏置电压产生电路和第一晶体管，其中：所述偏置电压产生电路产生一偏置电压，所述偏置电压与电源电压成正比；所述第一晶体管的栅极耦合至所述偏置电压；所述第一晶体管的漏极耦合至一电荷泵的输出端，所述第一晶体管的漏极电压与所述电源电压成正比，所述第一晶体管的源极接地；流过所述第一晶体管源漏极的电流与所述电源电压成正比，所述电源电压为所述电荷泵供电。

[0030] 如图1所示，本实施例提供一种电荷泵漏电流调节电路，所述电荷泵漏电流调节电路包括偏置电压产生电路20和第一晶体管Q1，其中：所述偏置电压产生电路20产生一偏置电压Vnbias，所述偏置电压Vnbias与电源电压VCC成正比；所述第一晶体管Q1的栅极耦合至所述偏置电压Vnbias；所述第一晶体管Q1的漏极耦合至一电荷泵10的输出端，所述第一晶体管Q1的漏极电压Vdrain与所述电源电压VCC成正比，所述第一晶体管Q1的源极接地；流过所述第一晶体管Q1源漏极的电流i_leak与所述电源电压VCC成正比，所述电源电压VCC为所述电荷泵10供电。

[0031] 具体的，在所述的电荷泵漏电流调节电路中，所述第一晶体管Q1为N沟道场效应晶体管。所述电荷泵漏电流调节电路还包括第二晶体管Q2，其中：所述第二晶体管Q2的栅极耦合至所述电源电压VCC，所述第二晶体管Q2的源极连接所述第一晶体管Q1的漏极，所述第二晶体管Q2的漏极连接所述电荷泵10的输出端，所述第二晶体管Q2为N沟道场效应晶体管；所述第二晶体管Q2的源漏极之间的最大耐压值大于所述第一晶体管Q1的源漏极之间的最大耐压值。

[0032] 进一步的，在所述的电荷泵漏电流调节电路中，所述偏置电压产生电路20包括第三晶体管Q3和第四晶体管Q4，其中：所述第三晶体管Q3的栅极接地，所述第三晶体管Q3的源极耦合至所述电源电压VCC，所述第三晶体管Q3的漏极连接所述第四晶体管Q4的漏极；所述第四晶体管Q4的栅极连接所述第四晶体管Q4的漏极和所述第一晶体管Q1的栅极，所述第四晶体管Q4的源极接地。所述第三晶体管Q3为P沟道场效应晶体管，所述第四晶体管Q4为N沟道场效应晶体管。

[0033] 如图1～2所示，在所述的电荷泵漏电流调节电路中，所述第一晶体管Q1的漏极电压Vdrain相当于所述电源电压VCC减去所述第一晶体管Q1的阈值电压。所述电源电压VCC的范围为1.6V～3.9V，与此对应的，流过所述第一晶体管Q1源漏极的电流i_leak的范围为10uA～70uA。

[0034] 在本发明提供的电荷泵漏电流调节电路中，通过流过第一晶体管Q1源漏极的电流i_leak(即漏电流i_leak)与所述电源电压VCC成正比，则电源电压VCC较高时，电荷泵输出能力更强，电荷泵输出给Vppi端的电荷更多，因此电荷泵10输出电压Vppi较大，但漏电流i_leak在VCC较高时较大，从Vppi端带走的电荷也越多，这样可使Vppi端的纹波更小，可以更大程度的调节输出电压Vppi，使电荷泵10的输出功率较小；反之，则电源电压VCC较低时，电荷泵输出能力更弱，电荷泵输出给Vppi端的电荷更少，因此电荷泵10输出电压Vppi较小，但漏电流i_leak在VCC较低时较小，从Vppi端带走的电荷也越少，这样可使电荷泵输出端Vppi的纹波依然很小，因此不论电源电压VCC高低，都可以保证纹波维持在较小的波动范围。

[0035] 综上，上述实施例对电荷泵漏电流调节电路的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。

[0036] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。