用于填充互连结构的方法及设备

摘要

本申请案涉及用于填充互连结构的方法及设备。本发明提供用于沉积铜及其它金属的方法、设备及系统。在一些实施方案中，将晶片衬底提供到设备。所述晶片衬底具有带有若干场区域及一特征的表面。将铜层镀敷到所述晶片衬底的所述表面上。将所述铜层退火以使铜从所述晶片衬底的若干区域重新分布到所述特征。所揭示的方法、设备及系统的实施方案允许对晶片衬底中的特征的无空隙自底向上填充。

权利要求

1.一种设备，其包括：

镀敷室，其经配置以保持电解液；

晶片衬底保持器，其经配置以将晶片衬底保持于所述镀敷室中，所述晶片衬底包含具有边缘区域、场区域及特征的表面，其中所述特征的宽度或直径小于100纳米；及控制器，其包含程序指令，所述程序指令包括：(a)用于使用所述镀敷室将铜层共形地电镀到所述晶片衬底的所述表面上的指令；

(b)用于将所述铜层在150℃到400℃的温度下退火的指令，其中所述退火回流所述铜层中的铜并使所述铜从所述晶片衬底的所述场区域无空隙地重新分布到所述特征的底部；

及

(c)用于重复指令(a)和(b)直到所述特征的纵横比为2:1或更小为止的指令。

2.根据权利要求1所述的设备，其进一步包括：元件，其包含离子电阻主体，所述主体中具有穿孔以使得所述穿孔不在所述主体内形成连通通道，其中所述穿孔允许经由所述元件输送所述电解液，其中所述元件经定位以具有面向所述晶片衬底的所述表面的表面。

3.根据权利要求2所述的设备，其中：

当所述晶片衬底由所述晶片衬底保持器保持时，具有所述离子电阻主体的所述元件的所述表面位于距所述晶片衬底的所述表面10毫米内，且在所述离子电阻主体中的大致所有穿孔在所述元件的面向所述晶片衬底的所述表面的所述表面上的开口具有不大于5毫米的主尺寸，且其中所述元件的孔隙率为1％到3％。

4.根据权利要求1所述的设备，其中对所述铜层进行退火持续30秒到180秒。

5.根据权利要求1所述的设备，其中在还原气氛中执行对所述铜层的退火。

6.根据权利要求5所述的设备，其中所述还原气氛选自由以下各者组成的群组：形成气体、原子氢及其它化学还原剂，其中所述形成气体为氢气与氮气的混合物。

7.根据权利要求1所述的设备，其中所述晶片衬底的所述表面包含在所述场区域及所述特征上方的衬里层。

8.根据权利要求7所述的设备，其中所述控制器的所述程序指令进一步包括：用于在电镀所述铜层之前在还原气氛中退火所述衬里层的指令。

9.根据权利要求7所述的设备，其中所述衬里层选自由以下各者组成的群组：钌(Ru)、钴(Co)、钨(W)、锇(Os)、铂(Pt)、钯(Pd)、金(Au)及铑(Rh)。

10.根据权利要求1所述的设备，其中所述铜层包含铜合金元素。

11.根据权利要求1所述的设备，其中所述铜层的厚度为2纳米到20纳米。

12.根据权利要求1所述的设备，其中所述控制器的所述程序指令进一步包括：用于在所述退火使所述铜从所述晶片衬底的所述场区域重新分布到所述特征以使得所述特征的纵横比为2:1或更小之后，将铜电镀到所述铜层上以填充所述特征的指令。

13.根据权利要求1所述的设备，其中所述控制器的所述程序指令进一步包括：用于重复操作(a)和(b)2次到8次的指令。

14.根据权利要求1所述的设备，其中所述控制器的所述程序指令进一步包括：用于在退火所述铜层后将铜合金电镀到所述铜层上的指令。

15.根据权利要求1所述的设备，其中所述铜层为连续的。

16.根据权利要求1所述的设备，其中在室温的温度下执行所述电镀。

17.根据权利要求1所述的设备，其中在50℃到90℃的温度下执行所述电镀。

18.根据权利要求1所述的设备，其中所述电镀是在具有高于200Ω-cm的电阻率的电镀溶液中执行的。

19.根据权利要求18所述的设备，其中所述电镀是在具有高于1000Ω-cm的电阻率的电镀溶液中执行的。

20.一种系统，其包括根据权利要求3所述的设备和步进器。

21.一种具有用于控制设备的程序指令的非暂时性计算机机器可读介质，所述程序指令包含：(a)用于将晶片衬底输送到与所述设备相关联的模块的指令，所述晶片衬底包含具有边缘区域、场区域及特征的表面，其中所述特征的宽度或直径小于100纳米；

(b)用于将铜层共形地电镀到所述晶片衬底的所述表面上的指令；

(c)用于将所述铜层在150℃到400℃的温度下退火的指令，其中所述退火回流所述铜层中的铜并使所述铜从所述晶片衬底的所述场区域无空隙地重新分布到所述特征的底部；

及

(d)用于重复指令(b)和(c)直到所述特征的纵横比为2:1或更小为止的指令。

说明书

用于填充互连结构的方法及设备

[0001] 分案申请的相关信息

[0002] 本案是分案申请。该分案的母案是申请日为2012年04月13日、申请号为201210109495.2、发明名称为“用于填充互连结构的方法及设备”的发明专利申请案。

[0003] 相关申请案交叉参考

[0004] 本申请案主张以下申请案的优先权：2011年5月16日提出申请的第13/108,894号美国专利申请案、2011年5月16日提出申请的第13/108,881号美国专利申请案及2011年4月15日提出申请的第61/476,091号美国临时专利申请案；所有三个申请案均以引用的方式并入本文中。

技术领域

[0005] 本发明涉及半导体处理技术，特定来说，涉及一种用于填充互连结构的方法及设备。

背景技术

[0006] 可使用镶嵌处理(半导体处理技术)在集成电路上形成互连。镶嵌处理涉及在形成于电介质层中的沟槽与导通孔中形成嵌入金属线。在典型的镶嵌工艺中，在半导体晶片衬底的电介质层中蚀刻沟槽与导通孔的图案。接着，通过(举例来说)物理气相沉积(PVD)工艺将例如钽(Ta)、氮化钽(TaN)或TaN/Ta双层的势垒层沉积到晶片表面上。接着，通常使用电镀工艺用铜填充所述沟槽与导通孔。由于电镀通常需要在导电层上发生，因此可首先借助化学气相沉积(CVD)或PVD工艺在势垒层上沉积铜籽晶层。接着，可将铜电镀到所述铜籽晶层上。

发明内容

[0007] 本发明提供用于镀敷铜及其它金属的方法、设备及系统。根据各种实施方案，所述方法涉及将铜层镀敷到晶片衬底上。可将所述铜层退火，此可使铜从晶片衬底的若干区域重新分布到晶片衬底中的若干特征。在一些情况下，镀敷及后续退火充当多循环沉积工艺的一个循环。因此，所述沉积工艺可涉及连续执行的两个或两个以上镀敷/退火循环。

[0008] 在一些实施方案中，一种方法包含将晶片衬底提供到设备。所述晶片衬底包含具有若干场区域及一特征的表面。将铜层镀敷到所述晶片衬底的所述表面上。接着将所述铜层退火，其中所述退火使铜从所述晶片衬底的若干区域重新分布到所述特征。

[0009] 在一些实施方案中，所述晶片的所述表面进一步包含所述场区域及所述特征上方的衬里层。在一些实施方案中，可在镀敷所述铜层之前在还原气氛中将所述衬里层退火。可从由钌(Ru)、钴(Co)、钨(W)、锇(Os)、铂(Pt)、钯(Pd)、金(Au)及铑(Rh)组成的群组中选择所述衬里层。

[0010] 在一些实施方案中，一种方法包含将晶片衬底提供到设备。所述晶片衬底包含覆盖有衬里层的表面，所述表面包含若干场区域及一特征。借助电镀工艺将铜层镀敷到所述晶片衬底的所述表面上。接着将所述铜层退火，其中所述退火使铜从所述晶片衬底的若干区域重新分布到所述特征。可在还原气氛中于约150℃到400℃的温度下执行所述退火达约30秒到180秒的持续时间。

[0011] 在一些实施方案中，一种设备包含镀敷室、晶片衬底保持器、元件及控制器。所述镀敷室经配置以保持电解液。所述晶片衬底保持器经配置以将晶片衬底保持于所述镀敷室中。所述晶片衬底包含具有若干边缘区域、若干场区域及一特征的表面。

[0012] 所述元件包含离子电阻主体，所述主体中具有若干穿孔使得所述穿孔不在所述主体内形成连通通道。所述穿孔允许经由所述元件输送所述电解液。所述元件经定位以具有面向所述晶片衬底的所述表面的表面，其中当所述晶片衬底由所述晶片衬底保持器保持时，所述元件的所述表面位于距所述晶片衬底的所述表面约10毫米内。所述离子电阻主体中的大致所有所述穿孔在所述元件的面向所述晶片衬底的所述表面的所述表面上的开口具有不大于约5毫米的主尺寸。所述元件的孔隙率为约1％到3％。

[0013] 所述控制器包含用于进行一工艺的指令。所述工艺包含：使用所述镀敷室将铜层镀敷到所述晶片衬底的所述表面上；及将所述铜层退火。将所述铜层退火使铜从所述晶片衬底的若干区域重新分布到所述特征。

[0014] 在一些实施方案中，一种非暂时计算机机器可读媒体包含用于控制设备的程序指令。所述程序指令包含用于包含以下各项的操作的代码：将晶片衬底输送到与所述设备相关联的模块；将铜层镀敷到所述晶片衬底的所述表面上；及将所述铜层退火。所述晶片衬底包含具有若干场区域及一特征的表面。将所述铜层退火使铜从所述晶片衬底的若干区域重新分布到所述特征。

[0015] 在附图及下文描述中阐述本说明书中所描述的标的物的实施方案的这些及其它方面。

附图说明

[0016] 图1展示图解说明用于镀敷铜的工艺的流程图的实例。

[0017] 图2A及2B展示镀敷铜的方法中的阶段的横截面示意性图解说明的实例。

[0018] 图3展示图解说明用于镀敷铜的工艺的流程图的实例。

[0019] 图4A到4G展示电填充系统的示意图的实例。

[0020] 图5展示电镀设备的横截面示意图的实例。

[0021] 图6A及6B展示一维电阻元件的视图的实例。

具体实施方式

[0022] 引言

[0023] 在以下详细描述中，阐述众多特定实施方案以便提供对本发明的透彻理解。然而，如所属领域的技术人员将明了，可在无这些特定细节的情况下或通过使用替代元件或工艺来实践本发明。在其它实例中，未详细描述众所周知的工艺、程序及组件以便不会不必要地使本发明的方面模糊。

[0024] 在本申请案中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”及“经部分制作的集成电路”可互换地使用。所属领域的技术人员将理解，术语“经部分制作的集成电路”可指代在其上制作集成电路的许多阶段中的任一者期间的硅晶片。可对其执行所揭示的操作的工件可具有各种形状、大小及材料。除半导体晶片以外，可利用本发明的其它工件还包含例如印刷电路板等各种物件。

[0025] 用于金属化集成电路的当前技术包含经由物理气相沉积(PVD)工艺沉积势垒层及衬里层、用经由PVD工艺沉积的铜(Cu)给所述衬里层播种并接着使用提供无空隙自底向上填充的工艺电镀铜。然而，电镀技术不容易扩展到低于约18纳米的特征大小。在这些尺寸下，小特征的开口可由于势垒层及衬里层的涂覆而(举例来说)在电镀工艺之前降低到约2纳米到4纳米。此使得所述特征成为非常高纵横比的特征，其可能不允许借助一些电镀工艺进行无空隙的自底向上填充。

[0026] 本文中所揭示的实施方案可通过依序镀敷铜层并使铜重新分布以填充非常小的特征来克服填充所述特征的困难。此些特征的大小可低于约100纳米且其具有高纵横比。本文中揭示用以填充可涂覆有势垒/衬里层的小集成电路特征的方法及设备的实施方案。在一些实施方案中，工艺操作可用铜完全填充所述特征。此外，一些所揭示的实施方案不使用借助物理气相沉积(PVD)工艺沉积的铜籽晶层。

[0027] 在一些实施方案中，将铜层直接镀敷到晶片衬底的衬里层上。举例来说，所述衬里层可为钌层或其它适合导电势垒金属层。那么可接着将经镀敷铜层退火。在一些实施方案中，所述退火可在还原气氛(例如形成气体)中于约150℃到400℃下进行约30秒到180秒。所述退火可使铜层中的铜重新分布到小特征中。所述退火还可使所述铜层及衬里层的任何随后暴露的区域维持于还原状态中。可重复铜镀敷及退火工艺约2次到8次，以便逐渐且无空隙地填充小特征，例如宽度或直径为从约8纳米到100纳米的特征。在一些实施方案中，每一经镀敷铜层的厚度可为约2纳米到20纳米，此取决于特征大小及纵横比。可接着使用常规电镀工艺镀敷晶片衬底以在化学机械平面化(CMP)之前填充较大特征。

[0028] 在一些实施方案中，在电镀设备中使用电阻元件来辅助减轻或消除在镀敷铜层时的“末端效应”。末端效应可增加具有大于约1欧姆/平方的薄层电阻的晶片表面的晶片边缘附近的镀敷厚度，此为不合意的。在一些实施方案中，电阻元件包含紧密接近晶片的若干个经隔离及未连接通孔，借此支配电镀设备的总体电阻。

[0029] 方法

[0030] 图1展示图解说明用于镀敷铜的工艺的流程图的实例。在方法100的框102处，提供晶片衬底。所述晶片衬底可包含一特征及若干场区域。所述特征可具有变化的宽度或直径以及纵横比。特征的纵横比为所述特征的垂直侧壁的高度与所述特征的宽度的比率。

[0031] 举例来说，特征的宽度或直径可为约100纳米、约90纳米、约60纳米、约30纳米、约18纳米、约15纳米、约12纳米、约8纳米、小于约100纳米或小于约18纳米。对于具有较大宽度的特征，用于沉积铜的其它工艺可能比方法100的实施方案更快速且更高效。然而，方法100可用于用铜填充此较大宽度特征的一部分或一部件。

[0032] 在一些实施方案中，所述晶片衬底可为已经历镶嵌处理的晶片衬底，且所述晶片衬底中的特征可为在电介质层中蚀刻的线特征或导通孔特征。举例来说，在电介质层中蚀刻的特征的纵横比可为约10:1或更大。在一些实施方案中，所述电介质层可覆盖有势垒层，且所述势垒层可覆盖有衬里层。在其它实施方案中，势垒及衬里可为一种材料的单个层。也就是说，衬里层可展现势垒层性质，使得不需要单独的势垒层及衬里层。举例来说，在覆盖有势垒/衬里层的电介质层中蚀刻的特征的纵横比可为约12:1、约15:1或大于约12:1。在其它实施方案中，所述特征可为具有约15:1、约20:1或大于约15:1的纵横比的接触导通孔。

[0033] 举例来说，所述电介质层可覆盖有氮化钽(TaN)势垒层。TaN势垒层的厚度可为约2纳米。可借助物理气相沉积(PVD)工艺或化学气相沉积(CVD)工艺来沉积TaN势垒层。在其它实施方案中，举例来说，所述势垒层可为钽(Ta)、钨(W)、氮化钨(WN)、钛(Ti)或氮化钛(TiN)。所述势垒层可覆盖有钌(Ru)衬里层。Ru衬里层的厚度可为约2纳米。可借助CVD工艺来沉积Ru衬里层。在其它实施方案中，举例来说，所述衬里层可为钴(Co)、钨(W)、锇(Os)、铂(Pt)、钯(Pd)、金(Au)或铑(Rh)。

[0034] 在一些实施方案中，所述衬里层经选择使得铜润湿所述衬里层。润湿为液体维持与固体表面的接触的能力。润湿固体表面的液体跨越所述表面散布。不润湿固体表面的液体在所述表面上形成小滴或球体以使与所述表面的接触最小化。与固体表面接触的液体的润湿程度由粘附力(即，液体与固体之间的力)及内聚力(即，液体内的力)确定。举例来说，基于金属的氧化行为，铜润湿的金属包含Ru、Pt、Pd、Au及Rh。

[0035] 在框104处，将衬底的表面上的衬里层退火。在一些实施方案中，可在还原气氛中将衬里层退火以移除污染物或减少金属的任何自然氧化物。举例来说，污染物可包含吸附到衬里层的表面的碳。移除污染物或减少自然氧化物可辅助在下文所描述的镀敷工艺中形成连续铜层。

[0036] 在一些实施方案中，还原气氛包含形成气体、原子氢或其它化学还原剂。形成气体为氢气(氢摩尔分数为可变的)与氮气的混合物。在一些实施方案中，可在约150℃到400℃下将衬里层退火达约30秒到180秒。举例来说，可在形成气体中于约225℃下将衬里层退火达约90秒。在其它实施方案中，可在其它还原条件(例如氢等离子或原子氢)下处理衬里层。

[0037] 在框106处，在衬里层上镀敷铜层。在一些实施方案中，借助电镀工艺镀敷铜层，且在其它实施方案中，借助无电镀工艺镀敷铜层。在一些实施方案中，可在约室温(即，约20℃到29℃或约25℃)下执行框106中的镀敷过程。

[0038] 在一些实施方案中，经镀敷铜层的厚度可为晶片衬底上的特征的宽度或直径的约20％到80％。举例来说，所述铜层的厚度可为约2纳米到20纳米或约2纳米到10纳米。在一些实施方案中，所述铜层具有一厚度使得存在足够铜来借助下文所描述的框110处的每一退火操作填充特征的约10％到50％。在一些实施方案中，所述铜层可既在晶片衬底的特征中的衬里层上又在场区域上的衬里层上形成近似保形层。

[0039] 在一些实施方案中，经镀敷的铜层可为连续铜层。也就是说，所述铜层可在衬里层上方形成连续层。在其它实施方案中，铜可为不连续的。也就是说，衬里层的若干区域可能不覆盖有铜层。举例来说，铜层可覆盖衬里层的除了在晶片衬底的场区域的一部分上方的区域之外的衬里层。

[0040] 在一些实施方案中，铜层可展现特征内的某一优先生长，且在其它实施方案中，铜层可展现特征内的稍慢生长。

[0041] 在一些实施方案中，铜层可包含合金元素；即，可在衬里层上镀敷铜合金层。合金元素可具有约50到210的原子质量。举例来说，合金元素可为铬、铁、钴、镍、锌、钌、铑、钯、银、铟、锡、碲、铂、金或铅。铜层中可包含这些合金元素中的一者或一者以上。在一些实施方案中，铜层包含约0.1重量％到5重量％的一或若干合金元素。如下文所解释，合金元素可提供抵御由电迁移产生的损坏的某一保护。

[0042] 如上文所述，在一些实施方案中，可借助电镀工艺镀敷铜层。在一些实施方案中，电镀溶液及硬件可允许铜的均匀跨晶片沉积。举例来说，电镀溶液可为稀释的高度复合的铜电镀溶液。借助此些电镀溶液，铜成核在电阻晶片衬底上可为均匀且连续的。稀释的高度复合的铜电镀溶液进一步描述于以引用的方式并入本文中的第7,799,684号美国专利中。电镀溶液还可包含可增强较小特征中的镀敷速率以辅助填充这些特征的添加剂，例如聚合物。

[0043] 借助电镀工艺沉积铜的其它方法描述于以下申请案中：标题为“用于在涂覆有钌的晶片上进行均匀跨晶片沉积及无空隙填充的具有退火的两步骤铜电镀工艺(TWO STEP COPPER ELECTROPLATING PROCESS WITH ANNEAL FOR UNIFORM ACROSS WAFER DEPOSITION AND VOID FREE FILLING ON RUTHENIUM COATED WAFERS)”且于2008年3月6日提出申请的第12/075,023号美国专利申请案，及标题为“用于在涂覆有半贵金属的晶片上进行均匀跨晶片沉积及无空隙填充的铜电镀工艺(COPPER ELECTROPLATING PROCESS FOR UNIFORM ACROSS WAFER DEPOSITION AND VOID FREE FILLING ON SEMI-NOBLE METAL COATED WAFERS)”且于2010年5月21日提出申请的第12/785,205号美国专利申请案，所述申请案两者均以引用的方式并入本文中。下文进一步描述用于电镀铜的设备。

[0044] 如上文所述，在一些实施方案中，可借助无电镀工艺镀敷铜。在一些情况下，可在不使用外部电力的情况下执行无电镀(也称为化学或自动催化镀敷)。借助无电镀工艺，有时存在于电镀工艺中的末端效应由于不从外部源将电流递送到晶片衬底而不存在。在一些实施方案中，借助无电镀工艺更容易地实现铜层均匀性。无电镀工艺及设备进一步描述于第6,664,122号、第6,815,349号、第7,456,102号、第7,897,198号美国专利中，所有这些专利均以引用的方式并入本文中。

[0045] 在框108处，冲洗并干燥晶片衬底。在一些实施方案中，可在旋转冲洗干燥器(SRD)中冲洗并干燥晶片衬底。用于冲洗并干燥晶片衬底的工艺及设备进一步描述于以引用的方式并入本文中的第7,033,465号美国专利中。

[0046] 在框110处，将铜层退火，使得铜从晶片衬底的若干区域重新分布到所述特征。晶片衬底的所述区域可包含若干场区域。在一些实施方案中，铜从晶片衬底的场区域重新分布到所述特征。在一些实施方案中，铜从晶片衬底的若干区域重新分布到特征的底部。在一些实施方案中，在约150℃到400℃下将铜层退火达约30秒到180秒。在一些实施方案中，可在还原气氛下执行退火。所述还原气氛可为使衬里层维持于无氧化物状态中且防止铜的氧化的任何还原气氛。举例来说，在一些实施方案中，还原气氛包含形成气体、原子氢或其它化学还原剂。

[0047] 可借助许多不同技术来实现加热铜层以将其退火。举例来说，可通过使电流通过铜层来加热所述铜层(即，电阻加热)。还可借助紫外(UV)光或红外(IR)光来加热铜层。在一些实施方案中，可在工艺循环期间不断地或周期性地加热晶片衬底。

[0048] 在一些实施方案中，将铜层退火致使镀敷于特征中的铜重新分布到所述特征的基底。举例来说，镀敷到特征的侧面上的铜可重新分布到所述特征的底部。在一些情况下，将经镀敷铜从晶片衬底的场区域汲取到特征中。

[0049] 尽管不期望受限于任何理论，但相信铜到特征及到特征的基底的重新分布为毛细管效应的结果。举例来说，如果特征充分小，那么铜的表面张力(其由铜内的内聚力引起)及铜与特征中的衬里层之间的粘附力可作用以将铜汲取到特征的基底中。

[0050] 在框112处，确定特征的纵横比是否为充足的。如果特征的纵横比为充足的，那么方法100结束。如果特征的纵横比不充足，那么重复操作106到110直到纵横比充足为止。在一些实施方案中，重复操作106到110约2次到8次。在一些实施方案中，经镀敷铜层的厚度以及退火温度及持续时间可针对操作106到110的工艺序列而改变，但一般来说经镀敷铜层的厚度为约2纳米到20纳米且退火温度为约150℃到400℃，持续约30秒到180秒。

[0051] 特征的充足纵横比可为如下纵横比：针对所述纵横比，可在于特征中不形成任何空隙的情况下执行体层电镀工艺。举例来说，特征的充足纵横比可为约2:1或更小、约2:1或约1:1。如果在执行方法100的实施方案之前在晶片衬底具有高纵横比特征的情况下执行体层电镀工艺，那么可能会将铜金属镀敷到晶片衬底上，使得特征的开口堵塞有铜，而堵塞物下方具有空隙。

[0052] 在用铜将晶片衬底中的特征填充到充足纵横比之后，可使用体电镀工艺用铜体层镀敷晶片衬底。在一些实施方案中，铜体层可具有约0.2纳米到0.5纳米的厚度。借助体电镀工艺将铜体层镀敷到晶片衬底上可在化学机械平面化(CMP)之前改进经镀敷膜形貌。晶片衬底在CMP之后的后续处理遵循所属领域的技术人员已知的标准镶嵌工艺流程。

[0053] 因此，方法100的实施方案用于用铜填充特征，从而确保所述特征的自底向上填充，使得不形成空隙。在一些实施方案中，可重复方法100的操作106到110，直到特征被填充为止。或者，可重复方法100的操作106到110，直到用铜将特征填充到使得可在不形成空隙的情况下执行体电镀工艺的水平。

[0054] 在一些实施方案中，使为达到特征中的所要铜水平而重复框106到110中的工艺操作的次数最小化。举例来说，可借助框106到110中的工艺操作的2次或3次重复来达到特征中的所要铜水平。举例来说，可通过在框106中镀敷具有最优厚度的铜层来使工艺操作的重复次数最小化。铜层不应太厚，因为如果铜层太厚，那么在镀敷过程中特征开口可被铜堵塞。然而，经镀敷铜层越厚，在晶片衬底的若干区域(包含场区域)上就会有越多的铜在框110中的退火期间重新分布到所述特征。因此，镀敷厚铜层在提供能够重新分布到特征的铜方面为有用的，但铜层不应厚到使得其堵塞所述特征。

[0055] 举例来说，晶片衬底可包含20纳米特征。在框106中，可镀敷约5纳米厚的铜层，之后进行框108中的冲洗与干燥及框110中的退火。可借助操作106到110的2次或3次重复用铜将特征填充到适当水平。

[0056] 在一些实施方案中，可在高温下执行框106中的镀敷工艺。举例来说，可使用采用较高沸点溶剂的电镀溶液在超过水的沸点的温度下执行电镀工艺。作为另一实例，可在约50℃到90℃的温度下执行无电镀工艺。在一些实施方案中，在高温下执行镀敷工艺可在镀敷工艺期间使铜至少部分地重新分布到特征。

[0057] 图2A及2B展示镀敷铜的方法中的阶段的横截面示意性图解说明的实例。在图2A中，200图解说明具有特征204及场区域206的晶片衬底。已将铜层202镀敷到所述晶片衬底上，如在图1中的框106中。220图解说明在退火工艺之后的晶片衬底，如在图1的框110中。如在220中所展示，使铜层202重新分布到特征204的底部，其中在场区域206中不剩余铜。

[0058] 在类似于图2A的图2B中，200图解说明具有特征204及场区域206的晶片衬底。已将铜层202镀敷到所述晶片衬底上，如在图1中的框106中。240图解说明退火工艺之后的晶片衬底，如在图1的框110中。如在240中所展示，使铜层202重新分布到特征204的底部，其中在场区域206中及在特征204的侧壁上剩余一些铜。铜重新分布的量的差异(包含在场区域中是否剩余铜)可归因于(举例来说)退火时间、退火温度或铜沉积到的不同晶片衬底材料。

[0059] 图3展示图解说明用于镀敷铜的工艺的流程图的实例。图3中所展示的方法250类似于图1中所展示的方法100，其中在方法250中外加镀敷帽盖层。

[0060] 在方法250的框260处，在确定特征的纵横比是否充足之后，将帽盖层镀敷到铜层上。举例来说，所述帽盖层可包含具有合金元素的铜层(即，铜合金层)。所述铜合金元素可包含上文所述的合金元素中的任一者。铜合金元素可辅助降低铜的电迁移，此增加半导体装置的电迁移寿命。所述帽盖层还可包含辅助降低铜的电迁移的除铜以外的金属。

[0061] 在一些实施方案中，可借助框106中的每一镀敷操作使铜层的组成变化。举例来说，在第一镀敷操作中，可镀敷大致纯铜层。在第二镀敷操作中，可镀敷包含约2.5重量％的合金元素的铜层。在第三镀敷操作中，可镀敷包含约5重量％的合金元素的铜层。因此，可逐渐将铜层的组成增加到帽盖层的组成。

[0062] 在方法100的实施方案(其中在整个方法100中将具有合金元素的铜层镀敷在晶片衬底上)中，在使用体电镀工艺将铜体层镀敷到晶片衬底上之后，可处理所述晶片衬底以致使合金元素中的至少一些合金元素扩散到体层中。在一些实施方案中，所述处理可为热处理。扩散到体层中的铜合金元素还可辅助降低铜的电迁移，从而增加半导体装置的电迁移寿命。

[0063] 尽管以上方法是关于铜镀敷及重新分布描述的，但所述方法还可适用于其它金属的镀敷及重新分布，举例来说，包含锡(Sn)、银(Ag)及金(Au)。

[0064] 设备

[0065] 经配置以实现本文中所描述的方法的适合设备的实施方案包含用于实现工艺操作的硬件及具有用于控制工艺操作的指令的系统控制器。经配置以允许晶片衬底高效地循环通过顺序镀敷、冲洗、干燥及退火工艺操作的设备适用于在制造环境中使用的实施方案。所述设备可包含经配置以执行一种以上工艺操作的工具及/或室。举例来说，所述设备可包含还经配置以冲洗并干燥晶片衬底的镀敷室以及退火室。作为另一实例，所述设备可包含镀敷室以及经配置以对晶片衬底进行冲洗、干燥及退火的室。经配置以对晶片衬底进行冲洗、干燥及退火的工具的特定实施方案可为与退火站组合的旋转冲洗干燥器(SRD)。

[0066] 图4A到4G展示电填充系统的示意图的实例。图4A展示电填充系统300的示意图的实例。电填充系统300包含三个单独的电填充模块302、304及306。电填充系统300还包含经配置以用于各种工艺操作的三个单独的模块312、314及316。举例来说，在一些实施方案中，模块312及316可为SRD，且模块314可为退火站。在其它实施方案中，模块312、314及316可为电填充后模块(PEM)，其各自经配置以在晶片已由电填充模块302、304及306中的一者处理之后执行例如所述晶片的边缘斜角移除、背侧蚀刻及酸清洁的功能。

[0067] 电填充系统300包含中心电填充室324。中心电填充室324为保持用作电填充模块中的电镀溶液的化学溶液的室。电填充系统300还包含配量系统326，其可储存及递送用于电镀溶液的化学添加剂。化学品稀释模块322可储存及混合待用作(举例来说)PEM中的蚀刻剂的化学品。过滤与抽吸单元328可过滤用于中心电填充室324的电镀溶液且将其抽吸到所述电填充模块。

[0068] 退火站332可用于将晶片退火以作为预处理。退火站332还可用于将晶片退火以实现铜重新分布，如上文所描述。退火站332可包含若干个堆叠的退火装置，例如五个堆叠的退火装置。所述退火装置可彼此上下地、以单独堆叠或以其它多装置配置布置于退火站332中。

[0069] 系统控制器330提供操作电填充系统300所需的电子及接口控制件。所述系统控制器通常包含一个或一个以上存储器装置及经配置以执行指令使得设备可执行根据本文中所描述的实施方案的方法的一个或一个以上处理器。含有用于控制根据本文中所描述的实施方案的工艺操作的指令的机器可读媒体可耦合到系统控制器。系统控制器330还可包含用于电填充系统300的电源。

[0070] 交递工具340可从晶片卡匣(例如，卡匣342或卡匣344)选择晶片。卡匣342或344可为前开口式统一容器(FOUP)。FOUP为经设计以牢固地且安全地将晶片保持于受控环境中且允许移除所述晶片以用于由配备有适当装载端口及机器人搬运系统的工具处理或测量的壳体。交递工具340可使用真空附件或某一其它附接机构来保持晶片。

[0071] 交递工具340可与退火站332、卡匣342或344、转移站350或对准器348介接。交递工具346可从转移站350接近晶片。转移站可为交递工具340及346可在不通过对准器348的情况下来回传递晶片的狭槽或位置。然而，在一些实施方案中，为了确保在交递工具346上适当地对准晶片以精确递送到电填充模块，交递工具346可借助对准器348对准晶片。交递工具346还可将晶片递送到电填充模块302、304或306中的一者或经配置以用于各种工艺操作的三个单独模块312、314及316中的一者。

[0072] 根据上文所描述的方法的工艺操作的实例可如下继续进行：(1)在电填充模块304中将铜层镀敷到晶片上；(2)在模块312中的SRD中冲洗并干燥晶片；及(3)在模块314中将晶片退火以实现铜重新分布。如果需要用于铜重新分布的进一步铜电镀，那么可重复所述工艺操作。在完成铜层及退火工艺之后，可在电填充模块302中将帽盖层镀敷到晶片上。可在电填充模块306中将铜体层镀敷到晶片上。还可通过给电填充模块302、304及306提供适于待执行的工艺的电镀溶液而可互换地使用所述电填充模块。举例来说，电填充模块302可用于用一种电镀溶液进行铜电镀。可从电填充模块302排出所述电镀溶液并用在后续工艺操作中用于体层铜电镀的电镀溶液替换。

[0073] 在一些实施方案中，模块314可借助对铜层自身的热板电阻电加热将晶片退火。在一些实施方案中，模块314可包含用以将晶片退火的紫外(UV)光源或红外(IR)光源。在一些实施方案中，电填充系统300可包含用以在镀敷操作期间不断地加热晶片的装置。此可经由晶片背侧进行。

[0074] 如上文所述，经配置以允许晶片衬底高效地循环通过顺序镀敷、冲洗、干燥及退火工艺操作的设备适用于在制造环境中使用的实施方案。为了实现此，模块312可被配置为旋转冲洗干燥器及退火室。借助此模块312，晶片将仅需要在电填充模块304与模块312之间输送以用于铜镀敷及退火操作。此外，在一些实施方案中，电填充系统300可使晶片衬底保持于真空环境或惰性气体气氛中以辅助避免晶片的污染。

[0075] 图4B到4G展示替代电填充系统的简化示意图的实例。注意，图4B到4G中所展示的电填充系统中可包含图4A中所展示的电填充系统300中所包含的特征中的一些或所有特征。举例来说，图4B到4G中所展示的电填充系统可包含用于边缘斜角移除或其它操作的电填充后模块(PEM)。图4B到4G主要展示可能的不同模块配置中的一些配置的实例。

[0076] 图4B中所展示的电填充系统400包含四个镀敷/冲洗模块402及四个干燥/退火模块404。电填充系统400还包含可类似于上文所描述的交递工具340及346的交递工具406。所述四个镀敷/冲洗模块可各自包含经配置以镀敷晶片并冲洗晶片的设备。所述四个干燥/退火模块可各自包含经配置以干燥晶片并将所述晶片退火的设备。在一些实施方案中，电填充系统400可包含较少模块(例如，四个模块或六个模块)或较多模块(例如，十个模块或十二个模块)。此外，在一些实施方案中，电填充系统400中所展示的八个模块中的每一者可包含彼此上下堆叠的两个、三个或三个以上模块。举例来说，镀敷/冲洗模块408可包含彼此上下堆叠的三个镀敷/冲洗模块，且干燥/退火模块410可包含彼此上下堆叠的三个干燥/退火模块。

[0077] 电填充系统400中的模块可包含用于不同操作的设备，如本文中所描述。举例来说，四个镀敷/冲洗模块402可代替地为镀敷模块，且四个干燥/退火模块可代替地为冲洗/干燥/退火模块。作为另一实例，一些模块可为冲洗/干燥模块。在一些实施方案中，冲洗/干燥模块可包含经配置以使晶片快速旋转的组件。

[0078] 图4C中所展示的电填充系统430包含四个镀敷/冲洗模块402及四个干燥/退火模块404。电填充系统430还包含交递工具406。电填充系统430类似于电填充系统400，其中一个差异为所有镀敷/冲洗模块402在电填充系统430的一侧上且四个干燥/退火模块404在另一侧上。模块的不同配置在快速处理晶片方面可为较高效的。举例来说，使两个模块之间的转移距离及/或时间最小化可辅助快速地处理晶片。

[0079] 类似于电填充系统400中的模块，电填充系统430中的模块可包含用于不同操作的设备。举例来说，四个镀敷/冲洗模块402可代替地为镀敷模块，且四个干燥/退火模块可代替地为冲洗/干燥/退火模块。

[0080] 图4D中所展示的电填充系统460包含八个镀敷/冲洗/干燥模块462及八个退火模块464。电填充系统460还包含交递工具406。八个镀敷/冲洗/干燥模块可各自包含经配置以镀敷晶片、冲洗晶片并干燥晶片的设备。八个退火模块可各自包含经配置以将晶片退火的设备。如所展示，退火模块464处于两组退火模块中，其中每一组退火模块包含彼此上下堆叠的四个退火模块。

[0081] 图4E中所展示的电填充系统470包含四个镀敷模块472及四个冲洗/干燥/退火模块474。电填充系统470还包含交递工具406。四个镀敷模块可各自包含经配置以镀敷晶片的设备。四个冲洗/干燥/退火模块可各自包含经配置以冲洗晶片、干燥晶片并将晶片退火的设备。

[0082] 图4F中所展示的电填充系统480包含四个镀敷模块472、四个退火模块464、四个冲洗/干燥模块482及四个超载镀敷模块484。电填充系统480还包含交递工具406。如所展示，镀敷模块472、冲洗/干燥模块482及退火模块464彼此上下堆叠，从而形成这些模块的四个组。如本文中所描述，镀敷模块472可用于镀敷将借助退火模块464中的退火重新分布的铜。还如本文中所描述，超载镀敷模块484可用于镀敷铜体层。

[0083] 图4G中所展示的电填充系统490包含八个镀敷模块472、八个退火模块464、八个冲洗/干燥模块482及两个超载镀敷模块484。电填充系统480还包含交递工具406。如所展示，两个镀敷模块472彼此上下堆叠，从而形成这些模块的四个组。如本文中所描述，镀敷模块472可用于镀敷将借助退火模块464中的退火重新分布的铜。两个冲洗/干燥模块482也彼此上下堆叠，从而形成这些模块的四个组。八个退火模块464全部彼此上下堆叠，从而形成这些模块的一个堆叠。两个超载镀敷模块484也彼此上下堆叠，从而形成这些模块的一个堆叠。还如本文中所描述，超载镀敷模块484可用于镀敷铜体层。

[0084] 在上文所描述的方法的一些实施方案中，将铜镀敷到具有高薄层电阻的衬里层上。举例来说，薄钌层可具有约100欧姆/平方到200欧姆/平方的薄层电阻。一层的薄层电阻随其厚度降低而增加。当一层的薄层电阻为高时，晶片的边缘(在电镀设备中在所述边缘处进行电接触)与晶片的中心之间存在电压降(称为末端效应)。此电阻降在电镀工艺期间继续存在直到充足镀敷增加跨越晶片的电导并减小电压降为止。电阻降导致驱动晶片边缘附近的电镀反应的较大电压且因此导致晶片边缘处的较快速镀敷速率。因此，经镀敷层可具有晶片的边缘附近的厚度相对于晶片的中心增加的凹形轮廓。此末端效应可大致增加具有薄层电阻大于约1欧姆/平方的籽晶层或衬里层的晶片的晶片边缘附近的经镀敷层厚度且可导致边缘厚度随薄层电阻进一步增加而逐渐变大。一般来说，末端效应在产生厚度变化方面的影响主要集中在晶片直径的外部15mm到30mm处。

[0085] 当在具有高薄层电阻的表面上进行电镀时，可使用具有低导电率的电镀溶液。当电镀溶液导电率降低时，与贯穿电镀器皿的总体电压降相比，晶片中心与晶片边缘之间的相对电压降变小。经镀敷金属的厚度分布得到改进，因为驱动晶片边缘处的反应的电压相对于晶片中心处的电压来说并非大得多。在一些实施方案中，低导电率(高电阻率)电镀溶液具有高于约200Ω-cm或高于约1000Ω-cm的电阻率，其显著高于为约2Ω-cm到20Ω-cm的常规电镀溶液电阻率。然而，电镀溶液可仅具有高达某一水平的电阻率且仍含有足够铜以便可用所述电镀溶液镀敷铜。

[0086] 用以减小末端效应的其它方式包含给电镀设备添加辅助阴极、屏蔽物及电阻元件。下文进一步论述所有这些装置及技术。

[0087] 图5展示电镀设备的横截面示意图的实例。可在上文所描述的电填充模块或镀敷模块中的任何一者中包含电镀设备101。电镀设备101包含含有展示为处于液位105的电镀溶液的镀敷器皿103。晶片107可被浸没于所述电镀溶液中且由安装于可旋转心轴111上的“蛤壳”保持夹具109保持。所述可旋转心轴允许蛤壳109与晶片107一起旋转。蛤壳型电镀设备进一步描述于第6,156,167号美国专利及第6,800,187号美国专利中，所述专利两者以引用的方式并入本文中。当然，可采用除蛤壳型夹具以外的晶片保持器。

[0088] 阳极113安置于电镀器皿103内晶片107下面且通过阳极薄膜115(在一些实施方案中，其为离子选择性薄膜)与晶片区域分离。阳极薄膜下面的区域通常称为“阳极室”，且此室内的电解液称为“阳极液”。阳极薄膜115允许电镀器皿的阳极与阴极区域之间的离子连通，同时防止在阳极处产生的任何粒子进入晶片的附近并污染所述晶片。阳极薄膜还可适用于在电镀工艺期间重新分布电流且借此改进镀敷均匀性。阳极薄膜进一步描述于第6,126,798号美国专利及第6,569,299号美国专利中，所述专利两者以引用的方式并入本文中。

[0089] 可通过泵117将电镀溶液连续地提供到电镀器皿103。一般来说，电镀溶液向上穿过阳极薄膜115及电阻元件119流动到晶片107的中心且接着径向向外及跨越晶片流动。在一些实施方案中，可从电镀器皿103的侧面将电镀溶液提供到所述电镀器皿的阳极区域中。在一些实施方案中，可经由单独的入口将电镀溶液供应到镀敷器皿的阳极及阴极区域中。

[0090] 电阻元件119位于紧密接近晶片处(在各种实施方案中，在约10毫米或者约3毫米到8毫米内)且充当晶片的恒定电流源。也就是说，电阻元件119对晶片附近的电解液电流进行塑形以在晶片面上提供相对均匀的电流分布。所述元件含有多个一维通孔，如下文进一步描述。关于电阻元件的进一步细节可在标题为“用于电镀的方法及设备(METHOD AND APPARATUS FOR ELECTROPLATING)”且于2008年11月7日提出申请的第12/291,356号美国专利申请案中找到，所述申请案以引用的方式并入本文中。

[0091] 电镀溶液接着从电镀器皿103溢流到溢流储槽121，如箭头123所指示。可过滤(未展示)电镀溶液并如箭头125所指示使其返回到泵117，从而完成电镀溶液的再循环。

[0092] 含有第二阴极(即，窃流阴极)129的第二阴极室127可位于电镀器皿103的外侧上及晶片外围。一般来说，第二阴极可定位于电镀器皿内或电镀器皿外侧的若干个位置处。

[0093] 在一些实施方案中，电镀溶液从电镀器皿103的堰壁溢流到第二阴极室127中。在一些实施方案中，第二阴极室127通过具有由离子可渗透薄膜覆盖的多个开口的壁而与电镀器皿103分离。所述薄膜允许电镀器皿103与第二阴极室127之间的离子连通，借此允许将电流转向到第二阴极。薄膜的孔隙率可使得其不允许颗粒材料从第二阴极室127跨越到电镀器皿103且导致晶片污染。壁中的开口可采取圆形孔、狭槽或各种大小的其它形状的形式。在一个实施方案中，所述开口为具有(例如)约12毫米×90毫米的尺寸的狭槽。可能有用于允许第二阴极室与电镀器皿之间的流体及/或离子连通的其它机制。实例包含其中薄膜而非不可渗透壁提供第二阴极室中的电镀溶液与电镀器皿中的电镀溶液之间的大部分势垒的设计。在此些实施方案中，刚性框架可提供对薄膜的支撑。

[0094] 可使用两个DC电力供应器135及137来分别控制到晶片107及到第二阴极129的电流。电力供应器135具有经由一个或一个以上滑环、电刷或触点(未展示)电连接到晶片107的负输出引线139。电力供应器135的正输出引线141电连接到位于电镀器皿103中的阳极113。举例来说，所述电力供应器可具有高达约250伏的输出电压。类似地，电力供应器137具有电连接到第二阴极129的负输出引线143及电连接到阳极113的正输出引线145。或者，可使用具有多个可独立控制电插口的一个电力供应器将不同电平的电流提供到晶片及第二阴极。

[0095] 电力供应器135及137可连接到控制器147，控制器147允许对提供到电镀设备300的元件的电流及电位的调制。举例来说，所述控制器可允许以电流受控或电位受控状态进行电镀。系统控制器330可包含规定需要施加到电镀设备的各种元件的电流及电压电平以及需要改变这些电平的时间的程序指令。举例来说，其可包含用于在将晶片浸没到电镀溶液中之后即刻从电位控制转变到电流控制的程序指令。

[0096] 在使用期间，电力供应器135及137将晶片107及第二阴极129两者偏置为相对于阳极113具有负电位。此致使从阳极113流动到晶片107的电流被部分地或大致转向到第二阴极129。上文所描述的电路还可包含将在不期望电流反转时防止此反转的一个或数个二极管。在电镀工艺期间可能发生不合意的电流反馈，因为设定为接地电位的阳极113为晶片电路及第二阴极电路两者的共用元件。

[0097] 施加到第二阴极129的电流的电平通常设定为比施加到晶片107的电流的电平低的值，其中第二阴极电流呈现为晶片电流的一百分比。举例来说，10％第二阴极电流对应于第二阴极处的为到晶片的电流的10％的电流。如本文中所使用的电流的方向为净正离子通量的方向。在电镀期间，在晶片表面及第二阴极表面两者上会发生电化学还原(例如Cu2++2e-＝Cu0)，此导致在晶片及第二阴极两者的表面上沉积铜。由于将电流从晶片转向到第二阴极，因此可缩小晶片的边缘处的所沉积铜层的厚度。此效应通常在晶片的外部20毫米处发生且在其外部10毫米处尤其突出，特别是在对衬里层或薄籽晶层执行电镀时。第二阴极
129的使用可大致改进由末端及场效应产生的中心-边缘不均匀性。可单独地或结合其它辅助阴极或结合多个固定或动态屏蔽物使用第二阴极。

[0098] 关于辅助阴极(包含二级及三级阴极)的进一步细节可在标题为“用于电镀的方法及设备(METHOD AND APPARATUS FOR ELECTROPLATING)”且于2009年6月9日提出申请的第12/481,503号美国专利申请案中找到，所述申请案以引用的方式并入本文中。应理解，辅助阴极及其相关联电力供应器为任选特征。

[0099] 一个或一个以上屏蔽物(例如149)可定位于电镀器皿内电阻元件119与阳极113之间(例如，在晶片面向下系统中的电阻元件下面)。所述屏蔽物通常为环形状的电介质插入件，其用于对电流分布曲线进行塑形并改进电镀的均匀性，例如在以引用的方式并入本文中的第6,027,631号美国专利中所描述的那些。可采用所属领域的技术人员已知的其它屏蔽物设计及形状。

[0100] 一般来说，所述屏蔽物可采取任何形状，包含楔形、条形、圆形、椭圆形的形状及其它几何设计。环形状的插入件还可在其内侧直径处具有若干图案，所述图案可改进屏蔽物以所期望方式对电流通量进行塑形的能力。所述屏蔽物的功能可不同，此取决于其在电镀器皿中的位置。所述设备可包含静态屏蔽物以及可变场塑形元件中的任一者，例如在第6,402,923号美国专利及第7,070,686号美国专利中所描述的那些，所述专利两者以引用的方式并入本文中。设备还可包含例如第6,497,801号美国专利中所描述的分段阳极或例如第
6,755,954号及第6,773,571号美国专利中所描述的同心阳极中的任一者，所有所述专利均以引用的方式并入本文中。尽管屏蔽插入件可适用于改进电镀均匀性，但在一些实施方案中，可不使用所述屏蔽插入件或者可采用替代屏蔽配置。

[0101] 屏蔽物(例如屏蔽物151)可定位于电镀器皿内电阻元件119与晶片107之间。在一些实施方案中，屏蔽物可驻存在围绕电阻元件的周界处以进一步改进边缘-中心镀敷均匀性。在一些实施方案中，屏蔽物可驻存在电阻元件正上面。在一些实施方案中，屏蔽物可定位于电阻元件与晶片之间以阻挡元件的外围区域处的穿孔中的至少一些穿孔与晶片之间的路径。

[0102] 电阻元件

[0103] 在一些实施方案中，电阻元件119可为具有连续三维孔隙网络的多微孔板或圆盘(例如，由陶瓷或玻璃的烧结粒子制成的板)。具有三维孔隙网络的多孔板包含缠结孔隙，经由所述缠结孔隙离子电流既可沿阳极的大体方向垂直向上穿过板行进到晶片又可横向地行进(例如，从板的中心到边缘)。用于此些板的适合设计的实例描述于以引用的方式并入本文中的第7,622,024号美国专利中。

[0104] 在一些实施方案中，电阻元件119可包含提供穿过所述电阻元件的路径的在元件的主体内大致不彼此连通的孔隙或通道。此些孔隙或通道可为线性或非线性的。此些孔隙或通道还可平行或不平行于离子电流的方向。

[0105] 在一些实施方案中，电阻元件119可包含大体平行于离子电流的方向且在元件的主体内大致不彼此连通的线性孔隙或通道(即，电阻元件中的一维通孔)。此孔隙或通道配置使元件中的离子电流的横向移动最小化。离子电流以一维的方式(即，大致沿垂直于电阻元件附近的最近经镀敷表面(例如，晶片107)的向量方向)流动。此电阻元件称为一维电阻元件。

[0106] 包含一维通孔的电阻元件(也称为一维多孔高电阻虚拟阳极或HRVA)通常为由具有穿过其钻孔(或以其它方式制作)的多个孔的离子电阻材料制成的圆盘(还可使用其它形状)。所述孔并不在圆盘的主体内形成连通通道且通常沿大致垂直于晶片的表面的方向延伸穿过所述圆盘。多种离子电阻材料可用于圆盘主体，包含聚碳酸酯、聚乙烯、聚丙烯、聚偏二氟乙烯(PVDF)、聚四氟乙烯、聚砜等。在一些实施方案中，圆盘材料在酸性电解液环境中耐降解、相对硬且容易通过机加工来处理。

[0107] 在一些实施方案中，所述电阻元件可紧密接近工件且支配电镀设备的总体电阻。当所述电阻元件相对于工件薄层电阻具有充足电阻时，所述电阻元件可近似均匀分布电流源。一般来说，正被镀敷的层的薄层电阻越高，辅助减轻末端效应所需要的电阻元件的电阻就越高，或电镀溶液的电阻率就越高。借助高电阻的电阻元件，在一些实施方案中，可使用较低电阻率的电解液且反之亦然。

[0108] 通过使工件保持靠近于电阻元件，从元件的顶部到工件的表面的离子电阻比从元件的中心-顶部到工件边缘的离子路径电阻小得多，从而大致补偿衬里层的籽晶层中的薄层电阻且在工件的中心上方引导显著量的电流。与使用紧密接近晶片的电阻元件相关联的细节进一步论述于第11/040,359号美国专利申请案中。

[0109] 无论电阻元件是准许一维还是一维以上的电流，在一些实施方案中，其均可与工件共延伸。因此，当工件为晶片时，电阻元件具有通常接近正被镀敷的晶片的直径的直径。举例来说，电阻元件直径可在直径上为约150毫米到450毫米，其中约200毫米电阻元件用于
200毫米晶片，约300毫米电阻元件用于300毫米晶片，且约450毫米电阻元件用于450毫米晶片，等等。在其中晶片具有大体圆形形状但在边缘处具有不规则凹凸(例如凹口或其中按弦切割晶片的平坦区域)的实例中，仍可使用圆盘形状的电阻元件，但可对电镀设备做出其它补偿调整，如第12/291,356号美国专利申请案中所描述。

[0110] 在一些实施方案中，电阻元件具有大于待镀敷的晶片的直径的直径(例如，大于200毫米或300毫米)且具有无孔的外部边缘部分(在一维电阻元件的情况下)。此边缘部分可用于围绕晶片的外围形成小间隙(电阻元件边缘部分与晶片边缘或晶片保持杯的底部之间的外围间隙)且辅助将电阻元件安装于镀敷器皿内。在一些实施方案中，无孔电阻元件边缘(从电阻元件的外部边缘到电阻元件的具有孔的部分的边缘)的大小为约5毫米到50毫米。

[0111] 在一维电阻元件的一些实施方案中，元件中的通孔的数目可为大的，其中每一孔的直径为小的。一般来说，每一孔的直径可小于电阻元件与工件之间的间隙的约四分之一。在一些实施方案中，孔的数目可为约5,000到12,000。在一些实施方案中，每一孔(至少95％的孔)可具有小于约5毫米或小于约1.25毫米的直径(或其它主尺寸)。

[0112] 图6A及6B展示一维电阻元件的视图的实例。图6A展示电阻元件602的俯视图的实例，其图解说明电阻元件的顶部表面。电阻元件602包含大量的小直径开口(展示为黑点)。图6B展示电阻元件602的横截面图的实例。如图6B中所展示，通孔大致垂直于电阻元件的顶部及底部表面。

[0113] 在一些实施方案中，电阻元件的厚度为约5毫米到50毫米，例如，约10毫米到25毫米或约10毫米到20毫米。在一些实施方案中，电阻元件的厚度小于晶片直径的约15％。

[0114] 用于给定电镀溶液的电镀设备中的电阻元件的电阻取决于若干个参数，包含电阻元件的厚度及电阻元件的孔隙率。电阻元件的孔隙率可由孔在电阻元件的表面上的开口所占据的面积除以电阻元件的表面所占据的面积界定。注意，电阻元件的表面所占据的此区为作用区(即，与电解液接触的区)且不包含电阻元件的用于将电阻元件安装或保持于电镀设备中的区域。在一些实施方案中，电阻元件的孔隙率可为约1％到5％或约1％到3％。

[0115] 在一些实例中，可在其中末端效应较大的应用中使用高电阻的电阻元件。举例来说，高电阻的电阻元件可能在正被镀敷的表面的薄层电阻为约100欧姆/平方到200欧姆/平方时特别有用。在上文所描述的方法的实施方案中，在将铜直接镀敷到衬里层上时末端效应可能为大的。举例来说，一个此种衬里层可为钌。

[0116] 可通过确定待由电阻元件占据的体积中的电镀溶液的电阻来确定所述电阻元件的电阻。举例来说，用于电镀300毫米晶片的电阻元件可包含直径为288毫米的作用区域(652cm2的作用区)且其厚度为1.27cm。因此，具有1250欧姆-厘米(Ω-cm)的电阻率的电镀溶液在待由电阻元件占据的体积内的电阻为(1250Ω-cm)*(1.27cm)/(652cm2)或2.43Ω。在电镀设备中的电阻元件具有2.43％的孔隙率的情况下，在电阻元件未就位的情况下所述体积的仅2.43％可用于传导。因此，电阻元件的电阻为(2.43Ω)/(2.43％)或100.1Ω。

[0117] 表1包含针对1250Ω-cm电镀溶液具有直径为288毫米的作用区域的一些示范性一维电阻元件的电阻。

[0118]

[0119]

[0120] 表1.示范性一维电阻元件的电阻

[0121] 在一些实施方案中，电阻元件的电阻(假设用于电镀300毫米晶片衬底的电阻元件，其在距晶片衬底表面约3毫米到8毫米的距离处使用)为约25欧姆到250欧姆(Ω)、约25Ω到75Ω、约75Ω到150Ω或约150Ω到250Ω。

[0122] 电阻元件还可由其电阻除以所述电阻元件的面的作用面积来表征。因此，电阻元件可具有约0.04Ω/cm2到0.4Ω/cm2、约0.04Ω/cm2到0.1Ω/cm2、约0.1Ω/cm2到0.2Ω/cm2或约0.2Ω/cm2到0.4Ω/cm2的每面积电阻。

[0123] 并入有高电阻的电阻元件的电镀设备可需要具有相对高输出电压以在典型的所期望电流电平下进行镀敷的电力供应器。举例来说，能够提供约50伏或更大的输出电压的电力供应器可与高电阻的电阻元件(例如表1中的2X电阻元件)一起使用。更具体来说，电力供应器可能够提供约100伏到175伏的输出电压(其中150伏为典型实例)。能够提供甚至更高输出电压(例如，约150伏到250伏)的电力供应器可与具有更高电阻的电阻元件(例如，表1中的4X电阻元件)一起使用。

[0124] 当将铜镀敷到钌上时，在晶片与阴极之间施加的电位取决于钌层的厚度及晶片直径。举例来说，对于300毫米晶片，当将铜镀敷到3纳米厚的钌层上时，约75伏的电位可与表1中的2X电阻元件一起使用，此产生约0.75安的镀敷电流。对于在300毫米晶片的表面上具有不同钌厚度的所述晶片，当将铜镀敷到钌上时，约70伏到120伏的电位可与表1中的2X电阻元件一起使用，从而产生约0.75安到1.2安的镀敷电流。

[0125] 电阻元件的电阻由贯穿所述电阻元件的厚度为低但连续连接的孔隙率产生。在电镀溶液中，此可形成非常高电阻的紧凑区域，此可定位于紧密接近晶片表面处。相比之下，具有较低及非一维孔隙率的厚电阻元件可具有与本文中所揭示的电阻元件相同的电阻，但此厚电阻元件的电流转向特性可能不相同。此厚电阻元件内的电流可趋向于进入元件的中心区域且随着其向上流动而径向向外流动。

[0126] 一维电阻元件的另一重要参数为通孔直径(或其它主尺寸)与元件距晶片的距离的比率。以实验方式且随后通过计算机建模检验发现，此比率应近似为1或更小(例如，小于约0.8或小于约0.25)。在一些实施方案中，此比率为约0.1，以提供良好电镀均匀性性能。换句话说，孔的直径可等于或小于从电阻元件到工件的距离。如果孔直径大于晶片到电阻元件距离，那么孔可在其上面的经镀敷层上留下其个别电流图像或“印迹”，借此导致经镀敷层中的小规模不均匀性。上文所述的孔直径值是指在接近晶片的电阻元件面上测量的孔开口的直径。在一些实施方案中，电阻元件的近面及远面两者上的孔直径相同，但孔也可为渐细的。

[0127] 尽管图6A中所展示的电阻元件具有均匀的孔分布，但在其它实施方案中，电阻元件可具有带有不均匀孔分布或带有经阻挡以形成不均匀孔分布的孔的区域。此孔分布可将较多电流引导到工件的中心，以便可较均匀地镀敷高薄层电阻层。然而，如果使用不均匀孔分布，那么具有低薄层电阻的非常厚的膜可趋向于较不均匀地镀敷。经阻挡或缺失的孔可在径向、方位角或两个方向上为不均匀的。

[0128] 在一些实施方案中，电阻元件大致平行于工件表面及阳极表面定位，且一维孔平行于晶片表面与阳极表面之间的方向定向。在其它实施方案中，所述孔中的至少一些孔使其相对角度修改以相对于元件厚度改变孔长度且借此修改孔对电阻的局部贡献。

[0129] 应注意，一维多孔电阻元件不同于所谓的扩散板。扩散板的主要功能是分布电解液的流动而非提供显著电阻。扩散板通常具有构成足以经由显著粘性流阻实现大致均匀电解液流动的大得多的净孔隙率(在从25％到80％的范围内)且一般来说对电镀设备的电阻具有较小的(通常微不足道的)总体贡献的开口。相比之下，一维电阻元件可显著增加电镀设备的电阻，此对于改进电镀均匀性可能为所需要的。

[0130] 实验

[0131] 在一种工艺中，在Ru衬里层上镀敷10纳米的铜。借助类似于在第7,799,684号美国专利中所描述的方法的方法来镀敷铜层。接着冲洗并干燥铜层。在形成气体中于约300℃下将铜层退火。再重复所述过程三次；即，执行工艺操作的四个循环。

[0132] 晶片的横截面的扫描电子显微术(SEM)显微照片展示所述工艺操作完全地填充具有约30纳米到60纳米的宽度的特征。晶片的在特征附近的场区域上剩余甚少或不剩余铜，这归因于铜重新分布到所述特征中。在晶片的不包含任何特征的区域中，场区域中剩余铜。

[0133] 在另一工艺中，在Ru势垒层上镀敷10纳米的铜。借助类似于在第7,799,684号美国专利中所描述的方法的方法来镀敷铜层。接着冲洗并干燥铜层。在形成气体中于约200℃下将铜层退火。再重复所述过程三次；即，执行工艺操作的四个循环。

[0134] 晶片的横截面的SEM显微照片展示所述工艺操作部分地填充具有约60纳米的宽度的特征。在晶片的场区域上剩余一些铜。在晶片的不包含任何特征的区域中，场区域中剩余铜。

[0135] 未来实施方案

[0136] 本文中所描述的设备及方法还可结合光刻图案化工具或工艺使用，(举例来说)以制作或制造半导体装置、显示器、LED、光伏面板等。通常，(尽管不必)此些工具/工艺将在常见制作设施中一起使用或进行。对膜的光刻图案化通常包括以下步骤中的一些或所有步骤，每一步骤借助若干个可能的工具来实现：(1)使用旋涂或喷涂工具在工件(即，衬底)上施加光致抗蚀剂；(2)使用热板、炉子或UV固化工具来使光致抗蚀剂固化；(3)借助工具(例如，晶片步进器)来将所述光致抗蚀剂暴露于可见、UV或x射线光；(4)使所述抗蚀剂显影以便使用工具(例如，湿蚀刻槽)来选择性地移除抗蚀剂并借此对其进行图案化；(5)通过使用干式或等离子辅助蚀刻工具来将抗蚀剂图案转移到下伏膜或工件中；及(6)使用工具(例如，RF或微波等离子抗蚀剂剥离剂)来移除所述抗蚀剂。