基于自激励单电子自旋电磁晶体管的应用电路

摘要

本发明公开了一种基于自激励单电子自旋电磁晶体管的应用电路，包括由自激励单电子自旋电磁晶体管和环路电阻R1组成的squit环，自激励单电子自旋电磁晶体管的源极、漏极与源漏极电压Vds1连接，栅极与栅极电压Vg连接，squit环的右侧与射频电路形成互感，左侧通过栅极电压Vg与待测电压Vs连接，自激励单电子自旋电磁晶体管包括设置有纳米碳化硅薄膜结构、源极、漏极、栅极的衬底，纳米碳化硅薄膜结构由层状纳米碳化硅单晶体薄膜互嵌构成，纳米碳化硅薄膜结构的两端分别与源极和漏极接触，形成源漏极有源区，纳米碳化硅薄膜结构的上部依次设置有绝缘层、接触金属层，栅极从接触金属层引出。本发明具有灵敏度高、测量准确的特点。

权利要求

1.一种基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：包括由自激励单电子自旋电磁晶体管和环路电阻R1组成的自旋量子干涉晶体管环，所述自激励单电子自旋电磁晶体管的源极、漏极与源漏极电压Vds1连接，栅极与栅极电压Vg连接，所述自旋量子干涉晶体管环的右侧与射频电路形成互感，左侧通过栅极电压Vg与待测电压Vs连接，所述自激励单电子自旋电磁晶体管包括设置有纳米碳化硅薄膜结构(2)、源极(3)、漏极(4)、栅极(7)的衬底(1)，所述纳米碳化硅薄膜结构(2)由层状纳米碳化硅单晶体薄膜(2-1)互嵌构成，所述纳米碳化硅薄膜结构(2)的两端分别与源极(3)和漏极(4)接触，形成源漏极有源区，所述纳米碳化硅薄膜结构(2)的上部依次设置有绝缘层(5)、接触金属层(6)，所述栅极(7)从接触金属层(6)引出。

2.根据权利要求1所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述射频电路包括脉冲电压Vp、电容C、谐振负载电阻R、电感LT和射频偏置电流Irf-bias。

3.根据权利要求1所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述射频电路包括自激励单电子自旋电磁晶体管、电容C、谐振负载电阻R、电感LT和射频偏置电流Irf-bias，所述自激励单电子自旋电磁晶体管的栅极接栅极电压VgT，源极、漏极接源漏极电压VdsT。

4.根据权利要求1所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述自激励单电子自旋电磁晶体管在栅极电压Vg的阈值以上的有效区间内以及源漏极电压Vds1的有效区间内运行，以维持晶体管源漏极自旋电子电流的干涉。

5.根据权利要求1所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述待测电压Vs与电感LS、负载电阻Rs构成环路。

6.根据权利要求1所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述射频电路还包括由集成运算放大器和一个二极管构成的工作电路。

7.根据权利要求2所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述纳米碳化硅薄膜结构(2)为多型纳米碳化硅单晶体构成，形成多型层互嵌结构。

8.根据权利要求2所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述纳米碳化硅薄膜结构(2)的中间层为纯净碳化硅单晶体薄膜，其他层为轻掺杂碳化硅单晶体薄膜，所述纳米碳化硅薄膜结构(2)中每一层纳米碳化硅单晶体薄膜(2-1)的厚度为

1～100nm。

9.根据权利要求8所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述纳米碳化硅单晶体包括4H、6H、3C、15R、准晶态碳化硅中一种或多种。

10.根据权利要求9所述的基于自激励单电子自旋电磁晶体管的应用电路，其特征在于：所述纳米碳化硅单晶体薄膜(2-1)为P型掺杂或者N型掺杂的，分别构成纳米线异质结。

说明书

基于自激励单电子自旋电磁晶体管的应用电路

技术领域

[0001] 本发明属于量子科学与技术领域，涉及量子干涉器件的应用电路，具体地指一种基于自激励单电子自旋电磁晶体管的应用电路。

背景技术

[0002] 自从1911年荷兰科学家海克·卡末林·昂内斯(Heike Kamerlingh Onnes)等人发现接近绝对零度的低温下个别金属呈现电阻为零和电压为零的超导现象以来，人类对于超导体的研究取得了瞩目成就，最重要的发现是1962年英国物理学家Josephson，Brian David发现后来以其名字命名的Josephson结。约瑟夫森计算了超导结的隧道效应并得出结论：如果两个超导体距离足够近，电子对可以通过超导体之间的极薄绝缘层形成超导电流，而超导结上并不出现电压；如果超导结上加有电压，可产生高频超导电流。约瑟夫森由于预言隧道超导电流而获得1973年度诺贝尔物理学奖。利用Josephson结发明了超导量子干涉器件(superconducting quantum interference device system，squids)。如今，在各行各业的高精度磁场测试设备中都配备了squids。这一设备是灵敏度极高磁感应强度的测试器件。但它运行条件苛刻，就是在低温下运行，尽管现在有人采用高温超导体，但也是停留在液氮温区。这给在室温下需要运行量子干涉器件测试磁场强度带来了困难，发现和制造新的能够应用于室温下测试磁场现象的器件成为必要。

[0003] 利用Josephson结建立超导弱连接，制造灵敏的电子测量装置，一直是活跃课题。Squids按照结构或工作方式可分为两种：即直流超导量子干涉仪，简称dc-squid，器件含有两个Josephson结的超导环；另一种是工作在射频10MHz～100GHz范围的单Josephson结的超导环，它配置一个与之耦合的射频谐振电路，称为射频超导量子干涉仪，简称rf-sqiuds。
超导量子干涉仪是极为灵敏的磁通电压转换器。当外部磁通穿过squid环时，squid的状态就会变化，通过电子线路将这些磁通的变化转化为电压信号输出，从而检测出外部磁通的变化。它的灵敏度是自旋量子干涉晶体管之外的最灵敏磁通检测技术。尽管采用高温超导体制作squid实现了液氮温区的检测技术，由于高温超导体并不稳定，且制造工艺复杂，设备运行仍然显得笨拙和成本昂贵，发展室温下自旋量子干涉晶体管成为亟需。

发明内容

[0004] 基于背景技术存在的技术问题，本发明提出了基于自激励单电子自旋电磁晶体管的应用电路，以自激励单电子自旋电磁晶体管构造测试电路，其灵敏度高、能够大幅提高测量准确率。

[0005] 为达到上述目的，本发明提及的一种基于自激励单电子自旋电磁晶体管，其特殊之处在于，包括由自激励单电子自旋电磁晶体管和环路电阻R1组成的自旋量子干涉晶体管(spin quantum interference transistor，简称squit)环，所述自激励单电子自旋电磁晶体管的源极、漏极与源漏极电压Vds1连接，栅极与栅极电压Vg连接，所述自旋量子干涉晶体管环的右侧与射频电路形成互感，左侧通过栅极电压Vg与待测电压Vs连接，所述自激励单电子自旋电磁晶体管包括设置有纳米碳化硅薄膜结构、源极、漏极、栅极的衬底，所述纳米碳化硅薄膜结构由层状纳米碳化硅单晶体薄膜互嵌构成，所述纳米碳化硅薄膜结构的两端分别与源极和漏极接触，形成源漏极有源区，所述纳米碳化硅薄膜结构的上部依次设置有绝缘层、接触金属层，所述栅极从接触金属层引出。

[0006] 进一步地，所述射频电路包括脉冲电压Vp、电容C、谐振负载电阻R、电感LT和射频偏置电流Irf-bias，射频电路向squit提供能量，偏执rf-squit。

[0007] 更进一步地，所述射频电路包括自激励单电子自旋电磁晶体管、电容C、谐振负载电阻R、电感LT和射频偏置电流Irf-bias，所述自激励单电子自旋电磁晶体管的栅极接栅极电压VgT，源极、漏极接源漏极电压VdsT，利用自激励单电子自旋电磁晶体管替代脉冲电压源和偏置电流。

[0008] 更进一步地，所述在自激励单电子自旋电磁晶体管栅极电压Vg的阈值以上的有效区间内以及源漏极电压Vds1的有效区间内运行，以维持晶体管源漏极自旋电子电流的干涉。

[0009] 更进一步地，所述待测电压Vs与电感LS、负载电阻Rs构成环路，以防止谐振回路的干扰，使得在Vp高频或者甚高频时，将这一部件构成短路，并使负载落在负载电阻Rs上。

[0010] 更进一步地，所述射频电路还包括由集成运算放大器和一个二极管构成的工作电路。

[0011] 更进一步地，所述纳米碳化硅薄膜结构为多型纳米碳化硅单晶体构成，形成多型层互嵌结构。

[0012] 更进一步地，所述纳米碳化硅薄膜结构的中间层为纯净碳化硅单晶体薄膜，其他层为轻掺杂碳化硅单晶体薄膜。

[0013] 更进一步地，所述纳米碳化硅单晶体包括4H、6H、3C、15R、准晶态碳化硅中一种或多种。

[0014] 更进一步地，所述纳米碳化硅薄膜结构中每一层纳米碳化硅单晶体薄膜的厚度为1～100nm。

[0015] 更进一步地，所述纳米碳化硅单晶体薄膜为P型掺杂或者N型掺杂的，分别构成纳米线异质结。

[0016] 本发明基于自激励单电子自旋电磁晶体管的应用电路由自激励单电子自旋电磁晶体管实现，自激励单电子自旋电磁晶体管设置由层状纳米碳化硅单晶体薄膜互嵌构成的纳米碳化硅薄膜结构形成的纳米线或带，作为晶体管有源区，源漏极用Pd作为接触金属，形成肖特基势垒，其中出现隧穿。在室温下，对一个晶体管回路环路进行Ramsey干涉实验测试，得出了其相干时间超过150ms，对另外一个晶体管回路进行Rabi谐振测试，其相干时间为156ms，证实在栅极电压的阈值超过后，运用本发明基于自激励单电子自旋电磁晶体管的应用电路测试电压具有灵敏度高、测量准确的特点。

附图说明

[0017] 图1为本发明基于自激励单电子自旋电磁晶体管的应用电路的第一种实施例的电路图。

[0018] 图2为本发明基于自激励单电子自旋电磁晶体管的应用电路的第二种实施例的电路图。

[0019] 图3为图1和图2中基于自激励单电子自旋电磁晶体管的结构示意图。

[0020] 图4为基于自激励单电子自旋电磁晶体管的量子干涉晶体管的直流的电路图。

[0021] 图5为自激励单电子自旋电磁晶体管的Ramsey干涉实验测试结果示意图。

[0022] 图6为自激励单电子自旋电磁晶体管的Rabi谐振测试结果示意图。

[0023] 图中，衬底1，纳米碳化硅薄膜结构2，纳米碳化硅单晶体薄膜2-1，源极3，漏极4，绝缘层5，接触金属层6，栅极7。

具体实施方式

[0024] 下面结合附图及实施例对本发明作进一步的详细描述，但该实施例不应理解为对本发明的限制。

[0025] 本发明提出的一种基于自激励单电子自旋电磁晶体管的应用电路，包括由自激励单电子自旋电磁晶体管和环路电阻R1组成的squit环，所述自激励单电子自旋电磁晶体管的源极、漏极与源漏极电压Vds1连接，栅极与栅极电压Vg连接，所述squit环的右侧与射频电路形成互感，左侧通过栅极电压Vg与待测电压Vs连接。待测电压Vs与电感LS、负载电阻Rs构成环路。其中，T1是晶体管，Vg是栅极电压，S和D分别是晶体管的源漏电极，Vds是源漏电压，R1是环路电阻，其值非常小，远小于晶体管中纳米线电阻和源漏极之间的电阻r(图中未标出)。自激励单电子自旋电磁晶体管的栅极电压Vg的阈值以上的有效区间内以及源漏极电压Vds1的有效区间内运行，以维持晶体管源漏极自旋电子电流的干涉。图右边是射频电路部分，这是一个储能电路。它与单晶体管电流耦合，使之产生电压响应，通过射频电压Vp供电，产生磁通量Ф，互感作用M在单晶体管环路产生耦合，从而供电给晶体管。这两个电路有耦合，这种耦合是谐振电路回路产生的共振频率，与squit环路的共振频率相同时，产生耦合。

[0026] 如图1所示，本发明的第一个实施方式中，所述射频电路包括脉冲电压Vp、电容C、谐振负载电阻R、电感LT和射频偏置电流Irf-bias。

[0027] 图右边为电感LT和电容C构成谐振回路，它具有一个射频脉冲电压Vp和一个偏置电流Irf-bias，所有负载落在电阻R上；中间是由一个自激励单电子自旋电磁晶体管和电阻R1构成的环路，晶体管的栅极接直流偏压——栅电压Vg，再接测试电压，此为一交流信号。为防止右边的谐振回路干扰，设置了电感Ls，使在Vp高频或甚高频时，可使这一部件构成短路，并使负载落在Rs上。M是squit(spin quantum interference transistor)环和谐振回路之间的互感。在谐振回路后接一个集成运算放大器和一个二极管，作为工作电路(图中未画出)。射频电流通过谐振回路向squit提供能量，即偏置rf-squit，而squit环在从谐振回路汲取能量的过程中，也会把待测信号的外磁场信号或电压信号传递给谐振回路，这样被测磁场或电压信号的就会通过谐振回路被取出。再通过高频放大、检波后，获得与被测磁场的电压信号。锁定回路将输出信号反馈到谐振回路上，从而在rf-squit内产生补偿磁场，构成磁通锁定式，使输出电压与外磁通成线性关系。这里需要叠加的电流要小于纳米线碳化硅晶体管的阈值电流。以防止晶体管被击穿。

[0028] 如图2所示，本发明的第二个实施方式中，将第一个实施方式中的射频电路中脉冲电压源和偏置电流的功能用另一个自激励单电子自旋电磁晶体管环路取代，它用源漏电压产生脉冲电压，并产生射频电流，取代脉冲电压和射频电流。则所述射频电路包括自激励单电子自旋电磁晶体管、电容C、谐振负载电阻R、电感LT和射频偏置电流Irf-bias，所述自激励单电子自旋电磁晶体管的栅极接栅极电压VgT，源极、漏极接源漏极电压VdsT。

[0029] 本发明基于自激励单电子自旋电磁晶体管实现，所示自激励单电子自旋电磁晶体管的结构如图3所示，包括衬底1，衬底1上设置有纳米碳化硅薄膜结构2、源极3、漏极4和栅极7。纳米碳化硅薄膜结构2的两端分别与源极3和漏极4接触，形成源漏极有源区。纳米碳化硅薄膜结构2由层状纳米碳化硅单晶体薄膜2-1互嵌构成。纳米碳化硅薄膜结构2的上部依次设置有绝缘层5、接触金属层6，栅极7从接触金属层6引出。

[0030] 纳米碳化硅薄膜结构2为多型纳米碳化硅单晶体构成，纳米碳化硅单晶体包括4H、6H、3C、15R、准晶态碳化硅中一种或多种。一种或者多种纳米碳化硅单晶体相互叠加，形成多型层互嵌结构。每一层纳米碳化硅单晶体薄膜2-1的厚度为1～100nm。中间层为纯净碳化硅单晶体薄膜，其他层为轻掺杂碳化硅单晶体薄膜。纳米碳化硅单晶体薄膜2-1为P型掺杂或者N型掺杂的，分别构成纳米线异质结。

[0031] 纳米碳化硅薄膜结构2的实施方式有多种，以下列举其中几种实施方式。1)纳米碳化硅薄膜结构2为三层结构，第一层纳米碳化硅单晶体薄膜2-1、第三层纳米碳化硅单晶体薄膜2-1为6H-SiC薄膜，并进行重掺杂工艺处理，第二层纳米碳化硅单晶体薄膜2-1为纯净的4H-SiC碳化硅薄膜。2)纳米碳化硅薄膜结构2为三层结构，第一层纳米碳化硅单晶体薄膜2-1、第三层纳米碳化硅单晶体薄膜2-1为4H-SiC薄膜，并进行轻掺杂工艺处理，第二层纳米碳化硅单晶体薄膜2-1为纯净的15R碳化硅薄膜。3)纳米碳化硅薄膜结构2为三层结构，第一层纳米碳化硅单晶体薄膜2-1、第三层纳米碳化硅单晶体薄膜2-1为4H-SiC薄膜，并进行轻掺杂工艺处理，第二层纳米碳化硅单晶体薄膜2-1为纯净的3C碳化硅薄膜。4)纳米碳化硅薄膜结构2为三层结构，第一层、第二层、第三层纳米碳化硅单晶体薄膜2-1均为3C薄膜，其中第一层、第三层掺杂P、N元素，形成N型掺杂，第二层纳米碳化硅单晶体薄膜2-1为纯净的3C碳化硅纯净半导体薄膜。5)纳米碳化硅薄膜结构2为三层结构，第二层纳米碳化硅单晶体薄膜2-1为掺杂B元素的准晶态薄膜，第一层碳化硅单晶体薄膜2-1、第三层纳米碳化硅单晶体薄膜2-1为3C碳化硅薄膜，轻掺杂B元素，形成P型掺杂。

[0032] 采用自激励自旋单电子电磁晶体管构造量子干涉晶体管时：首先确定所测试信号的能量和功率具体参数范围，选择晶体管的栅极电容、源漏极电感，或者说源极和漏极和纳米线碳化硅构成的电感的参数。其它无源元件如电阻、电容和电感取相应的值，将其制备在一块衬底上。这样形成的晶体管谐振回路，在栅极电压脉冲下，随源漏电压变化，源漏电流脉冲，形成的电流具有谐波振荡特点，因此在中间的晶体管环路中形成谐振电流感应，从而在接受了谐振回路的能量时，受外磁场扰动，形成了新的感应反馈回右边的晶体管谐振回路，即储能槽，取出其电压或磁场信号，通过高频放大、检波后，获得被测磁场的电压信号。锁定回路将输出信号反馈到谐振回路上，从而在rf-squit内产生补偿磁场，构成锁定式。此时输出电压与外磁通成线性关系，从而可以更加准确地进行磁场测量。

[0033] 在同一块SOI衬底1上，同时制备同样的相隔500nm两个晶体管模块，把源漏极使用同一电源，同样栅极接相近的栅极电压，结成回路，见图4。两个自激励自旋单电子电磁晶体管，共直流栅极电压源Vg，共源极和漏极，组成一对称的环状电路，俗称自激励自旋单电子电磁晶体管环路，在其栅极电压Vg超过阈值时，并保持在一定范围内，其输出漏电流随输入的漏电压呈现谐振变化，形成顺时针和逆时针循环环路电流，在输出端，即两个晶体管的漏极端形成干涉电流。

[0034] 晶体管中纳米碳化硅薄膜结构2形成的纳米线或带，作为晶体管有源区。源漏极用Pd作为接触金属，形成肖特基势垒，其中出现隧穿。在室温下，先把其中一个接通Vds，施加栅极电压Vg，其I-V曲线与上述单独的一个晶体管一样的I-V。依次测试另外一个。出现同样的现象。在室温下，现在测试两个晶体管的I-V特性。在施加同样或接近的栅极电压，在同样或接近的源漏极电压下，测试两个晶体管的源漏极I-V特性，出现干涉现象。形成干涉等幅振荡电流。在相同的源漏极电压下出现干涉。若在此基础上，引入一个磁场H，穿过晶体管环。随着磁感应强度B的增长，电流出现与施加电压一致的干涉现象。

[0035] 在施加源漏极电压后，在栅电压一定阈值后，测试I-V特性出现顺时针和逆时针的循环电流。这是紫萱电流。制备同样的两个晶体管，把源漏极使用同一电源，同样加入接近的栅极电压，测试源漏极I-V特性，出现干涉现象。形成等幅振荡电流。

[0036] 当自激励自旋单电子电磁场效应晶体管在栅电压超过阈值时，其源漏极I-V特性为：

[0037] 以纳米碳化硅薄膜结构2为6H-SiC/4H-SiC/6H-SiC结构为例，考虑每次有1/2电子穿过多型互嵌的纳米线，源漏极之间有源区纳米碳化硅线由两个掺杂n型杂质的多型6H-SiC晶体之间所嵌入其中的低掺杂或纯净4H-SiC多型晶体的自旋电子电流，4H-SiC与两侧的6H-SiC之间的的宏观量子位相差有如下关系:

[0038]

[0039] 式中,I为自旋电子电流，Ic为临界自旋电子电流， 为两块6H-SiC之间的宏观量子位相差。

[0040] 当栅极电压超过阈值Vg时，源漏极施加电压Vds,其相位差与极间电压Vds和栅极电压Vg之间的关系为：

[0041]

[0042] 是两晶体管之间的宏观量子位相差随时间的变化率，e为电荷，为普朗克常数，V＝Vg+Vds；通过源漏极的自旋电子电流角频率为：

[0043]

[0044] 存在外加磁场时，

[0045]

[0046]

[0047] 其中 是势垒两侧(两晶体管端口)的量子波函数相位差，其中d为纳米线中4H-SiC多型的长度，H为外界磁场。λwire为磁场刺过6H-SiC的宽度；c为光速，碳化硅介质的光速，n为自旋电子对密度，t为时间。

[0048] 在无回归迟滞模式下工作的rf-squit，通过量子干涉晶体管环的总磁通Φ随外加磁通Φe单调非线性增加，dΦ/dΦe呈周期性变化，周期为一个量子磁通Φ0。全磁通方程为：

[0049] Φ＝Φe-LsIcsin(2πΦ/Φ0)

[0050] 该方程存在解析解：

[0051]

[0052] 上式中，Mn(βL)用第一类贝塞尔函数Jn(x)表示为：

[0053]

[0054] 其电流为：

[0055] I＝ICsin[(2π/Φ0)(Φdc+Φrf sin(ωrft))] 2πLIC<<Φ0

[0056]

[0057] Z为谐振回路的阻抗，M＝k(LSLT)1/2是squit环和谐振回路的互感。

[0058] Z＝RT+i[ωrf(LT-M2/LS)-1/ωrfCT]

[0059] 其谐振回路电压与IC的关系为

[0060]

[0061] 所以，磁通电压转换为VΦ

[0062]

[0063] k为squit与谐振回路的耦合系数，Q为谐振回路的品质因数，βL为rf-squit的电感参量，ωrf为rf-squit的工作频率，容易看出，测量的电压信号随k2QβLωrfLT增大而增大，与M成反比，相应squit的灵敏度越高。

[0064] 在室温下，对50个样品的其中一个晶体管回路环路进行Ramsey干涉实验测试，得出了其相干时间超过150ms，如图5所示。对50个样品的另外一个晶体管回路进行Rabi谐振测试，其相干时间为156ms，如图6所示。这些结果是对50个样品，进行测试后，挑选的两个样品的结果显示于此。

[0065] 测试结果表明，在栅极电压的阈值超过后，源漏电压与漏电流的关系呈现干涉现象。

[0066] 尽管上面结合附图对本发明的优选实施例进行了描述，但是本发明并不局限于上述的具体实方式，上述的具体实施方式仅仅是示意性的，并不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可以作出很多形式的具体变换，这些均属于本发明的保护范围内。