一种伴随时钟同步方法及数字图像伽马校正硬件实现方法

摘要

本发明提供了一种伴随时钟同步方法及数字图像伽马校正硬件实现方法，伴随时钟同步方法中，对于有至少两个读写通道的功能模块，一个通道进行读写操作时带有伴随时钟，其他读写通道进行读写操作时不带有伴随时钟；所述其他读写通道读写操作用latch进行锁存数据，然后同步到所述伴随时钟。数字图像伽马校正硬件实现方法中，对伽马校正模块采用双访问通道，包括访问通道一和访问通道二；访问通道一只访问查找表RAM；访问通道二只负责对伽马校正模块中逻辑电路内部的寄存器进行读写操作；访问通道一和通道二互相独立，互不交叉，能够同时进行。实现效率高，使用范围广，保证了信号的时序稳定性，能够够挂多种外部设备，应用广泛灵活。

权利要求

1.一种数字图像伽马校正硬件实现方法，基于伴随时钟同步方法实现，所述伴随时钟同步方法为：对于有至少两个读写通道的功能模块，所述至少两个读写通道的一个通道进行读写操作时带有伴随时钟，其他读写通道进行读写操作时不带有伴随时钟；所述其他读写通道读写操作用latch进行锁存数据，然后同步到所述伴随时钟；所述读写通道为只读通道、只写通道或兼具读写功能的读写通道；在写操作中，写数据基于敏感信号进行锁存，将数据写入对应地址的内容，再经过两拍伴随时钟同步到伴随时钟域；在读操作中，读数据基于敏感信号进行锁存，再经过两拍伴随时钟同步到伴随时钟域；其特征在于，方法包括：对伽马校正模块采用双访问通道；所述双访问通道包括访问通道一和访问通道二；所述访问通道一只访问查找表RAM；所述访问通道二只负责对伽马校正模块中逻辑电路内部的寄存器进行读写操作；所述访问通道一和访问通道二互相独立，互不交叉，能够同时进行。

2.根据权利要求1所述的数字图像伽马校正硬件实现方法，所述方法还包括：设置PREADY信号一直为高；所述PREADY信号为响应写操作的信号；所述响应写操作的信号为响应双访问通道对伽马校正模块进行写操作的信号。

3.根据权利要求1或2所述的数字图像伽马校正硬件实现方法，所述查找表RAM包括三张独立的查找表：查找表R、查找表G和查找表B，分别对应输入视频流R、G和B信号所要进行伽马校正的信息。

4.根据权利要求3所述的数字图像伽马校正硬件实现方法，所述三张独立的查找表的信息内容由外部CPU下放。

5.根据权利要求1所述的数字图像伽马校正硬件实现方法，所述方法还包括：时钟包括视频数据流时钟和双访问通道伴随时钟；在伴随时钟域的信号都同步到当地的时钟流时钟。

6.根据权利要求5所述的数字图像伽马校正硬件实现方法，所述在伴随时钟域的信号都同步到当地的时钟流时钟的具体方法为：用当地视频流时钟寄存伴随时钟域的信号2拍。

7.根据权利要求1所述的数字图像伽马校正硬件实现方法，所述双访问通道均为APB通道；所述伴随时钟为PCLK时钟。

说明书

一种伴随时钟同步方法及数字图像伽马校正硬件实现方法

技术领域

[0001] 本发明涉及一种伴随时钟同步方法及数字图像伽马校正硬件实现方法，涉及时钟同步及数字图像处理领域，可应用在集成电路中，比如SOC，FPGA等。

背景技术

[0002] 现有技术中看，对于有至少两个读写通道的功能模块，每个读写通道一般都有一个伴随时钟，如果二套伴随时钟，因为对应的协议信号与其同步，则二套伴随时钟的数据控制信号属于异步时钟域，处理起来相当麻烦，不光需要多次同步，而且导致时序分析更加复杂。

[0003] 现在数字电视，视频监控，行车记录仪，医学远端诊断，娱乐和教育等各个领域，以及多种AI技术中，数字图像的高清显示是必不可少的。 伽马校正使显示视频变成线性，避免失真。在计算机图像处理和计算机图形学中，伽马校正是数字图像显示前必不可少的操作。伽马校正通过为 RGB 颜色空间的每个颜色通道设置伽马因子，来调整 RGB 显示器上的实际 RGB 效果。理想的显示系统是线性的。然而，现实中的视频显示器却是非线性的，显示系统的输出值与输入值并不成正比。

[0004] 目前伽马校正多数采用软件实现，其应用具有一定局限性，无法在大量视频流中快速高效的应用。有的硬件实现，但其效率低，受限于接口少，只在一定的范围内使用。

发明内容

[0005] 本发明提供一种高效的伴随时钟同步方法，具有在能够解决异步问题的基础上，实现简单，保证信号的时序稳定性的特征。

[0006] 本发明还提供一种高效的数字图像伽马校正硬件实现方法，具有实现效率高，使用范围广的特点。

[0007] 本发明采用的技术方案如下：

[0008] 一种伴随时钟同步方法，方法包括：对于有至少两个读写通道的功能模块，所述至少两个读写通道的一个通道进行读写操作时带有伴随时钟，其他读写通道进行读写操作时不带有伴随时钟；所述其他读写通道读写操作用latch进行锁存数据，然后同步到所述伴随时钟；所述读写通道为只读通道、只写通道或兼具读写功能的读写通道。

[0009] 在写操作中，写数据基于敏感信号进行锁存，将数据写入对应地址的内容，再经过两拍伴随时钟同步到伴随时钟域。

[0010] 在读操作中，读数据基于敏感信号进行锁存，再经过两拍伴随时钟同步到伴随时钟域。

[0011] 一种基于上述伴随时钟同步方法的数字图像伽马校正硬件实现方法，方法包括：对伽马校正模块采用双访问通道；所述双访问通道包括访问通道一和访问通道二；所述访问通道一只访问查找表RAM；所述访问通道二只负责对伽马校正模块中逻辑电路内部的寄存器进行读写操作；所述访问通道一和访问通道二互相独立，互不交叉，能够同时进行。

[0012] 所述方法还包括：设置PREADY信号一直为高；所述PREADY信号为响应写操作的信号；所述响应写操作的信号为响应双访问通道对伽马校正模块进行写操作的信号。

[0013] 所述查找表RAM包括三张独立的查找表：查找表R、查找表G和查找表B，分别对应输入视频流R、G和B信号所要进行伽马校正的信息。

[0014] 所述三张独立的查找表的信息内容由外部CPU下放。

[0015] 所述方法还包括：时钟包括视频数据流时钟和双访问通道伴随时钟；在伴随时钟域的信号都同步到当地的时钟流时钟。

[0016] 所述在伴随时钟域的信号都同步到当地的时钟流时钟的具体方法为：用当地视频流时钟寄存伴随时钟域的信号2拍。

[0017] 所述双访问通道均为APB通道；所述伴随时钟为PCLK时钟。

[0018] 与现有技术相比，一方面，本发明提出的伴随时钟同步方法，在能够解决异步问题的基础上，实现简单，保证了信号的时序稳定性；另一方面，本发明提出的数字图像伽马校正硬件实现方法，实现效率高，使用范围广，能够够挂多种外部设备，比如I2C，DMA，CPU等，应用广泛灵活，可应用在集成电路中，比如SOC，FPGA等。

附图说明

[0019] 图1为本发明其中一实施例的原理示意图。

[0020] 图2为本发明其中一实施例的APB总线和查找表数据结构映射关系图。

[0021] 图3为本发明其中一实施例的APB_A总线接口信号结构示意图。

[0022] 图4为本发明其中一实施例的APB_B总线接口信号结构示意图。

具体实施方式

[0023] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

[0024] 本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

[0025] 一种伴随时钟同步方法，方法包括：对于有至少两个读写通道的功能模块，所述至少两个读写通道的一个通道进行读写操作时带有伴随时钟，其他读写通道进行读写操作时不带有伴随时钟；所述其他读写通道读写操作用latch进行锁存数据，然后同步到所述伴随时钟；所述读写通道为只读通道、只写通道或兼具读写功能的读写通道。

[0026] 作为本发明的一种实施方式，如图1、3和4所示，将图像处理领域的伽马校正模块作为所述功能模块，APB_A总线和APB_B总线作为两个读写通道，两个读写通道中，APB_A读写操作时带有伴随时钟，APB_B读写操作时不带有伴随时钟，APB_B的读写操作用latch进行锁存数据，然后同步到伴随时钟域。

[0027] 作为一种实施方式，APB_B总线没有带有伴随时钟，读写操作通过控制字来操作，然后同步到PCLK时钟域中。

[0028] 在写操作中，写数据基于敏感信号（如PSEL，PENBLE，PWRITE和PADDR敏感信号）进行锁存，将数据写入对应地址的内容，再经过两拍伴随时钟同步到伴随时钟域，从而解决异步问题，保证信号的时序稳定性。

[0029] 在读操作中，读数据基于敏感信号（如PSEL和PADDR敏感信号）进行锁存，再经过两拍伴随时钟同步到伴随时钟域，从而解决异步问题，保证信号的时序稳定性。

[0030] 一种基于上述伴随时钟同步方法的数字图像伽马校正硬件实现方法，方法包括：对伽马校正模块采用双访问通道；所述双访问通道包括访问通道一和访问通道二；所述访问通道一只访问查找表RAM；所述访问通道二只负责对伽马校正模块中逻辑电路内部的寄存器进行读写操作；所述访问通道一和访问通道二互相独立，互不交叉，能够同时进行。

[0031] 如图1所示，作为本发明的一种实施方式，采用双APB访问通道，对输入的视频流快速有效查找表，实现伽马校正功能。所述访问通道一和访问通道二互相独立，互不交叉，能够同时进行，这样效率有很大提高。

[0032] 所述方法还包括：设置PREADY信号一直为高；所述PREADY信号为响应写操作的信号；所述响应写操作的信号为响应双访问通道对伽马校正模块进行写操作的信号。

[0033] PREADY信号是响应写操作的信号，只有PREADY信号为高的时候，APB接口才能进行写操作，如果PREADY为低，则APB接口不能进行写操作，只有一直等PREADY为高才能写操作。在本发明方案中，对APB协议进行了优化，PREADY信号一直为高，访问通道一和访问通道二各自的APB写操作更快，消除了等待PREADY的延时，从而可以快速的对寄存器或者RAM访问。

[0034] 所述查找表RAM包括三张独立的查找表：查找表R、查找表G和查找表B，分别对应输入视频流R、G和B信号所要进行伽马校正的信息。

[0035] 独立的三张表能够清晰的管理和处理各自的表中信息。另外，如果采用单APB访问通道，其既要配置寄存器读写，又要对三张查找表访问，而且PREADY信号不停的拉低，写操作无法操作，延迟等待，这样效率显然大大降低。可见双APB访问通道优越性很明显。

[0036] 所述三张独立的查找表的信息内容由外部CPU下放。

[0037] 查找表访问控制逻辑负责对三张查找表进行地址解码，分别对三张查找表读地址进行解码，对三张查找表进行读写操作访问。写操作主要发生在外部CPU对查找表进行初始化，读操作对查找表输出数据进行两路处理，一路是通过访问方式一上报到外部CPU，一路作为本方案数据输出到下游处理。

[0038] 所述方法还包括：时钟包括视频数据流时钟和双访问通道伴随时钟；在伴随时钟域的信号都同步到当地的时钟流时钟。

[0039] 作为本发明的一种实施方式，时钟包括视频数据流时钟和APB总线时钟PCLK；所述PCLK为APB总线访问提供的时钟；在PCLK时钟域的信号都同步到当地的时钟流时钟。

[0040] 所述在伴随时钟域的信号都同步到当地的时钟流时钟的具体方法为：用当地视频流时钟寄存伴随时钟域的信号2拍。

[0041] 在本发明方案中，有三张独立的查找表，其只能通过APB_A接口访问，其数据结构如图2所示。在本发明方案中，查找表是10bits宽，然后APB_A总线只有8bits宽。那么如何将10bits宽的查找表映射到8bit宽的APB_A总线呢，在本发明方案中采用的一种实施方式为：
10bits宽的查找表低8bitss是影射到APB_A总线的地址为偶数对应的数据内容；10bits宽的查找表高2bits是影射到APB_A总线的地址为奇数对应的数据内容的低2bits。每个查找表包括了256x10bit的字，根据上面影射关系，APB_A的地址空间有512Bytes。在初始化查找表之前，必须关闭正常的功能操作，在本发明的一个实施方式中，这个通过使能寄存器控制。

[0042] 作为本发明的一种实施方式，在具体实现中，查找表分为初始化过程和正常工作过程。在初始化过程，由外部CPU通过APB_A总线对查找表访问。正常工作过程中，主要是输入的视频流对查找表的读操作，以及外部CPU对查找表的处理。查找表有三张，分为查找表R，查找表G，查找表B。在初始化中，通过查找表的地址mem_paddr高2bit进行译码，其为0则对应查找表R，其为1则对应查找表G，其为2则对应查找表B。在查找表写操作时候，需要根据地址的奇偶性，将CPU下放的2个8bit数据，拼接成一个10bit的写数据写入到查找表中。在查找表的读操作时候，只根据地址的奇偶性来决定读低8bits还是高2bits。在正常工作过程中，视频流的24bits数据解析出来三个8bit数据，其分别对应查找表R，查找表G，查找表B三张表的地址。不在APB_A写操作情况下，三张表数据输出数据，拼接成30bits的视频流输出。