三维存储器的制造方法及形成晶体硅层的方法

摘要

一种三维存储器的制造方法，包括：形成第一绝缘叠层；以第一绝缘叠层形成具有台阶区和核心区的第二绝缘层；在台阶区形成多个第一通道孔；在核心区形成多个第二通道孔；在第一通道孔和第二通道孔的底部形成无定型硅层；对无定型硅层进行激光照射，以使无定型硅层结晶。本发明提供的三维存储器的制造方法，改变了以生长方式在通道孔底部形成硅层的方法，因此较容易控制最终形成的硅层的高度。

权利要求

1.一种三维存储器的制造方法，其特征在于，包括：在衬底上形成第一绝缘叠层，所述第一绝缘叠层包括沿第一方向交替堆叠的第一绝缘层和第二绝缘层；所述第一方向为垂直于所述衬底的表面的方向；

在所述第一绝缘叠层上形成台阶结构，得到第二绝缘叠层，使得所述第二绝缘叠层包括沿第二方向并排设置的台阶区和核心区；所述第二方向为平行于所述衬底的表面的方向，所述台阶区包括所述台阶结构；

形成沿第一方向贯穿所述台阶区的多个第一通道孔；

形成沿第一方向贯穿所述核心区的多个第二通道孔；

在所述多个第一通道孔的底部形成第一无定型硅层；

在所述多个第二通道孔的底部形成第二无定型硅层；

对所述第一无定型硅层和所述第二无定型硅层进行激光照射，以使所述第一无定型硅层和所述第二无定型硅层结晶。

2.如权利要求1所述的三维存储器的制造方法，其特征在于：所述第一无定型硅层具有第一预定高度；

所述第二无定型硅层具有第二预定高度。

3.如权利要求2所述的三维存储器的制造方法，其特征在于，所述第一无定型硅层和所述第二无定型硅层的顶部在所述第二方向上齐平。

4.如权利要求1至3中任一项所述的三维存储器的制造方法，其特征在于，在所述激光照射步骤中，采用准分子激光。

5.如权利要求4所述的三维存储器的制造方法，其特征在于，所述准分子激光的波长的范围是180nm至360nm。

6.如权利要求5所述的三维存储器的制造方法，其特征在于，所述准分子激光为KrF准分子激光。

7.如权利要求1至3中任一项所述的三维存储器的制造方法，其特征在于，在所述激光照射步骤中，所述激光的能量密度的上限是10焦耳每平方厘米，所述激光的能量密度的下限是1焦耳每平方厘米。

8.如权利要求7所述的三维存储器的制造方法，其特征在于，在所述激光照射步骤中，进行激光照射的时长的上限是100秒，进行激光照射的时长的下限是30秒。

9.如权利要求1所述的三维存储器的制造方法，其特征在于，还包括：形成沿第一方向贯穿所述核心区的多个第三通道孔；所述多个第三通道孔的孔密度和/或孔径不同于所述多个第二通道孔；

在所述多个第三通道孔的底部形成第三无定型硅层；

对所述第三无定型硅层进行激光照射，以使所述第三无定型硅层结晶。

10.如权利要求9所述的三维存储器的制造方法，其特征在于，还包括：形成沿第一方向贯穿所述第二绝缘叠层的沟槽；所述沟槽全部形成在所述核心区，或者所述沟槽全部形成在所述台阶区，或者所述沟槽的一部分形成在所述核心区，另一部分形成在所述台阶区；所述沟槽用于将所述第二绝缘叠层划分成第一部分和第二部分，所述第一部分和所述第二部分通过所述沟槽完全分离；

在所述沟槽的底部形成第四无定型硅层；

对所述第四无定型硅层进行激光照射，以使所述第四无定型硅层结晶。

11.如权利要求10所述的三维存储器的制造方法，其特征在于，还包括：在所述多个第一通道孔内形成第一虚设存储串；

在所述多个第二通道孔内形成存储串；

在所述多个第三通道孔内形成第二虚设存储串；

在所述沟槽内形成隔离墙；

所述第一虚设存储串、所述第二虚设存储串和所述隔离墙与所述存储串具有相同的层结构；所述第一虚设存储串、所述第二虚设存储串、所述隔离墙和所述存储串中，仅所述存储串用于存储数据。

12.一种形成晶体硅层的方法，包括以下步骤：

获得具有凹陷结构的半导体结构，所述半导体结构用于制造三维存储器且包括台阶区和核心区，所述凹陷结构包括沿第一方向贯穿所述台阶区的多个第一通道孔，以及沿第一方向贯穿所述核心区的多个第二通道孔；

在所述多个第一通道孔的底部形成第一无定型硅层；

在所述多个第二通道孔的底部形成第二无定型硅层；

对所述第一无定型硅层和所述第二无定型硅层进行激光照射，以使所述第一无定型硅层和所述第二无定型硅层结晶。

13.根据权利要求12所述的形成晶体硅层的方法，其特征在于：对所述第一无定型硅层和所述第二无定型硅层进行激光照射的步骤中，以准分子激光对所述第一无定型硅层和所述第二无定型硅层进行照射。

14.根据权利要求13所述的形成晶体硅层的方法，其特征在于：所述准分子激光的波长的范围是180nm至360nm。

15.根据权利要求14所述的形成晶体硅层的方法，其特征在于：所述准分子激光为KrF准分子激光。

16.根据权利要求12所述的形成晶体硅层的方法，其特征在于：所述激光的能量密度的上限是10焦耳每平方厘米，所述激光的能量密度的下限是1焦耳每平方厘米；

对所述第一无定型硅层和所述第二无定型硅层进行激光照射的时长的上限是100秒，对所述第一无定型硅层和所述第二无定型硅层进行激光照射的时长的下限是30秒。

说明书

三维存储器的制造方法及形成晶体硅层的方法

技术领域

[0001] 本发明主要涉及存储器技术领域，尤其涉及一种三维存储器的制造方法及形成晶体硅层的方法。

背景技术

[0002] 随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3D NAND是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决2D或者平面NAND闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类NAND技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

[0003] 随着器件尺寸的减小，目前的NAND存储器制造工艺中，漏电问题越来越突出，因此，需要对NAND存储器的制造工艺进行改进，以避免不必要的漏电问题。

发明内容

[0004] 本发明要解决的技术问题包括提供一种三维存储器的制造方法及形成晶体硅层的方法，能够较好地控制形成的晶体硅层的高度，避免漏电产生。

[0005] 为解决上述技术问题，本发明提供了一种三维存储器的制造方法，包括：

[0006] 在衬底上形成第一绝缘叠层，该第一绝缘叠层包括沿第一方向交替堆叠的第一绝缘层和第二绝缘层；该第一方向为垂直于该衬底的表面的方向；

[0007] 在该第一绝缘叠层上形成台阶结构，得到第二绝缘叠层，使得该第二绝缘叠层包括沿第二方向并排设置的台阶区和核心区；该第二方向为平行于该衬底的表面的方向，该台阶区包括该台阶结构；

[0008] 形成沿第一方向贯穿该台阶区的多个第一通道孔；

[0009] 形成沿第一方向贯穿该核心区的多个第二通道孔；

[0010] 在该多个第一通道孔的底部形成第一无定型硅层；

[0011] 在该多个第二通道孔的底部形成第二无定型硅层；

[0012] 对该第一无定型硅层和该第二无定型硅层进行激光照射，以使该第一无定型硅层和该第二无定型硅层结晶。

[0013] 在本发明的至少一实施例中，该第一无定型硅层具有第一预定高度；

[0014] 该第二无定型硅层具有第二预定高度。

[0015] 在本发明的至少一实施例中，该第一无定型硅层和该第二无定型硅层的顶部在该第二方向上齐平。

[0016] 在本发明的至少一实施例中，在该激光照射步骤中，采用准分子激光。

[0017] 在本发明的至少一实施例中，该准分子激光的波长的范围是180nm至360nm。

[0018] 在本发明的至少一实施例中，该准分子激光为KrF准分子激光。

[0019] 在本发明的至少一实施例中，在该激光照射步骤中，该激光的能量密度的上限是10焦耳每平方厘米，该激光的能量密度的下限是1焦耳每平方厘米。

[0020] 在本发明的至少一实施例中，在该激光照射步骤中，进行激光照射的时长的上限是100秒，进行激光照射的时长的下限是30秒。

[0021] 在本发明的至少一实施例中，本发明提供的三维存储器的制造方法还包括：

[0022] 形成沿第一方向贯穿该核心区的多个第三通道孔；该多个第三通道孔的孔密度和/或孔径不同于该多个第二通道孔；

[0023] 在该多个第三通道孔的底部形成第三无定型硅层；

[0024] 对该第三无定型硅层进行激光照射，以使该第三无定型硅层结晶。

[0025] 在本发明的至少一实施例中，本发明提供的三维存储器的制造方法还包括：

[0026] 形成沿第一方向贯穿该第二绝缘叠层的沟槽；该沟槽全部形成在该核心区，或者该沟槽全部形成在该台阶区，或者该沟槽的一部分形成在该核心区，另一部分形成在该台阶区；该沟槽用于将该第二绝缘叠层划分成第一部分和第二部分，该第一部分和该第二部分通过该沟槽完全分离；

[0027] 在该沟槽的底部形成第四无定型硅层；

[0028] 对该第四无定型硅层进行激光照射，以使该第四无定型硅层结晶。

[0029] 在本发明的至少一实施例中，本发明提供的三维存储器的制造方法还包括：

[0030] 在该多个第一通道孔内形成第一虚设存储串；

[0031] 在该多个第二通道孔内形成存储串；

[0032] 在该多个第三通道孔内形成第二虚设存储串；

[0033] 在该沟槽内形成隔离墙；

[0034] 该第一虚设存储串、该第二虚设存储串和该隔离墙与该存储串具有相同的层结构；该第一虚设存储串、该第二虚设存储串、该隔离墙和该存储串中，仅该存储串用于存储数据。

[0035] 未解决本发明的至少一部分技术问题，本发明还提供一种形成晶体硅层的方法，包括以下步骤：

[0036] 获得具有凹陷结构的半导体结构；

[0037] 在该凹陷结构底部形成无定型硅层；

[0038] 对该无定型硅层进行激光照射，以使该无定型硅层结晶。

[0039] 在本发明的至少一实施例中，对该无定型硅层进行激光照射的步骤中，以准分子激光对该无定型硅结构进行照射。

[0040] 在本发明的至少一实施例中，该准分子激光的波长的范围是180nm至360nm。

[0041] 在本发明的至少一实施例中，该准分子激光为KrF准分子激光。

[0042] 在本发明的至少一实施例中，该激光的能量密度的上限是10焦耳每平方厘米，该激光的能量密度的下限是1焦耳每平方厘米；

[0043] 对该无定型硅结构进行激光照射的时长的上限是100秒，对该无定型硅结构进行激光照射的时长的下限是30秒。

[0044] 本发明提供的三维存储器的制造方法及形成晶体硅层的方法，通过先在凹陷结构底部形成无定型硅结构，再对形成的无定型硅结构进行激光照射以增大晶粒尺寸并减小晶界，使无定型硅结晶，进而在凹陷结构的底部形成至少包括晶体硅的硅层，这种硅层能代替外延硅层，并具有良好的电学性能。由于在凹陷结构底部形成无定型硅结构时，较容易控制无定型硅结构的高度，进而能够较好地控制形成的晶体硅层的高度，有效解决了利用外延工艺获得晶体硅层时，不同位置形成的硅层高度难于统一控制的问题。

附图说明

[0045] 图1是在衬底上形成台阶结构的示意图；

[0046] 图2是形成多个通道孔的示意图；

[0047] 图3是形成图2的多个通道孔的掩膜图形示意图；

[0048] 图4是一种在通道孔底部形成硅层的方法示意图；

[0049] 图5-6是本发明一个实施例的在通道孔底部形成硅层的方法示意图；

[0050] 图7是本发明的一个实施例的三维存储器的制造流程示意图；

[0051] 图8是本发明的具有第三通孔的另一个实施例的形成硅层的方法示意图；

[0052] 图9是本发明的具有第三通孔和沟槽的又一个实施例的形成硅层的方法示意图。

具体实施方式

[0053] 为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

[0054] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

[0055] 如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

[0056] 下面参考图1至图7，对本发明的一种三维存储器的制造工艺的一个实施例进行说明。在本实施例中，三维存储器的制造工艺包括以下步骤：

[0057] 步骤100，在衬底上形成第一绝缘叠层。参考图1，在衬底101上形成第一绝缘叠层108，在第一绝缘叠层108上形成介质层107。

[0058] 在一些实施例中，衬底101可由单晶硅制成。在一些实施例中，衬底101可由其他合适的材料制成，例如但不限于，硅锗、锗或绝缘体上硅薄膜(SOI)。

[0059] 在一些实施例中，第一绝缘叠层108包括沿第一方向(参考图1中的箭头方向)交替堆叠的第一绝缘层103和第二绝缘层105，所述第一方向为垂直于衬底101的表面的方向。在一些实施例中，绝缘叠层108中存在不同高度的第一绝缘层103；在一些实施例中，绝缘叠层108中存在不同高度的第二绝缘层105。例如，在第一绝缘叠层108中的第一位置，第一绝缘层103的高度为5-40nm，第二绝缘层105的高度为5-40nm；在第一绝缘叠层108中的第二位置，第一绝缘层103的高度为10-40nm，第二绝缘层105的高度为10-40nm；在绝缘叠层108中的第三位置，第一绝缘层103的高度为5-40nm，第二绝缘层105的高度为50-200nm。前述第一位置、第二位置和第三位置互不相同。在一些实施例中，第一绝缘叠层108还包括第一绝缘层103和第二绝缘层105之外的一层或多层附加绝缘层。在一些实施例中，附加绝缘层与第一绝缘层和/或第二绝缘层由不同的材料制成和/或具有不同的高度。第一绝缘层材料不同于第二绝缘层材料。在一些实施例中，构成第一绝缘层103和第二绝缘层105的材料为氮化硅、氧化硅和氮氧化硅中的一种或多种的组合。在一些实施例中，第一绝缘层103为氮化硅层，第二绝缘层105为氧化硅层。在一些实施例中，形成绝缘叠层108的工艺可以使用薄膜淀积工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。

[0060] 步骤200，在第一绝缘叠层108上形成台阶结构，得到第二绝缘叠层。其中该台阶结构的具体形式可以是多样的。例如，继续参考图1，该第二绝缘层上还可以具有与包括台阶结构的台阶区109并排设置的核心区111(该并排指得是，核心区和台阶区在平行于衬底101的表面的第二方向上并排设置)。在第一绝缘叠层108上制作完成上述核心区和台阶区后，为方便与之前的第一绝缘叠层108加以区别，该具有核心区和台阶区的绝缘叠层108将被称呼为第二绝缘叠层。

[0061] 可选的，在当前的实施例中，台阶区109沿第一方向的高度随着与核心区在第二方向的距离的增大而递减。所述第二方向为平行于衬底101的表面的方向。在一些实施例中，利用干法/湿法刻蚀工艺形成台阶区109。

[0062] 在一些实施例中，介质层107包括多个子层(图中未示出)。在一些实施例中，介质层107包括以TEOS为原料，利用HDPCVD工艺制备的形成在介质层107底部的较为致密的第一氧化硅层；在一些实施例中，介质层107包括以TEOS为原料，利用LPCVD工艺制备的形成在介质层107中部的较为疏松的第二氧化硅层；在一些实施例中，介质层107包括利用PECVD工艺制备的形成在介质层107顶部的氧化硅层、氮化硅层和氮氧化硅层中的一种或多种。其中，介质层107由底部、中部和顶部组成，介质层107的底部为靠近衬底101的部分，介质层107的顶部为远离衬底101的部分，介质层107的中部为在介质层107的底部和顶部之间的部分。

[0063] 步骤300，如图2所示，在台阶区109，形成沿第一方向贯穿介质层107和绝缘叠层108的多个第一通道孔203；

[0064] 步骤400，继续参考图2，在核心区111，形成沿第一方向贯穿介质层107和绝缘叠层108的多个第二通道孔201。

[0065] 值得注意的是，这一步骤400既可以与上一步骤300同时完成，也可以与步骤300先后完成。

[0066] 在一些实施例中，通过使用干法/湿法刻蚀工艺形成第一通道孔203和第二通道孔201。在一些实施例中，第一通道孔203和第二通道孔201直达衬底101的表面或者深入到衬底101的表面以下。在一些实施例中，第二通道孔201用于形成存储串，存储串用于实现存储器的数据存储功能，第一通道孔203用于形成台阶区虚设存储串，台阶区虚设存储串不用作存储数据，用于实现支撑功能。如图3所示，核心区111和台阶区109采用不同的掩膜图形，核心区111采用第一掩膜图形301，台阶区109采用第二掩膜图形303。在一些实施例中，形成在台阶区109的第一通道孔203的孔密度低于形成在核心区111的第二通道孔201的孔密度。应当指出，掩膜图形开口并不局限于圆形，在一些实施例中，掩膜图形开口还可以为矩形、方形、菱形、半圆形、椭圆形、三角形、五边形、五角形、六边形或八边形等几何形状。在一些实施例中，为了简化工艺，采用相同的工艺形成存储串和台阶区虚设存储串。

[0067] 如图4所示，在一种三维存储器的制造方法中，为了提高存储串底部驱动晶体管的驱动能力，在核心区111的第二通道孔201的底部选择性外延生长晶体硅层401。在一些实施例中，形成在绝缘叠层108中靠近衬底101的一端的第二绝缘层405用于形成源极选择门，晶体硅层401穿过第二绝缘层405。如前所述，在形成晶体硅层401的同时，在台阶区109的第一通道孔203的底部选择性外延生长晶体硅层403。由于外延生长时利用来自外界的硅源形成外延层，而如前所述，形成在台阶区109的第一通道孔203的孔密度低于形成在核心区111的通道孔201的孔密度，这就导致第一通道孔203底部的外延层的生长速率低于第二通道孔201底部的外延层的生长速率，进而导致晶体硅层403的高度明显小于晶体硅层401的高度。
如图4所示，当晶体硅层403的高度过小，使得晶体硅层403的顶部低于第二绝缘层405的底部时，容易导致后续形成的导电层与晶体硅层403直接接触，产生较大漏电，甚至造成器件失效。

[0068] 因此，需要同时对晶体硅层401和403的高度进行控制，以避免漏电产生，并提升器件性能。

[0069] 步骤500，参考图5，在制作完成具有台阶区109和核心区111的半导体结构后，在位于台阶区109的第一通道孔203的底部形成第一无定型硅层503。在一些实施例中，该第一无定形硅层503的具体形成过程是，以预设的第一预定高度为目标进行沉积形成的。

[0070] 步骤600，继续参考图5，相应的，在位于核心区111的多个第二通道孔201的底部形成第二无定型硅层501。值得注意的是，这一步骤600既可以与上一步骤500同时完成，也可以与步骤500先后完成。在一些实施例中，该第二无定形硅层501的具体形成过程是，以预设的第二预定高度为目标进行沉积形成的。该第二预定高度可以与第一预定高度相同或者不同。

[0071] 在上述步骤500和步骤600中，第一无定型硅层503和第二无定型硅层501的厚度能够较为容易的控制。这是因为不同于传统的生长工艺，由于第一无定型硅层503和第二无定型硅层501都是由无定形硅构成的，因此可以采用沉积等较容易对厚度进行控制的形成工艺。此外，虽然在图5中，第一通道孔203和第二通道孔201的深度被绘示为相同，第一无定形硅层503和第二无定形硅层501的厚度也被绘示为相同，但这只是为了绘图上的便利。在本发明的一些实施例中，上述第一通道孔203和第二通道孔201的深度，第一无定形硅层503和第二无定形硅层501的厚度都是不同的。在一些实施例中，第一无定形硅层503和第二无定形硅层501的厚度被设置为使得第一无定型硅层503和第二无定型硅层501的顶部在第二方向上(即图5中的水平方向上)能够齐平。

[0072] 步骤700，参考图6，对第一无定型硅层503和第二无定型硅层501进行激光照射，激光的照射会使得上述无定型硅结构晶格情况发生变化，具体的，对第一无定型硅层503和第二无定型硅层501进行激光照射能够使得第一无定型硅层503和第二无定型硅层501结晶，转化为第一结构603和第二结构601。

[0073] 值得注意的是，这里的结晶并非指的是完全结晶，而是至少一部分无定型硅结构的晶粒会因为受到激光的照射而变大。这样的变化使得该无定型硅结构的结构向着更接近于单晶硅的方向转变，并因此具有与单晶硅类似的电学特性。因此，第一结构603和第二结构601的材质并不一定是单晶硅，但也与第一无定型硅层503和第二无定型硅层501的无定形硅材质不同。第一结构603和第二结构601的电学特性更加接近于单晶硅。

[0074] 如前所述，第一无定型硅层503和第二无定型硅层501的厚度能够较为容易的控制。较好的控制第一无定型硅层503和第二无定型硅层501的厚度的意义在于，第一无定型硅层503和第二无定型硅层501的厚度决定了第一结构603和第二结构601的厚度，而在第一通道孔203和第二通道孔201的深度确定的前提下，第一无定型硅层503和第二无定型硅层501的厚度决定了第一结构603和第二结构601顶面的高度。

[0075] 在本发明的各实施例中，三维存储器的制造方法的许多部分都可以具有多种多样的设置方式。下面以一些非限制性的例子对在三维存储器的制造方法的变化中的至少一部分进行说明。

[0076] 在本发明的一个实施例中，对第一无定型硅层503和第二无定型硅层501进行激光照射的方法是，在常温下以准分子激光对无定型硅结构进行照射。选择准分子激光的原因在于：一方面，准分子激光对于无定形硅的晶格转化具有较高的效率。另一方面，准分子激光照射的步骤无需配合温度条件，可以在室温下进行照射，使得整个流程的成本较低。

[0077] 在当前的实施例中，对准分子激光并无特别严格的限制。一般而言使用波长在180nm至360nm之间的准分子激光都能获得较好的效果。例如，可以选择KrF准分子激光对第一无定型硅层503和第二无定型硅层501进行照射。(其他波长的准分子激光一般难以获得，而非不能用于对无定型硅结构的照射)

[0078] 前述实施例中，仅提及了在位于台阶区109的第一通道孔203的底部形成第一无定型硅层503和在位于核心区111的多个第二通道孔201的底部形成第二无定型硅层501，而未提及在其他结构中形成无定形硅层。这仅是为了说明该实施例的三维存储器的制造方法可以在具有此两种不同密度和/或孔径的三维存储器结构中运用。事实上，三维存储器具有更多的通道孔或沟槽结构，也可以采用前述方法在这些通道孔或沟槽结构底部形成硅层。

[0079] 在一些非限制性的实施例中，参考图8，除了形成类似于位于台阶区109的第一通道孔203和位于核心区111的多个第二通道孔201这两种孔密度和/或孔径不同的通道孔外，在核心区还形成第三通道孔205，该第三通道孔205的孔密度和/或孔径不同于第二通道孔201，例如在当前的实施例中，第三通道孔205的孔密度较低而孔径较大。可以以类似的方式在该多个第三通道孔205的底部形成第三无定型硅层505，然后对第三无定型硅层505进行激光照射，从而使第三无定型硅层505结晶。在一些实施例中，第三无定型硅层505具有预设的第三预定高度。

[0080] 参考图9，在一些非限制性的实施例中，除了形成类似于位于台阶区109的第一通道孔203、位于核心区111的多个第二通道孔201以及第三通道孔205这三种孔密度和/或孔径不同的通道孔外，在核心区还形成沿第一方向贯穿第二绝缘叠层的沟槽207。在该实施例中，沟槽207全部形成在核心区111。在其他的实施例中，沟槽207全部形成在台阶区109，或者沟槽207的一部分形成在所述核心区111，而另一部分则形成在台阶区109。设置沟槽207的目的在于将第二绝缘叠层划分成第一部分和第二部分，并使得第一部分和第二部分通过所述沟槽207完全分离。更进一步地，在后续工艺中，可以通过在沟槽207围成的区域形成导电触点(例如，贯穿阵列触点，TAC)，将电信号引出。对于这样的沟槽，也可以以沟槽207的底部形成第四无定型硅层507，然后对形成的第四无定型硅层507进行激光照射的方法，使第四无定型硅层507结晶。在一些实施例中，第四无定型硅层507具有预设的第四预定高度。

[0081] 可选的，在一些实施例中，在获得了如图8所示的结构后，还可以进行更多的步骤。例如，在多个第一通道孔203内形成第一虚设存储串，在多个第二通道孔201内形成存储串，在多个第三通道孔205内形成第二虚设存储串，和在沟槽207内形成隔离墙。上述步骤的意义在于，第一虚设存储串、第二虚设存储串和隔离墙与存储串具有相同的层结构。第一虚设存储串、第二虚设存储串、隔离墙和存储串中，存储串可以被用于存储数据而第一虚设存储串、第二虚设存储串则不存储数据。其中上述“层结构”可以包括存储介质层和半导体通道层等结构。

[0082] 值得注意的是，前述内容描述的三维存储器的制造方法仅是对本发明的精神在三维存储器的制造领域的应用的一些实施例。事实上，本发明还可以具有更多的实施例，且这些实施例可以是在三维存储器的制造这一技术领域下的任意细分领域的，也可以是三维存储器的制造领域以外的领域的。下面对本发明在其他领域的至少一部分实施例进行说明。

[0083] 在本发明的一些实施例中，本发明提供一种形成晶体硅层的方法，为方便起见，仍以图1至图6来对这些实施例中的该些步骤进行说明。但这仅是为了减少重复制图的工作量，任何在下列实施例中未被提及的结构，即使在附图中标示出，也不应当被视为是实施例中所必须的结构，更不应当被理解为是本发明的必要技术特征。

[0084] 该些实施例包括以下步骤：

[0085] 步骤21，获得具有凹陷结构201和203的半导体结构。该半导体结构可以是具有叠层的结构，也可以是不具有叠层的结构。该凹陷结构201和203可以是沟道孔也可以是沟槽，该凹陷结构201和203可以相同也可以不同。

[0086] 步骤22在凹陷结构底部形成无定型硅层。沉积的方法可以是CVD、PVD、炉管工艺等。

[0087] 步骤23对无定型硅层进行激光照射，以使无定型硅层结晶。可以以准分子激光对所述无定型硅结构进行照射。也可以以其他激光进行照射。在以准分子激光对所述无定型硅结构进行照射时，可以选择波长的范围是180nm至360nm的准分子激光。进一步的，可以选择KrF准分子激光。

[0088] 值得注意的是，一般可以将激光的能量密度的范围限制在10焦耳每平方厘米至1焦耳每平方厘米的范围内，以实现较高的效率和较低的缺陷率。相应的，可以将对无定型硅结构进行激光照射的时长限制在100秒至30秒的范围内。

[0089] 虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。