本发明涉及栅极切口整合及相关装置，所提供的是一种用于在RMG处理期间形成栅极切口的方法及所产生的装置。具体实施例包括形成位在衬底上方的Si鳍；形成位在该衬底及该Si鳍的已凹陷、曝露上部分上方的STI层；形成垂直于该Si鳍、由STI区所分开、位在该Si鳍的该上部分上且位在该Si鳍间该STI层上的多晶硅虚拟栅极电极；形成位在该多晶硅虚拟栅极电极上方的硬掩膜；穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻而在一些该Si鳍间形成凹穴；使该凹穴的侧边上受曝露的多晶硅及留在该凹穴其中一或多者的底端处的任何残余多晶硅氧化；以SiN填充该凹穴；移除该多晶硅虚拟栅极电极；以及形成RMG。
1.一种形成半导体装置的方法，该方法包含：形成位在衬底上方的硅(Si)鳍；
形成位在该衬底上方的浅沟槽隔离(STI)层，该浅沟槽隔离(STI)层凹陷而曝露出该硅鳍的上部分；
形成垂直于该硅鳍、由该浅沟槽隔离(STI)层所分开、位在该硅鳍的该上部分上且位在该硅鳍间该浅沟槽隔离(STI)层上的多晶硅虚拟栅极电极；
穿过该硬掩膜与该多晶硅虚拟栅极电极进行蚀刻而在一些该硅鳍间形成凹穴；
使该凹穴的侧边上受曝露的多晶硅及留在该凹穴其中一或多者的底端处的任何残余多晶硅氧化；
在藉由移除该多晶硅虚拟栅极电极所形成的空间中形成取代金属栅极电极(RMG)。
2.如权利要求1所述的方法，进一步包含：在形成该多晶硅虚拟栅极电极前，先形成位在该硅鳍的该上部分上方的栅极氧化物衬垫。
3.如权利要求1所述的方法，包含藉由反应性离子蚀刻(RIE)穿过该硬掩膜与该多晶硅虚拟栅极电极进行蚀刻。
4.如权利要求1所述的方法，进一步包含：利用以SiN填充该凹穴而在该硬掩膜上方并行地形成SiN层。
5.如权利要求4所述的方法，包含：藉由原子层沉积(ALD)形成该SiN层并且以SiN填充该凹穴。
6.如权利要求4所述的方法，进一步包含：在该硬掩膜上方所形成的该SiN层上方形成二氧化硅(SiO2)层。
7.如权利要求6所述的方法，包含藉由高密度等离子(HDP)沉积来形成该SiO2层。
8.如权利要求6所述的方法，进一步包含：平坦化该SiO2层及该硬掩膜与该SiN层的一部分。
9.如权利要求8所述的方法，包含藉由化学机械抛光(CMP)来平坦化该SiO2层及该硬掩膜与该SiN层的该部分。
10.如权利要求8所述的方法，进一步包含：蚀刻该硬掩膜与该SiN层，使该多晶硅虚拟栅极电极的上表面曝露。
11.如权利要求10所述的方法，进一步包含：在移除该多晶硅虚拟栅极电极后，于该衬底上方形成氧化物；以及在清理后，移除该氧化物。
12.如权利要求11所述的方法，进一步包含：在形成该RMG前，先在该硅鳍上方沉积高k介电质。
13.一种形成半导体装置的方法，该方法包含：形成位在衬底上方的硅(Si)鳍；
藉由穿过该多晶硅虚拟栅极电极进行蚀刻来形成栅极切口，而在一些该硅鳍间形成凹穴；
使该凹穴的侧边上受曝露的多晶硅及留在该凹穴其中一或多者的底端处的任何残余多晶硅氧化；
在藉由移除该多晶硅虚拟栅极电极所形成的空间中形成取代金属栅极电极(RMG)。
14.如权利要求13所述的方法，进一步包含：在形成该多晶硅虚拟栅极电极前，先形成位在该硅鳍的上部分上方的栅极氧化物衬垫。
15.如权利要求13所述的方法，进一步包含：形成位在该多晶硅虚拟栅极电极上方的硬掩膜。
16.如权利要求15所述的方法，包含藉由反应性离子蚀刻(RIE)穿过该硬掩膜与该多晶硅虚拟栅极电极进行蚀刻。
17.如权利要求13所述的方法，包含：在形成该RMG前，先在该硅鳍上方沉积高k介电质。
18.一种形成半导体装置的方法，该方法包含：形成位在衬底上方的硅(Si)鳍；
形成位在该衬底上方的浅沟槽隔离(STI)层，该浅沟槽隔离(STI)层凹陷而曝露出该硅鳍的上部分；
形成垂直于该硅鳍、由该浅沟槽隔离(STI)层所分开、位在该硅鳍的该上部分上且位在该硅鳍间该浅沟槽隔离(STI)层上的多晶硅虚拟栅极电极；
藉由穿过该硬掩膜与该多晶硅虚拟栅极电极进行蚀刻来形成栅极切口，而在一些该硅鳍间形成凹穴；
使该凹穴的侧边上受曝露的多晶硅及留在该凹穴其中一或多者的底端处的任何残余多晶硅氧化；
利用以SiN填充该凹穴而在该硬掩膜上方并行地形成氮化硅(SiN)层；
在该硬掩膜上方所形成的该SiN层上方形成二氧化硅(SiO2)层；
平坦化该SiO2层及该硬掩膜与该SiN层的一部分；
蚀刻该硬掩膜与该SiN层，使该多晶硅虚拟栅极电极的上表面曝露；
在藉由移除该多晶硅虚拟栅极电极所形成的空间中形成取代金属栅极电极(RMG)。
19.如权利要求18所述的方法，进一步包含：在形成该多晶硅虚拟栅极电极前，先形成位在该硅鳍的该上部分上方的栅极氧化物衬垫。
20.如权利要求18所述的方法，包含：藉由反应性离子蚀刻(RIE)穿过该硬掩膜与该多晶硅虚拟栅极电极进行蚀刻；以及藉由原子层沉积(ALD)形成该SiN层并且以SiN填充该凹穴。
栅极切口整合及相关装置
技术领域
[0001] 本揭露涉及半导体制作。特别的是，本揭露涉及14奈米(nm)技术节点及更先进的技术节点中半导体装置制作方面之取代金属栅极(RMG)。
背景技术
[0002] 在目前的半导体处理中，随着栅极尺寸持续更小，关键尺寸CD更加难以控制。关键尺寸通常是在微影之后藉由相隔氧化物沉积来控制。若间隔物厚度太厚，栅极切割反应性离子蚀刻(RIE)可能无法清除多晶硅虚拟栅极电极。藉由栅极切割RIE所产生之凹穴之底端与转角处的多晶硅残余物受包括栅极开口尺寸、栅极外形与栅极高度在内的因子所影响。这些因子之可变性将导致多晶硅残余物，造成尖部对尖部电气短路。
[0003] 因此，需要能够有效改良栅极关键尺寸、有效移除残余物而减少尖部对尖部短路及有效改善装置可靠度之方法以及所产生的装置。
发明内容
[0004] 本揭露之一态样系将栅极切口间隔物厚度缩减4nm或以上，导致关键尺寸加宽8nm或以上。另一态样包括因关键尺寸更宽，而使栅极切割RIE后之多晶硅残余物减少。藉由RIE留在栅极开口之底端或转角处的任何残余多晶硅系转换成氧化物，该氧化物使潜在尖部对尖部短路消除。
[0005] 本揭露之附加态样及其它特征将会在以下说明中提出，并且对于审查以下内容之所属技术领域中具有通常知识者部分将会显而易见，或可经由实践本揭露来学习。可如随附权利要求书中特别指出的内容来实现并且获得本揭露的优点。
[0006] 根据本揭露，一些技术功效可藉由一种方法来部分达成，该方法包括形成位在衬底上方之硅(Si)鳍；形成位在该衬底及该Si鳍之已凹陷、曝露上部分上方的浅沟槽隔离(STI)层；形成垂直于该Si鳍、由STI区所分开、位在该Si鳍之该上部分上且位在该Si鳍之间该STI层上的多晶硅虚拟栅极电极；形成位在该多晶硅虚拟栅极电极上方之硬掩膜；穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻而在一些该Si鳍之间形成凹穴；使该凹穴之侧边上受曝露之多晶硅及留在该凹穴其中一或多者之底端处之任何残余多晶硅氧化；以氮化硅(SiN)填充该凹穴；移除该多晶硅虚拟栅极电极；以及在藉由移除该多晶硅虚拟栅极电极所形成之空间中形成RMG。
[0007] 本揭露之态样包括在形成该多晶硅虚拟栅极电极前，先形成位在该Si鳍之该上部分上方的栅极氧化物衬垫。其它态样包括藉由RIE穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻。某些态样包括利用以SiN填充该凹穴而在该硬掩膜上方并行地形成SiN层。某些态样包括藉由原子层沉积(ALD)形成该SiN层并且以SiN填充该凹穴。又进一步态样包括在该硬掩膜上方所形成之该SiN层上方形成二氧化硅(SiO2)层。其它态样包括藉由高密度等离子(high density plasma；HDP)沉积来形成该SiO2层。某些态样包括平坦化该SiO2层及该硬掩膜与SiN层之一部分。另一态样包括藉由化学机械抛光(chemical mechanical polishing；CMP)来平坦化该SiO2层及该硬掩膜与SiN层之该部分。进一步态样包括蚀刻该硬掩膜与SiN层，使该多晶硅虚拟栅极电极之上表面曝露。附加态样包括在移除该多晶硅虚拟栅极电极之后，于该衬底上方形成氧化物；以及在清理之后，移除该氧化物。又其它态样包括在形成该RMG前，先在该Si鳍上方沉积高k介电质。本揭露之另一态样系一种方法，该方法包括形成位在衬底上方之Si鳍；在该Si鳍上方形成多晶硅虚拟栅极电极；藉由穿过该多晶硅虚拟栅极电极进行蚀刻来形成栅极切口，而在一些该鳍片之间形成凹穴；使该凹穴之侧边上受曝露之多晶硅及留在该凹穴其中一或多者之底端处之任何残余多晶硅氧化；以氮化物填充该凹穴；移除该多晶硅虚拟栅极电极；以及在藉由移除该多晶硅虚拟栅极电极所形成之空间中形成RMG。
[0008] 本揭露之态样包括在形成该多晶硅虚拟栅极电极前，先形成位在该Si鳍之上部分上方的栅极氧化物衬垫。其它态样包括形成位在该多晶硅虚拟栅极电极上方之硬掩膜。某些态样包括藉由RIE穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻。某些态样包括在形成该RMG前，先在该Si鳍上方沉积高k介电质。
[0009] 本揭露之又另一态样包括一种方法，其形成位在衬底上方之Si鳍；形成位在该衬底及该Si鳍之已凹陷、曝露上部分上方的STI层；形成垂直于该Si鳍、由STI区所分开、位在该Si鳍之该上部分上且位在该Si鳍之间该STI层上的多晶硅虚拟栅极电极；形成位在该多晶硅虚拟栅极电极上方之硬掩膜；藉由穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻来形成栅极切口，而在一些该Si鳍之间形成凹穴；使该凹穴之侧边上受曝露之多晶硅及留在该凹穴其中一或多者之底端处之任何残余多晶硅氧化；利用以SiN填充该凹穴而在该硬掩膜上方并行地形成SiN层；在该硬掩膜上方所形成之该SiN层上方形成SiO2层；平坦化该SiO2层及该硬掩膜与SiN层之一部分；蚀刻该硬掩膜与SiN，使该多晶硅层之上表面曝露；移除该多晶硅虚拟栅极电极；以及在藉由移除该多晶硅虚拟栅极电极所形成之空间中形成RMG。
[0010] 本揭露之态样包括在形成该多晶硅虚拟栅极电极前，先形成位在该Si鳍之该上部分上方的栅极氧化物衬垫。其它态样包括藉由RIE穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻；以及藉由ALD形成该SiN层并且以SiN填充该凹穴。
[0011] 本揭露之附加态样及技术功效经由以下详细说明对于所属技术领域中具有通常知识者将会轻易地变为显而易见，其中本揭露之具体实施例单纯地藉由经深思用以实行本揭露之最佳模式的说明来描述。如将会了解的是，本揭露能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改，全都不会脱离本揭露。因此，图式及说明本质上要视为说明性，而不是作为限制。
附图说明
[0012] 本揭露是在随附图式的附图中举例来说明，但非作为限制，图中相似的参考组件符号系指类似的组件，并且其中：
[0013] 图1至图8根据一例示性具体实施例，沿着栅极在截面图中示意性绘示半导体制作程序。
[0014] 主要组件符号说明
[0015] 101 Si衬底
[0016] 103 Si鳍
[0017] 105 STI层
[0018] 107 多晶硅虚拟栅极电极
[0019] 109 硬掩膜
[0020] 111 凹穴
[0021] 113 残余量
[0022] 115 栅极氧化物衬垫
[0023] 201 氧化物、氧化区
[0024] 301 SiN层
[0025] 303 SiO2层
[0026] 701 氧化物
[0027] 801 RMG
[0028] 803 高k介电层。
具体实施方式
[0029] 在底下的说明中，为了解释的目的，提出许多特定细节以便透彻理解例示性具体实施例。然而，应显而易知的是，没有这些特定细节或利用均等配置也可实践例示性具体实施例。在其它实例中，众所周知的结构及装置是以方块图形式来展示，为的是要避免不必要地混淆例示性具体实施例。另外，除非另有所指，本说明书及权利要求书中用来表达成分、反应条件等等之量、比率、及数值特性的所有数字都要了解为在所有实例中是以“约”一语来修饰。
[0030] 本揭露因应并解决栅极切割RIE所带来之多晶硅残余物造成尖部对尖部电气短路之目前问题。根据本揭露之具体实施例，栅极切口间隔物厚度得以缩减，其加宽关键尺寸以允许更有效率的栅极切割RIE、以及使多晶硅残余物减到最少。
[0031] 单纯地藉由所思最佳模式的描述，还有其它态样、特征、以及技术功效经由下文的详细说明对于所属技术领域中具有通常知识者将显而易知，其中表示并且说明的是较佳具体实施例。本揭露能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改。因此，图式及说明本质上要视为说明性，而不是作为限制。
[0032] 言及图1，所示为沿着栅极之截面图。提供Si衬底101，并且在衬底101上方形成Si鳍103。在衬底101上方形成STI层105，该STI层105凹陷而曝露出Si鳍103的上部分。形成垂直于Si鳍103、由STI区(为便于说明而未展示)所分开、位在Si鳍103之上部分上且位在该等Si鳍103之间STI层105上的多晶硅虚拟栅极电极107。硬掩膜109系形成于多晶硅虚拟栅极电极107上方，并且在栅极切口之位置上方图型化有开口。如图1所示，一蚀刻步骤穿过硬掩膜109切割多晶硅虚拟栅极电极107，在栅极切口位置处一些Si鳍103之间形成凹穴111。该蚀刻步骤可包括RIE。该RIE产生在栅极电极中作用为间断部位之凹穴。虽然图1展示Si鳍103之对立侧边上所形成之凹穴，该等凹穴仍可沿着栅极电极在其它位置处形成。
[0033] 如图1所示，多晶硅虚拟栅极电极107之残余量113可留在STI层105上方一或多个凹穴111之底端与转角处。虽然多晶硅虚拟栅极电极107之残余量113系绘示于图1之两凹穴111中，多晶硅虚拟栅极电极107之一或多个凹穴111中不存在残余量113处仍可有示例。在形成多晶硅虚拟栅极电极107前，先在Si鳍103之上部分上方沉积栅极氧化物衬垫115以使栅极电极与鳍片绝缘。
[0034] 言及图2，进行热氧化步骤以使凹穴111之一个侧边上所曝露之多晶硅以及留在一或多个凹穴111之底端处之多晶硅虚拟栅极电极107之任何残余量113氧化。氧化区201因氧化步骤而形成。在图3中，利用以SiN填充凹穴111而在硬掩膜109上方并行地沉积SiN层301。SiN层301可藉由ALD来沉积。在硬掩膜109上方所形成之SiN层301上方沉积SiO2层303。SiO2层303系藉由HDP沉积来形成。
[0035] 如图4所示，平坦化SiO2层303、SiN层301以及硬掩膜109之上部分。该平坦化可藉由CMP来进行。言及图5，进行硬掩膜109与SiN层301之氮化物回蚀，使多晶硅虚拟栅极电极107之上表面曝露。言及图6，移除多晶硅虚拟栅极电极107以使STI层105及Si鳍103(受栅极氧化物衬垫115包覆)显露。
[0036] 如图7所示，在移除多晶硅虚拟栅极电极107之后，于衬底101上方沉积氧化物701。进行清理步骤以移除任何残余物，并且随后移除氧化物701。控制该清理以防止氧化物701穿过至下面层件进行蚀刻。虚拟栅极切割后所形成之氧化物201厚度变为更薄。
[0037] 言及图8，在藉由移除多晶硅虚拟栅极电极107所形成之空间中形成RMG 801。形成RMG 801前，先在Si鳍103上方沉积高k介电层803。接着使用习知的处理步骤进行附加RMG制造。
[0038] 本揭露之具体实施例可达到数种技术功效，包括改善栅极关键尺寸并使多晶硅残余物减到最少，藉此有效改善装置可靠度并且减少尖部对尖部电气短路。本揭露在各种工业应用之任一者中享有产业利用性，例如，微处理器、智能型手机、移动电话、蜂巢式手机、机顶盒、DVD录像机与播放器、车辆导航、打印机与外围装置、网络与电信设备、游戏系统以及数字照相机。因此，本揭露在各种类型之高度整合型半导体装置之任一者中享有产业利用性，尤其是对于先进技术节点而言，诸如14nm技术节点及更先进的技术节点。
[0039] 在前述说明中，本揭露为参照其具体例示性具体实施例作说明。然而，明显的是，可对其实施各种修改和变更而不脱离本揭露较广之精神与范畴，如权利要求书所提。本说明书及图式从而要视为说明性而非作为限制。了解的是，本揭露能够使用各种其它组合及具体实施例，并且如本文中所表达，能够在本发明概念的范畴内作任何变更或修改。
