一种带有交叉耦合滤波网络的高速参考电压缓冲器

摘要

一种带有交叉耦合滤波网络的高速参考电压缓冲器，属于模拟集成电路技术领域。包括参考电压产生模块和参考电压输出缓冲模块，参考电压产生模块包括电平转移电路、两个分别由误差放大器和源随器MOS管构成的反馈回路以及一个二极管接法的MOS管，参考电压输出缓冲模块包括一个CRC滤波网络、两个源随器输出级和一个二极管接法的MOS管，外部给定的基准电压通过电平转移电路后产生初级正参考电压和初级负参考电压，再分别经过两个反馈环路后从两个误差放大器的输出端输入到参考电压输出缓冲模块中的CRC滤波网络滤波进行处理，最后通过两个源随器输出级输出正参考电压和负参考电压。本发明节省了芯片面积，并提高了响应速度。

权利要求

1.一种带有交叉耦合滤波网络的高速参考电压缓冲器，包括参考电压产生模块(401)，所述参考电压产生模块(401)包括电平转移电路、第一误差放大器、第二误差放大器、第一NMOS管(M1)、第二NMOS管(M2)和第三NMOS管(M3)，其特征在于，所述电平转移电路的输入端连接基准电压(Vbg)，用于产生初级正参考电压(Vrefts)和初级负参考电压(Vrefbs)；

第一误差放大器的正向输入端连接所述初级正参考电压(Vrefts)，其负向输入端连接第一NMOS管(M1)的源极和第二NMOS管(M2)的漏极，其输出端连接第一NMOS管(M1)的栅极并输出第一偏置电压(VGTS)；

第二误差放大器的正向输入端连接所述初级负参考电压(Vrefbs)，其负向输入端连接第二NMOS管(M2)的源极、第三NMOS管(M3)的栅极和漏极，其输出端连接第二NMOS管(M2)的栅极并输出第二偏置电压(VGBS)；

第一NMOS管(M1)的漏极连接电源电压(VDD)，第三NMOS管(M3)的源极接地；

所述高速参考电压缓冲器还包括参考电压输出缓冲模块(402)，所述参考电压输出缓冲模块(402)包括第四NMOS管(M4)、第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M7)、第八NMOS管(M8)、第九NMOS管(M9)、第十NMOS管(M10)、第一电阻(R1)和第二电阻(R2)，第七NMOS管(M7)的栅极连接所述第一偏置电压(VGTS)并通过第一电阻(R1)后连接第四NMOS管(M4)和第九NMOS管(M9)的栅极以及第十NMOS管(M10)的漏极和源极，其漏极和源极接地；

第八NMOS管(M8)的栅极连接所述第二偏置电压(VGBS)并通过第二电阻(R2)后连接第五NMOS管(M5)和第十NMOS管(M10)的栅极以及第九NMOS管(M9)的漏极和源极，其漏极和源极接地；

第四NMOS管(M4)的漏极连接电源电压(VDD)，其源极连接第五NMOS管(M5)的漏极并输出正参考电压(Vreft)；

第五NMOS管(M5)的源极连接第六NMOS管(M6)的栅极和漏极并输出负参考电压(Vrefb)，第六NMOS管(M6)的源极接地。

2.根据权利要求1所述的带有交叉耦合滤波网络的高速参考电压缓冲器，其特征在于，所述第一电阻(R1)和第二电阻(R2)为多晶电阻。

说明书

一种带有交叉耦合滤波网络的高速参考电压缓冲器

技术领域

[0001] 本发明属于模拟集成电路技术领域，特别涉及一种带有交叉耦合滤波网络和具有快速响应能力的参考电压缓冲器电路。

背景技术

[0002] 集成电路工艺的进步使数字电路工作速度不断提高，要求模数转换器ADC具有更高的速度，然而随着ADC速度的提高，对于参考电压缓冲器的响应速度要求也越来越高，特别是对于高速的时间交织ADC来说，不仅要求参考电压缓冲器具有快速的响应速度，而且对于通道间参考电压的相互干扰也提出了更加严格的要求。鉴于以上原因，带有优秀滤波效果的滤波网络的高速参考电压缓冲器电路成为这一领域的研究热点。传统参考电压缓冲器的滤波网络一般会有比较大的面积消耗，同时为了达到快速的响应能力，功耗比较高，因此在设计过程中需要尽量去折中考虑滤波网络的滤波效果和面积以及响应速度和功耗的关系。

[0003] 目前常见的高速参考电压电路及其滤波网络如附图1所示，其中M13、M14、M15、M16、R3和R4一起构成了CRC滤波网络，M11、M12和R5构成其输出级结构，在接入单通道逐次逼近寄存器型模数转换器SAR ADC负载时，由于产生正参考电压Vreft的输出端会对负载电容进行充电，产生负参考电压Vrefb的输出端会将负载电容多余的电荷放掉，而电荷转移过程中无法进行突变，导致实际的电路无法瞬间进行响应，因此产生正参考电压Vreft的输出端会输出一个向下的过冲信号ΔVreft，产生负参考电压Vrefb的输出端会出现一个向上的过冲信号ΔVrefb，这里的抖动会通过M11和M12管的栅源寄生电容Cgs，造成M11和M12栅端出现一定抖动ΔVgt和ΔVgb，不妨设M13～M16对地的等效电容为C1，则可以得到：

[0004]

[0005]

[0006] 可以分析得到想要让M11和M12栅端的抖动更小，需要去增加C1的电容值和减小Cgs的电容值，而实际过程中的Cgs为输出级源随器的栅源寄生电容，只能通过减小M11和M12的宽长比去减小它，但是这与快速响应能力要求的大宽长比矛盾，因此实际过程中只能增加C1的电容值，由于Cgs的电容值比较大，这里C1的电容值一般需要比Cgs的电容值大3到5倍左右，对于多通道来说，需要消耗比较大的面积。

[0007] 在瞬态响应时，带上单个通道ADC的等效负载模型简效分析如附图2所示，其中kC0和mC0分别表示某次量化过程中开关切换后DAC上极板到产生正参考电压Vreft的输出端之间的电容和到产生负参考电压Vrefb的输出端之间的电容大小，I2表示对负载的充电电流，I4表示负载的放电电流，假设滤波效果比较好，即ΔVgt和ΔVgb很小，那么可以认为Vgt和Vgb为一个固定电平，很明显由于ΔVreft会引起I1出现一个增量，

[0008] ΔI1∝ΔVreft2

[0009] 而ΔVrefb会引起I3出现一个减小量，引起I5出现一个增量，

[0010] ΔI3∝ΔVrefb2

[0011] ΔI5∝ΔVrefb

[0012] 由于在实际响应过程中，相同时间内在参数正参考电压Vreft的输出端对负载的充电电荷量等于产生负参考电压Vrefb的输出端负载的放电电荷量，因此可以得到产生正参考电压Vreft的输出端的充电电流I2等于产生负参考电压Vrefb的输出端的放电流I4，而[0013] ΔI2＝ΔI1+ΔI3

[0014] ΔI4＝ΔI5+ΔI3

[0015] 由于ΔI2＝ΔI4，因此

[0016] ΔI1＝ΔI5

[0017] 而从可以分析得道I1的变化量与正参考电压Vreft变化量的平方成正比，I5的变化量与负参考电压Vrefb的变化量成正比，要让一个一阶的比例关系等于二阶的比例关系，通过分析可以得到，

[0018] ΔVreft<ΔVrefb

[0019] 由此可以知道产生负参考电压Vrefb的输出端的响应速度是要慢于产生正参考电压Vreft的输出端的响应速度的，实际过程中二者差值的建立是以负参考电压Vrefb的建立速度为准，即正参考电压Vreft和负参考电压Vrefb二者建立速度的不一致会导致整体的响应速度变慢。

发明内容

[0020] 针对上述传统参考电压缓冲器结构存在的电路面积大和响应速度慢等问题，本发明提出一种带有交叉耦合滤波网络的参考电压缓冲器，在保证滤波效果的前提下，电容的面积能减小接近4倍，解决了传统CRC滤波网络对地电容消耗较大的芯片面积的问题；另外基于将负参考电压Vrefb输出端的下接固定电阻更改为可变电阻，实现了提高负参考电压Vrefb和整体的响应速度，减小了电路的功耗。

[0021] 本发明的技术方案为：

[0022] 一种带有交叉耦合滤波网络的高速参考电压缓冲器，包括参考电压产生模块401和参考电压输出缓冲模块402，

[0023] 所述参考电压产生模块401包括电平转移电路、第一误差放大器、第二误差放大器、第一NMOS管M1、第二NMOS管M2和第三NMOS管M3，

[0024] 所述电平转移电路的输入端连接基准电压Vbg，用于产生初级正参考电压Vrefts和初级负参考电压Vrefbs；

[0025] 第一误差放大器的正向输入端连接所述初级正参考电压Vrefts，其负向输入端连接第一NMOS管M1的源极和第二NMOS管M2的漏极，其输出端连接第一NMOS管M1的栅极并输出第一偏置电压VGTS；

[0026] 第二误差放大器的正向输入端连接所述初级负参考电压Vrefbs，其负向输入端连接第二NMOS管M2的源极、第三NMOS管M3的栅极和漏极，其输出端连接第二NMOS管M2的栅极并输出第二偏置电压VGBS；

[0027] 第一NMOS管M1的漏极连接电源电压VDD，第三NMOS管M3的源极接地；

[0028] 所述参考电压输出缓冲模块402包括第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第八NMOS管M8、第九NMOS管M9、第十NMOS管M10、第一电阻R1和第二电阻R2，

[0029] 第七NMOS管M7的栅极连接所述第一偏置电压VGTS并通过第一电阻R1后连接第四NMOS管M4和第九NMOS管M9的栅极以及第十NMOS管M10的漏极和源极，其漏极和源极接地；

[0030] 第八NMOS管M8的栅极连接所述第二偏置电压VGBS并通过第二电阻R2后连接第五NMOS管M5和第十NMOS管M10的栅极以及第九NMOS管M9的漏极和源极，其漏极和源极接地；

[0031] 第四NMOS管M4的漏极连接电源电压VDD，其源极连接第五NMOS管M5的漏极并输出正参考电压Vreft；

[0032] 第五NMOS管M5的源极连接第六NMOS管M6的栅极和漏极并输出负参考电压Vrefb，第六NMOS管M6的源极接地。

[0033] 具体的，所述第一电阻R1和第二电阻R2为多晶电阻。

[0034] 本发明的有益效果为：

[0035] 1、本发明通过采用双源随器输出级，即第四NMOS管M4和第五NMOS管M5，能有效的提高输出参考电压的带宽和响应速度，通过在产生负参考电压Vrefb的输出端下接二极管接法的第六NMOS管M6，形成一个与负参考电压Vrefb成负相关的可变电阻，提高了负参考电压Vrefb的响应速度，同时平衡了双参考电压的响应速度，提高了整体的响应速度。

[0036] 2、本发明中利用一种交叉耦合的CRC滤波网络，在相同大小的滤波电容下，耦合电容对地等效电容会增大4倍，提高了滤波效果的同时，大大的节省了芯片面积。

附图说明

[0037] 图1为传统的带有滤波网络的高速参考电压缓冲器电路的结构示意图。

[0038] 图2为参考电压缓冲器连接负载时的瞬态响应简效分析图。

[0039] 图3为本发明提出的一种带有交叉耦合滤波网络的高速参考电压缓冲器的电路结构示意图。

[0040] 图4为本发明中参考电压输出缓冲模块402的电路结构示意图。

[0041] 图5为参考电压输出缓冲模块402结构带上交叉耦合滤波网络时的等效电容分布图。

具体实施方式

[0042] 下面结合附图及实施例对本发明作进一步说明。

[0043] 本发明提出的参考电压缓冲器如图3所示，包括前级的参考电压产生模块401和后级的参考电压输出缓冲模块402，其中参考电压产生模块401包括电平转移电路、第一误差放大器、第二误差放大器、第一NMOS管M1、第二NMOS管M2和第三NMOS管M3，第一NMOS管M1、第二NMOS管M2和第三NMOS管M3各自的衬底和源极相连，电平转移电路的输入端连接基准电压Vbg，用于产生初级正参考电压Vrefts和初级负参考电压Vrefbs；第一误差放大器的正向输入端连接初级正参考电压Vrefts，其负向输入端连接第一NMOS管M1的源极和第二NMOS管M2的漏极，其输出端连接第一NMOS管M1的栅极并输出第一偏置电压VGTS；第二误差放大器的正向输入端连接初级负参考电压Vrefbs，其负向输入端连接第二NMOS管M2的源极、第三NMOS管M3的栅极和漏极，其输出端连接第二NMOS管M2的栅极并输出第二偏置电压VGBS；第一NMOS管M1的漏极连接电源电压VDD，第三NMOS管M3的源极接地。

[0044] 第一误差放大器的输出端连接到源随器MOS管即第一NMOS管M1的栅端，再通过第一NMOS管M1的源端反馈到第一误差放大器的负向输入端，第二误差放大器的输出端连接到源随器MOS管即第二NMOS管M2的栅端，再通过第二NMOS管M2的源端反馈到第二误差放大器的负向输入端，形成两个反馈环路，第三NMOS管M3形成一个二极管接法的MOS管代替传统参考电压缓冲器的固定电阻。外部给定的基准电压Vbg输入到参考电压产生模块401中，经过电平转移电路后产生初级正参考电压Vrefts和初级负参考电压Vrefbs，再分别经过两个反馈环路后从两个误差放大器的输出端将产生的稳定的偏置栅压，即第一偏置电压VGTS和第二偏置电压VGBS输入到参考电压输出缓冲模块402中。

[0045] 参考电压输出缓冲模块402的结构如图3和图4所示，包括第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第八NMOS管M8、第九NMOS管M9、第十NMOS管M10、第一电阻R1和第二电阻R2，第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第八NMOS管M8、第九NMOS管M9和第十NMOS管M10各自的衬底和源极互连，第七NMOS管M7的栅极连接第一偏置电压VGTS并通过第一电阻R1后连接第四NMOS管M4和第九NMOS管M9的栅极以及第十NMOS管M10的漏极和源极，其漏极和源极接地；第八NMOS管M8的栅极连接第二偏置电压VGBS并通过第二电阻R2后连接第五NMOS管M5和第十NMOS管M10的栅极以及第九NMOS管M9的漏极和源极，其漏极和源极接地；第四NMOS管M4的漏极连接电源电压VDD，其源极连接第五NMOS管M5的漏极并输出正参考电压Vreft；第五NMOS管M5的源极连接第六NMOS管M6的栅极和漏极并输出负参考电压Vrefb，第六NMOS管M6的源极接地。

[0046] 其中第七NMOS管M7、第八NMOS管M8、第九NMOS管M9、第十NMOS管M10、第一电阻R1和第二电阻R2组成CRC滤波网络，由于第七NMOS管M7和第八NMOS管M8的源极、漏极和衬底都接地电压，各形成一个对地MOS电容；第九NMOS管M9和第十NMOS管M10形成两个交叉耦合的MOS电容，第四NMOS管M4为源随器结构，第五NMOS管M5也近似于一个源随器结构，第六NMOS管M6形成一个二极管接法的MOS管。将参考电压产生模块401产生的第一偏置电压VGTS和第二偏置电压VGBS经过CRC滤波网络滤波处理，再通过两个源随器输出级输出正参考电压Vreft和负参考电压Vrefb。

[0047] 一些实施例中，根据应用和工艺的不同，第一电阻R1和第二电阻R2选用多晶(poly)电阻，其温度系数和电压系数较好。

[0048] 由于第四NMOS管M4和第五NMOS管M5的栅端对地等效电容相等，即第四NMOS管M4的栅端通过第一电阻R1和第七NMOS管M7后对地的等效电容与第五NMOS管M5的栅端通过第二电阻R2和第八NMOS管M8后对地的等效电容相等，不妨记为C1，而且第四NMOS管M4和第五NMOS管M5管的栅源寄生电容近似相等，不妨记为C2，而第九NMOS管M9和第十NMOS管M10的等效电容也相同，不妨记为C3，那么对于本发明中的CRC滤波网络的等效电容分布如图5所示，[0049] 利用叠加定理，将负参考电压Vrefb置零，得到在正参考电压Vreft的影响下，第四NMOS管M4和第五NMOS管M5的栅端电压Vgt和Vgb的表达式如下：

[0050]

[0051]

[0052] 同理，将正参考电压Vreft置零，可以得到在负参考电压Vrefb的影响下，第四NMOS管M4和第五NMOS管M5的栅端电压Vgt和Vgb的表达式如下：

[0053]

[0054]

[0055] 因此可以得到，在正参考电压Vreft和负参考电压Vrefb同时作用下，第四NMOS管M4和第五NMOS管M5的栅端电压Vgt和Vgb的表达式如下：

[0056]

[0057] 整理得到

[0058]

[0059]

[0060] 整理得到

[0061]

[0062] 由于在瞬态响应时，正参考电压Vreft端和负参考电压Vrefb端的抖动相差不大，可以假设

[0063] ΔVrefb＝-ΔVreft＝ΔV

[0064] 则可以得到，

[0065]

[0066]

[0067] 分析结果：相对于传统结构的分析，可以看出耦合电容出现在分母上，可以等效为第四NMOS管M4和第五NMOS管M5的栅端Vgt和Vgb新增加了一个对地电容，并且该电容值为4倍C3的电容值，即利用C3大小的交叉耦合电容，可以实现和4倍C3大小接地电容相同的滤波效果，整体电容面积可以减小接近3倍左右，特别是对于时间交织ADC采用的主从式多支路参考电压缓冲级的结构，可以节省很大一部分芯片面积。

[0068] 对于负参考电压Vrefb的下接电阻，提出利用可变电阻来代替传统固定电阻的思想，本发明采用的是一个二极管接法的NMOS管即第六NMSO管M6，其栅极和漏极都接到产生负参考电压Vrefb的输出端，源极和衬底接到地电压，可以知道，对于等效的电阻值为：

[0069]

[0070] 其中μ表示载流子的迁移率，Cox表示MOS管的单位面积栅氧电容， 表示MOS管的宽长比，Vth表示MOS管的阈值电压，λ表示沟道长度调制系数。由于该第六NMOS管M6处于饱和区，在沟道长度调制效应较弱的时候，λ很小，该等效电阻可以近似为，[0071]

[0072] 这样可以得到一个与负参考电压Vrefb成负相关的等效电阻，在进行瞬态响应时，如附图2所示，负参考电压Vrefb端响应电流大小I5的增量变为，

[0073]

[0074] 其中R0表示负参考电压vrefb初始稳态值下的电阻值，R(Δvrefb)表示由于负参考电压Vrefb的抖动值ΔVrefb而引起的电阻阻值的变化量。上式可以看出放电速度与负参考电压Vrefb变化量的平方成正比，由传统的一阶关系提高到二阶的关系，明显加快了负参考电压Vrefb的响应速度，另外由前面分析，可以知道在进行瞬态响应时，有[0075] ΔI1＝ΔI5

[0076] 通过将负参考电压Vrefb下接电阻换成这种二极管接法的可变电阻后，有[0077] ΔI1∝ΔVreft2

[0078] ΔI5∝ΔVrefb2

[0079] 二者有接近相同的响应速度，提高了二者差值的响应速度，相对于传统的结构来说，整体的响应速度有明显的提升。

[0080] 综上所述，本发明提出了一种带有交叉耦合滤波网络的高速参考电压缓冲器，提出了一种新的交叉耦合的滤波网络，能将耦合电容转换成的对地等效电容的电容值增加3倍大小，提高了滤波效果的同时，大大节省了芯片的面积；另外本发明提出的采用二极管接法的MOS管，等效为一个与参考电压成负相关的可变电阻，提高了负参考电压Vrefb的响应速度，也从根本上解决了双参考电压在响应速度上存在较大差异的问题。

[0081] 可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文方法和结构的步骤顺序、细节及操作做出各种修改、改变和优化。