基于FPGA的DM365数据传输接口电路

摘要

本发明提出了一种基于FPGA的DM365数据传输接口电路，属于电路设计领域，包括DM365芯片和外围电路，所述DM365芯片，其EMIF传输接口和SPI传输接口与所述外围电路之间连接有基于FPGA的接口适配电路，用于将EMIF传输接口传输的EMIF协议和SPI传输接口传输的SPI协议转换为与RAM存储电路或FIFO存储电路通信的协议；DM365的EMIF和SPI接口可以通过本发明与RAM存储器和FIFO存储器连接，实现DM365与更多的外围电路进行通信。本发明解决现有技术中存在的DM365芯片传输接口与可通信的外围电路较单一的技术问题，功能扩展性更加灵活。

权利要求

1.基于FPGA的DM365数据传输接口电路，包括DM365芯片和外围电路，其中：

所述DM365芯片，包括EMIF传输接口和SPI传输接口；

所述外围电路，采用支持EMIF传输接口和SPI传输接口传输协议的电路；

其特征在于：

所述DM365芯片，其EMIF传输接口和SPI传输接口与所述外围电路之间连接有基于FPGA的接口适配电路，该接口适配电路包括EMIF接口适配模块和SPI接口适配模块；所述EMIF接口适配模块，用于将EMIF传输接口传输的EMIF协议转换为与RAM存储电路或FIFO存储电路通信的协议；所述SPI接口适配模块，用于将DM365芯片的SPI传输接口传输的SPI协议转换为与RAM存储电路通信的协议，包括集成在其内部的输出移位寄存器、输入移位寄存器、时钟计数器、数据转换逻辑和地址生成逻辑；所述输出移位寄存器，用于对DM365的SPI传输接口的串行输入数据的进行移位和缓存；所述输入移位寄存器，用于对DM365的SPI传输接口的串行输出数据的进行移位和缓存；所述时钟计数器，用于记录SPI适配接口传输串行数据的数量；所述数据转换逻辑，用于把RAM发送到SPI适配接口的数据逻辑转换为供给DM365的SPI传输接口接收的数据逻辑；所述地址生成逻辑，用于把DM365的SPI传输接口发送给RAM的串行的地址数据转换为并行的地址数据；

所述外围电路，包括RAM存储电路和FIFO存储电路；所述RAM存储电路，用于存储EMIF接口适配模块或SPI接口适配模块发送的数据；所述FIFO存储电路，用于存储EMIF接口适配模块发送的数据。

2.根据权利要求1所述的基于FPGA的DM365数据传输接口电路，其特征在于，所述EMIF接口适配模块，采用双向三态门结构，其与RAM存储电路或FIFO存储电路的连接，采用同步连接或异步连接方式。

说明书

基于FPGA的DM365数据传输接口电路

技术领域

[0001] 本发明属于电路设计技术领域，涉及一种基于FPGA的DM365数据传输接口适配电路。可用于对DM365芯片的EMIF和SPI接口进行适配，把接口转换为指定的传输接口，供其他的设备与DM365进行数据交互。技术背景

[0002] 当今社会，数据传输应用越来越重要，如视频会议、远程教育、实时视频监控、视频通话等，都需要传输接口电路对采集的数据进行传输。数据传输接口电路技术除了在互联网中应用外，在嵌入式当中的应用也十分的广泛。我们每天都获取大量的数据信息，人们除了对获取数据的质量要求越来越高，对数据采集以及传输的效率要求也会越来越高。在绝大多数的应用场景中，除了对数据进行一些特殊场合的应用外，往往都需要进行压缩处理，从而降低数据量，减小存储和传输的压力，对数据压缩后面临的问题就是传输问题。传输接口电路的正确性以及完整性对后期数据的完整性和正确性起决定性作用。因此设计出更加合乎要求的传输接口电路就显得十分重要。

[0003] DM365在音视频数据处理和传输方面有着广泛的应用，特别是在数据传输方面，人们对通信接口的灵活性，以及传输接口的多样性有了更高的要求，但是受限于所用的芯片的传输接口支持，会出现很多接口不匹配的情况，DM365支持EMIF数据传输接口和SPI数据传输接口协议，但是有些外围的芯片，比如RAM、FIFO等却不支持此协议，造成DM365的EMIF和SPI传输接口可以连接的外围芯片非常有限，传输功能比较单一，数据传输也非常不方便。

[0004] 在现有的传输接口电路技术中，DM365数据传输接口电路，包括DM365芯片和外围电路，DM365芯片内部集成有EMIF接口和SPI接口，其SPI接口和EMIF接口在进行数据传输时，由于其传输接口的固定性，对外围电路有特定的要求，外围电路只能连接支持EMIF传输接口或SPI传输接口传输协议的电路，其他的外围电路，比如RAM、FIFO不能和DM365芯片直接连接，因此造成DM365与外围电路通信的方式比较单一，功能扩展的灵活性较差。

发明内容

[0005] 本发明的目的在于克服上述现有技术存在的缺陷，提出一种DM365数据传输接口电路，用于解决现有技术中存在的DM365芯片的EMIF接口和SPI接口在进行数据传输时，与外围芯片的连接通信方式比较单一，并且功能扩展的灵活性不高的技术问题。

[0006] 本发明的技术思路是：在DM365芯片和外围芯片之间加入FPGA模块，然后利用硬件描述语言，在FPGA上实现EMIF接口适配模块和SPI接口适配模块，EMIF接口适配模块，用于将EMIF传输接口传输的EMIF协议转换为与RAM存储电路或FIFO存储电路通信的协议；SPI接口适配模块，用于将DM365芯片的SPI传输接口传输的SPI协议转换为与RAM存储电路通信的协议；接口适配模块实现对DM365的EMIF接口和SPI接口进行适配，让DM365的EMIF和SPI接口可以通过本发明设计的电路与RAM存储器和FIFO存储器连接，从而完成数据的传输。

[0007] 为实现上述目的，本发明采取的技术方案为：

[0008] 基于FPGA的DM365数据传输接口电路，包括DM365芯片和外围电路，其中：

[0009] 所述DM365芯片，包括EMIF传输接口和SPI传输接口，该DM365芯片EMIF传输接口和SPI传输接口与所述外围电路之间连接有基于FPGA的接口适配电路，该接口适配电路包括EMIF接口适配模块和SPI接口适配模块；所述EMIF接口适配模块，用于将EMIF传输接口传输的EMIF协议转换为与RAM存储电路和FIFO存储电路通信的协议；所述SPI接口适配模块，用于将DM365芯片的SPI传输接口传输的SPI协议转换为与RAM存储电路通信的协议；

[0010] 所述外围电路，采用支持EMIF传输接口和SPI传输接口传输协议的电路，包括RAM存储电路和FIFO存储电路；所述RAM存储电路，用于存储EMIF接口适配模块或SPI接口适配模块发送的数据；所述FIFO存储电路，用于存储EMIF接口适配模块发送的数据。

[0011] 上述基于FPGA的DM365数据传输接口电路，所述EMIF接口适配模块，采用双向三态门结构，其与RAM存储电路或FIFO存储电路的连接，采用同步连接或异步连接方式。

[0012] 上述基于FPGA的DM365数据传输接口电路，所述SPI适配接口，包括集成在其内部的输出移位寄存器、输入移位寄存器、时钟计数器、数据转换逻辑和地址生成逻辑；所述输出移位寄存器，用于对DM365的SPI传输接口的串行输入数据的进行移位和缓存；所述输入移位寄存器，用于对DM365的SPI传输接口的串行输出数据的进行移位和缓存；所述时钟计数器，用于记录SPI适配接口传输串行数据的数量；所述数据转换逻辑，用于把RAM发送到SPI适配接口的数据逻辑转换为供给DM365的SPI传输接口接收的数据逻辑；所述地址生成逻辑，用于把DM365的SPI传输接口发送给RAM的串行的地址数据转换为并行的地址数据。

[0013] 本发明与现有的技术相比，具有以下优点：

[0014] 1.本发明在DM365芯片的EMIF传输接口和SPI传输接口与外围电路之间添加基于FPGA的接口适配电路，可以对DM365芯片的EMIF接口和SPI接口进行适配；其中，EMIF适配接口实现对EMIF接口的适配，可以实现同步和异步的方式传输数据，适配端可以连接不同的缓存和存储设备，SPI适配接口不仅可以实现正常的SPI协议的数据传输，还可以实现SPI到RAM的数据传输，让串行的SPI可以直接访问并行的RAM设备，与现有技术相比，可以连接更多的外围电路，有效的拓宽了电路的应用范围。

[0015] 2.本发明的适配接口电路部分是通过FPGA实现的，方便电路在此基础上进行二次开发，与现有技术相比，提高了DM365的EMIF接口和SPI接口功能扩展的灵活性。

附图说明

[0016] 图1为本发明的整体结构示意图；

[0017] 图2为本发明的EMIF接口适配模块例化图；

[0018] 图3为本发明的SPI-RAM连接框图；

[0019] 图4为本发明的SPI接口适配模块的内部逻辑图；

[0020] 图5为本发明的SPI接口适配模块的发送地址时序图；

[0021] 图6为本发明的SPI接口适配模块的发送地址和读数据时序图；

[0022] 图7为本发明的SPI接口适配模块的写数据时序图；

[0023] 图8为本发明的EMIF接口适配模块写数据到FIFO的RTL电路图；

[0024] 图9为本发明的EMIF接口适配模块写数据到FIFO测试结果图；

[0025] 图10为本发明的EMIF接口适配模块从RAM读数据RTL电路图；

[0026] 图11为本发明的EMIF接口适配模块从RAM读数据测试结果图；

[0027] 图12为本发明的SPI-RAM的RTL电路图；

[0028] 图13为本发明的SPI接口适配模块读数据测试结果图；

[0029] 图14为本发明的SPI接口适配模块写数据测试结果图。

具体实施方式

[0030] 下面结合附图和具体实施例，对本发明作进一步详细描述。

[0031] 参照图1，整体结构示意图，基于FPGA的DM365数据传输接口电路，包括DM365芯片和外围电路，其中：

[0032] 所述DM365芯片，包括EMIF传输接口和SPI传输接口；

[0033] 所述外围电路，采用支持EMIF传输接口和SPI传输接口传输协议的电路；

[0034] 所述DM365芯片，其EMIF传输接口和SPI传输接口与所述外围电路之间连接有基于FPGA的接口适配电路，该接口适配电路包括EMIF接口适配模块和SPI接口适配模块；

[0035] 参见图2，EMIF接口适配模块例化图，所述EMIF接口适配模块，采用双向三态门结构，用于将EMIF传输接口传输的EMIF协议转换为与RAM存储电路或FIFO存储电路通信的协议，其与RAM存储电路或FIFO存储电路的连接，采用同步连接或异步连接方式；其中，EM_A为地址线，EM_D为双向数据线，EM_WE为写信号，EM_OE为读信号，在进行FIFO的读写操作时，写信号和读信号分别连接FIFO的写时钟和读时钟，CE为片选信号分别连接DM365芯片EMIF接口对应的引脚，FUN_D连接RAM的数据线，FUN_A为RAM的地址线，FIFO_D为DM365通过适配接口写入FIFO的数据线，当EM_OE和CE同时有效时，为DM365读取数据，此时读取数据的三态门打开，数据从FUN_D经过EMIF接口的双向数据线EM_D进入DM365，当EM_WE和CE同时有效时，为DM365向FIFO里面写数据，此时写数据的三态门打开，数据从EM_D经过数据线FIFO_D存储到FIFO存储器；

[0036] 参见图3，SPI-RAM连接框图，左侧为SPI接口信号，右侧为读取RAM的时钟线，地址线，数据线；SPI接口适配模块，用于将DM365芯片的SPI传输接口传输的SPI协议转换为与RAM存储电路通信的协议，SPI接口适配模块的内部逻辑图参见图4，包括集成在其内部的输出移位寄存器、输入移位寄存器、时钟计数器、数据转换逻辑和地址生成逻辑；所述输出移位寄存器，用于对DM365的SPI传输接口的串行输入数据的进行移位和缓存；所述输入移位寄存器，用于对DM365的SPI传输接口的串行输出数据的进行移位和缓存；所述时钟计数器，用于记录SPI适配接口传输串行数据的数量；所述数据转换逻辑，用于把RAM发送到SPI适配接口的数据逻辑转换为供给DM365的SPI传输接口接收的数据逻辑；所述地址生成逻辑，用于把DM365的SPI传输接口发送给RAM的串行的地址数据转换为并行的地址数据；参见图5，SPI接口适配模块的发送地址时序图，当CS下降沿时，表示一次读取数据的开始，DM365通过SPI适配接口读取数据，在上升沿到来之前，发送地址数据，上升沿到来表示地址传输结束，并将地址缓存，然后通过地址把RAM中的数据读取到移位寄存器，等待DM365读取，参见图6，SPI接口适配模块的发送地址和读数据时序图，当CS下降沿再次到来的时候，DM365开始读取数据，每个SCLK上升沿发送一个bit上位数据发送到MISO，当CS上升沿到来时，表示一次数据读取结束；第二次发送地址的同时，接收上一次地址的对应的数据，写数据后续过程以此类推；SPI接口适配模块的写数据时序图参见图7，当CS下降沿时，表示一次写数据的开始，DM365通过SPI接口发送，在时钟的前12个周期，发送地址，在时钟的后12个周期，发送数据，当CS上升沿到来表示一次写数据操作结束；

[0037] 所述外围电路，还包括RAM存储电路和FIFO存储电路；所述RAM存储电路，用于存储EMIF接口适配模块或SPI接口适配模块发送的数据；所述FIFO存储电路，用于存储EMIF接口适配模块发送的数据。

[0038] 以下结合测试实验，对本发明的技术效果作进一步说明：

[0039] 1、测试条件和内容：

[0040] 本实验的硬件测试平台是：Intel Core i3CPU，主频2.4GHz，内存4GB,DM365开发板，FPGA开发板；软件平台为：Windows 10操作系统，QuartusII和CCS。

[0041] 测试1，对EMIF接口适配模块写入FIFO中数据的正确性进行测试，测试电路连接图如图8所示，EM_WE连接FIFO的写时钟，CE为片选信号连接FIFO的使能信号，FIFO_D为DM365通过适配接口写入FIFO的数据线；测试结果如图9所示。

[0042] 测试2，对EMIF接口适配模块读取RAM中数据的正确性进行测试，测试电路连接图如图10所示，其中，controller用于对RAM预置数据，在RAM中预先写入0～12一共12个数据，FUN_D连接RAM的数据线，FUN_A为RAM的地址线，EM_WE连接RAM的读使能信号，测试结果如图11所示。

[0043] 测试3，SPI接口适配模块对RAM中数据读写的正确性进行测试，测试电路连接图如图12所示，其中，SPI_SLAVE作为SPI适配接口模块，其byte_data_received作为RAM的地址线，DATA作为RAM输出的并行数据的接收信号线；测试结果如图13和图14所示。

[0044] 2、测试结果分析：

[0045] 参见图9，EMIF接口适配模块写数据到FIFO测试结果图，通过SignalTap对实际的重要信号进行捕捉，从图9中可以看出，EM_D为写入的数据，Q为FIFO输出的数据，一致循环的输入0到9，可以看出FIFO的输出也是循环输出0到9，所以可以得出EMIF接口适配电路完全正确；

[0046] 参见图11，EMIF适配接口从RAM读数据测试结果图，通过CCS软件打印出读取的数据，因为预先在RAM中写入0～12共12个数据，EMIF适配接口把数据从RAM中读出，判断读出的数据和写入的数据是否一致，如果一致，说明EMIF的读功能正确，否则，不正确；从结果图可以看出读出的数据完全正确，说明EMIF接口适配模块的读功能正常。

[0047] 参见图13，SPI接口适配模块与RAM进行读数据测试结果图，在CS第一次为低电平时，此时WE为低电平表示为读数据，SPI把访问RAM的地址发送过了，然后在CS第二次为低电平时，RAM中地址对应的数据通过MISO发送到SPI供DM365读取，以此类推，从图13中可以看出，在对应地址下RAM输出的数据为0000001110011111，MISO线上的串行数据也为0000001110011111，仿真结果完全正确，符合预期；

[0048] 参见图14，SPI接口适配模块与RAM进行写数据测试结果图，在CS为低电平时，此时WE为高电平表示为写数据，SPI把访问RAM的地址发送过了，然后在后24个时钟周期把数据发送过去，可以看出写数据的地址为00000000011，数据为000000001101，将数据写入RAM后，再从RAM中吧数据读出，从读取的数据可以看出地址3，读出的数据为13，化为二进制为000000001101和写入的数据完全一致，说明读SPI适配接口的写功能正确。

[0049] 本发明基于FPGA对DM365数据传输接口电路进行设计和实现。该发明作为DM365传输接口的适配接口电路，实现了EMIF接口和SPI数据传输接口的适配，从而让DM365可以连接更多的不同数据传输协议的外围设备，并且提高了其功能扩展的灵活性。