本发明提供一种芯片封装结构的制作方法与基板结构，其中制作方法包括以下步骤。首先，提供载板，且载板包括基材与连接基材的离型膜。接着，形成叠层结构层于离型膜上，并图案化叠层结构，以形成贯穿至少部分叠层结构的预断沟槽，其中预断沟槽位于叠层结构的边缘，且将叠层结构划分为芯片设置部与预断部。接着，设置芯片于芯片设置部上。接着，形成封装胶体于芯片设置部上，并包覆芯片。之后，沿预断沟槽断开预断部与芯片设置部，并通过预断部移除离型膜与基材。本发明不仅能提高制程上的便利性，也能避免于移除载板时对芯片封装结构造成损伤以提高制程上的良率。
1.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板，且所述载板包括基材与连接所述基材的离型膜；
形成叠层结构层于所述离型膜上，并图案化所述叠层结构，以形成贯穿至少部分所述叠层结构的预断沟槽，其中所述预断沟槽位于所述叠层结构的边缘，且将所述叠层结构划分为芯片设置部与预断部；
形成封装胶体于所述芯片设置部上，并包覆所述芯片，且所述封装胶体于所述叠层结构上的垂直投影与所述预断部不重叠；以及沿所述预断沟槽断开所述预断部与所述芯片设置部，并通过所述预断部移除所述离型膜与所述基材。
2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，形成所述叠层结构于所述离型膜上，并图案化所述叠层结构，以形成贯穿至少部分所述叠层结构的所述预断沟槽的步骤包括：形成第一防焊层于所述离型膜上，并图案化所述第一防焊层，以形成贯穿所述第一防焊层的第一沟槽，且所述第一沟槽暴露出所述离型膜；
形成导电层于所述第一防焊层上，并图案化所述导电层，以形成贯穿所述导电层的第二沟槽，且所述第二沟槽与所述第一沟槽相对准；以及形成第二防焊层于所述导电层上，并图案化所述第二防焊层，以形成贯穿所述第二防焊层的第三沟槽，且所述第三沟槽与所述第二沟槽相对准，所述预断沟槽由所述第一沟槽、所述第二沟槽以及所述第三沟槽所组成。
3.根据权利要求2所述的芯片封装结构的制作方法，其特征在于，所述预断部包括部分所述第一防焊层、部分所述导电层以及部分所述第二防焊层。
4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，形成所述叠层结构于所述离型膜上，并图案化所述叠层结构，以形成贯穿至少部分所述叠层结构的所述预断沟槽的步骤包括：形成第一防焊层于所述离型膜上；
形成导电层于所述核心层上，并图案化所述导电层，以形成贯穿所述导电层的第一沟槽，且所述第一沟槽暴露出所述核心层；以及形成第二防焊层于所述导电层上，并图案化所述第二防焊层，以形成贯穿所述第二防焊层的第二沟槽，且所述第二沟槽与所述第一沟槽相对准，所述预断沟槽由所述第一沟槽与所述第二沟槽所组成。
5.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，所述预断部包括部分所述导电层与部分所述第二防焊层。
6.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，所述预断沟槽将所述第一防焊层与所述核心层划分为与所述芯片设置部相重叠的第一部分以及与所述预断部相重叠的第二部分，当沿所述预断沟槽断开所述预断部与所述芯片设置部，并通过所述预断部移除所述离型膜与所述基材时，所述第一部分与所述第二部分被断开，使所述第二部分随所述离型膜与所述基材被移除。
7.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，形成贯穿至少部分所述叠层结构的所述预断沟槽的步骤包括使所述预断沟槽自所述叠层结构的第一侧边延伸至与所述第一侧边相连接的第二侧边。
8.根据权利要求7所述的芯片封装结构的制作方法，其特征在于，所述预断沟槽具有相对两端部，且所述两端部分别与所述第一侧边及所述第二侧边保持距离。
9.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，形成贯穿至少部分所述叠层结构的所述预断沟槽的步骤包括使所述预断沟槽自所述叠层结构的第一侧边延伸至与所述第一侧边互为平行的第二侧边。
10.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述预断沟槽具有相对两端部，且所述两端部分别与所述第一侧边及所述第二侧边保持距离。
叠层结构，设置于所述离型膜上，其中部分所述叠层结构具有预断沟槽，所述预断沟槽位于所述叠层结构的边缘，且将部分所述叠层结构划分为芯片设置部与预断部。
12.根据权利要求11所述的基板结构，其特征在于，所述叠层结构包括：第一防焊层，设置于所述离型膜上，其中所述第一防焊层具有第一沟槽，且所述第一沟槽暴露出所述离型膜；
导电层，设置于所述第一防焊层上，其中所述导电层具有第二沟槽，且所述第二沟槽与所述第一沟槽相对准；以及第二防焊层，设置于所述导电层上，其中所述第二防焊层具有第三沟槽，所述第三沟槽与所述第二沟槽相对准，且所述预断沟槽由所述第一沟槽、所述第二沟槽以及所述第三沟槽所组成。
13.根据权利要求12所述的基板结构，其特征在于，所述预断部包括部分所述第一防焊层、部分所述导电层以及部分所述第二防焊层。
14.根据权利要求11所述的基板结构，其特征在于，所述叠层结构包括：第一防焊层，设置于所述离型膜上；
导电层，设置于所述核心层上，其中所述导电层具有第一沟槽，且所述第一沟槽暴露出所述核心层；以及第二防焊层，设置于所述导电层上，其中所述第二防焊层具有第二沟槽，所述第二沟槽与所述第一沟槽相对准，且所述预断沟槽由所述第一沟槽与所述第二沟槽所组成。
15.根据权利要求14所述的基板结构，其特征在于，所述预断部包括部分所述导电层与部分所述第二防焊层。
16.根据权利要求14所述的基板结构，其特征在于，所述预断沟槽将所述第一防焊层与所述核心层划分为与所述芯片设置部相重叠的第一部分以及与所述预断部相重叠的第二部分。
17.根据权利要求11所述的基板结构，其特征在于，所述叠层结构具有第一侧边以及与所述第一侧边相连接的第二侧边，且所述预断沟槽自所述第一侧边延伸至所述第二侧边。
18.根据权利要求17所述的基板结构，其特征在于，所述预断沟槽具有相对两端部，且所述两端部分别与所述第一侧边及所述第二侧边保持距离。
19.根据权利要求11所述的基板结构，其特征在于，所述叠层结构具有第一侧边以及与所述第一侧边互为平行的第二侧边，且所述预断沟槽自所述第一侧边延伸至所述第二侧边。
20.根据权利要求18所述的基板结构，其特征在于，所述预断沟槽具有相对两端部，且所述两端部分别与所述第一侧边及所述第二侧边保持距离。
芯片封装结构的制作方法与基板结构
技术领域
[0001] 本发明涉及一种封装结构的制作方法与基板结构，尤其涉及一种芯片封装结构的制作方法与基板结构。
背景技术
[0002] 目前，在可挠性载板上制作完成芯片封装结构后，需进一步将可挠性载板移除，以得到芯片封装结构。由于芯片封装结构与可挠性载板是通过离型膜彼此接合，且离型膜的黏着力并不高，因此在施加适度的作用力于离型膜后，便能使芯片封装结构与可挠性载板分离开来。由于离型膜夹置于芯片封装结构与可挠性载板之间，且为避免损及芯片与线路的所在区域，因此施力点通常靠近芯片封装结构和/或可挠性载板的侧缘。一般来说，芯片封装结构的周缘齐平可挠性载板的周缘，故不利于施力，且一有不慎便可能对芯片封装结构造成损伤。
发明内容
[0003] 本发明提供一种芯片封装结构的制作方法与基板结构，能提高制程上的便利性与良率。
[0004] 本发明提出一种芯片封装结构的制作方法，包括以下步骤。首先，提供载板，且载板包括基材与连接基材的离型膜。接着，形成叠层结构层于离型膜上，并图案化叠层结构，以形成贯穿至少部分叠层结构的预断沟槽，其中预断沟槽位于叠层结构的边缘，且将叠层结构划分为芯片设置部与预断部。接着，设置芯片于芯片设置部上。接着，形成封装胶体于芯片设置部上，并包覆芯片。之后，沿预断沟槽断开预断部与芯片设置部，并通过预断部移除离型膜与基材。
[0005] 本发明提出一种基板结构，其包括载板以及叠层结构。载板包括基材与连接基材的离型膜。叠层结构设置于离型膜上，其中叠层结构具有预断沟槽，预断沟槽位于叠层结构的边缘，且将叠层结构划分为芯片设置部与预断部。
[0006] 基于上述，在形成叠层结构于载板上以制作出基板结构的过程中，本发明于叠层结构形成有贯穿其至少部分的预断沟槽。借此，于芯片封装结构制作完成后，可通过预断沟槽将载板移除。因此，本发明所提出的芯片封装结构的制作方法与基板结构不仅能提高制程上的便利性，也能避免于移除载板时对芯片封装结构造成损伤以提高制程上的良率。
[0007] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。
附图说明
[0008] 图1A至图1E是本发明第一实施例的芯片封装结构的制作过程的剖面示意图；
[0009] 图2A与图2B分别是图1C的基板结构的两实施态样的俯视示意图；
[0010] 图3A至图3F是本发明第二实施例的芯片封装结构的制作过程的剖面示意图；
[0011] 图4A与图4B分别是图3D的基板结构的两实施态样的俯视示意图；
[0012] 图5是本发明第三实施例的基板结构封装有多个芯片的剖面示意图。
[0013] 附图标记说明：
[0014] 100、200：芯片封装结构
[0015] 101、101a、201：基板结构
[0016] 102、202：预断沟槽
[0017] 110、210：载板
[0018] 111、211：基材
[0019] 112、212：离型膜
[0020] 112a、212a：上表面
[0021] 112b、212b：下表面
[0022] 120、220：叠层结构
[0023] 121、221：第一防焊层
[0024] 121a、222a：第一沟槽
[0025] 122、222：导电层
[0026] 122a、223a：第二沟槽
[0027] 123、223：第二防焊层
[0028] 123a：第三沟槽
[0029] 125、225：芯片设置部
[0030] 126、226：预断部
[0031] 127、227：第一侧边
[0032] 128、129、228、229：第二侧边
[0033] 130、230：芯片
[0034] 140、240：封装胶体
[0035] 224：核心层
[0036] 225a：第一部分
[0037] 226a：第二部分
具体实施方式
[0038] 图1A至图1E是本发明第一实施例的芯片封装结构的制作过程的剖面示意图。请参考图1A，首先，提供载板110，其中载板110包括基材111与连接基材111的离型膜112，且基材111可以聚酯(PET)、或聚亚酰胺(PI)等材质所制成的可挠性基材，用以作为暂时性的承载。
然而，本发明对于基材的材质不加以限定，在其他实施例中，基材可为硬质基材。在本实施例中，离型膜112可为上表面112a与下表面112b皆具有黏性的薄膜，其中离型膜112的下表面112b贴附于基材111，且离型膜112的上表面112a暴露于外，以供后续黏合叠层结构120(显示于图1C)所用。
[0039] 接着，形成第一防焊层121于离型膜112的上表面112a上。在使第一防焊层121黏附于离型膜112后，可通过冲压、蚀刻或雷射切割等方式图案化第一防焊层121，以形成贯穿第一防焊层121的第一沟槽121a，且第一沟槽121a暴露出离型膜112的上表面112a。请参考图1B，接着，形成导电层122于第一防焊层121上，其中导电层122的材质可为铜、其他导电金属或合金，且可通过冲压、蚀刻或激光切割等方式图案化导电层122，以形成贯穿导电层122的第二沟槽122a。在本实施例中，第二沟槽122a与第一沟槽121a相对准。请参考图1C，之后，形成第二防焊层123于导电层122上，并可通过冲压、蚀刻或雷射切割等方式图案化第二防焊层123，以形成贯穿第二防焊层123的第三沟槽123a，且第三沟槽123a与第二沟槽122a相对准。至此，基板结构101已制作完成，其中彼此对准的第一沟槽121a、第二沟槽122a以及第三沟槽123a组成预断沟槽102，且由第一防焊层121、导电层122以及第二防焊层123所组成的叠层结构120被预断沟槽102贯穿而暴露出离型膜112的上表面112a。
[0040] 在本实施例中，预断沟槽102位于叠层结构120的边缘，且将叠层结构120划分为芯片设置部125与预断部126。图2A与图2B分别是图1C的基板结构的两实施态样的俯视示意图。请参考图2A，在其一实施态样中，叠层结构120具有第一侧边127以及与第一侧边127相连接的第二侧边128，其中预断沟槽102自第一侧边127延伸至第二侧边128，且倾斜于第一侧边127与第二侧边128。预断沟槽102具有相对两端部，且两端部分别与第一侧边127及第二侧边128保持距离。在其他实施例中，预断沟槽的相对两端部可分别贯通第一侧边与第二侧边。请参考图2B，在另一实施态样中，叠层结构120具有第一侧边127以及与第一侧边127互为平行的第二侧边129，其中预断沟槽102自第一侧边127延伸至第二侧边129，且垂直于第一侧边127与第二侧边129。预断沟槽102具有相对两端部，且两端部分别与第一侧边127及第二侧边129保持距离。
[0041] 请参考图1D，接着，设置芯片130于芯片设置部125上的第二防焊层123，举例来说，虽未显示于图示，惟图案化后的第二防焊层123可具有多个开口以暴露出图案化后的导电层122的局部，因此芯片130可通过打线接合或覆晶接合等方式电性连接于图案化后的导电层122。接着，形成封装胶体140于芯片设置部125上的第二防焊层123，并包覆芯片130。特别说明的是，虽然本实施例仅举单一颗芯片作说明，但不限于此。在其他实施例中，可使多个芯片设置于芯片设置部上，并使封装胶体共同包覆前述多个芯片。
[0042] 请参考图1D与图1E，在本实施例中，预断部126包括部分第一防焊层121、部分导电层122以及部分第二防焊层123，最后，以预断部126为施力点并沿预断沟槽102断开预断部126与芯片设置部125，使预断部126、离型膜112以及基材111同时被移除，以使芯片封装结构100与载板110分离。由于预断部126可作为移除载板110的施力点，因此不仅能提高制程上的便利性，也能避免于移除载板110时对芯片封装结构100造成损伤以提高制程上的良率。
[0043] 图3A至图3F是本发明第二实施例的芯片封装结构的制作过程的剖面示意图。请参考图3A，首先，提供载板210，其中载板210包括基材211与连接基材211的离型膜212，且基材211可以聚酯(PET)、或聚亚酰胺(PI)等材质所制成的可挠性基材。然而，本发明对于基材的材质不加以限定，在其他实施例中，基材可为硬质基材。在本实施例中，离型膜212可为上表面212a与下表面212b皆具有黏性的薄膜，其中离型膜212的下表面212b贴附于基材211，且离型膜212的上表面212a暴露于外，以供后续黏合叠层结构220(显示于图3D)所用。
[0044] 接着，形成第一防焊层221于离型膜212的上表面212a上。在使第一防焊层221黏附于离型膜212后，设置核心层224于第一防焊层221上。请参考图3C，接着，形成导电层222于核心层224上，其中导电层222的材质可为铜、其他导电金属或合金，且可通过冲压、蚀刻或雷射切割等方式图案化导电层222，以形成贯穿导电层222的第一沟槽222a，且第一沟槽222a暴露出核心层224。请参考图3D，之后，形成第二防焊层223于导电层222上，并可通过冲压、蚀刻或雷射切割等方式图案化第二防焊层223，以形成贯穿第二防焊层223的第二沟槽
223a，且第二沟槽223a与第一沟槽222a相对准。至此，基板结构201已制作完成，其中彼此对准的第一沟槽222a与第二沟槽223a组成预断沟槽202，且由第一防焊层221、核心层224、导电层222以及第二防焊层223组成叠层结构220。此外，导电层222与第二防焊层223被预断沟槽202贯穿而暴露出核心层224。
[0045] 在本实施例中，预断沟槽202位于叠层结构220的边缘，且将叠层结构220划分为芯片设置部225与预断部226。图4A与图4B分别是图3D的基板结构的两实施态样的俯视示意图。请参考图4A，在其一实施态样中，叠层结构220具有第一侧边227以及与第一侧边227相连接的第二侧边228，其中预断沟槽202自第一侧边227延伸至第二侧边228，且倾斜于第一侧边227与第二侧边228。预断沟槽202具有相对两端部，且两端部分别与第一侧边227及第二侧边228保持距离。在其他实施例中，预断沟槽的相对两端部可分别贯通第一侧边与第二侧边。
[0046] 请参考图4B，在另一实施态样中，叠层结构220具有第一侧边227以及与第一侧边227互为平行的第二侧边229，其中预断沟槽202自第一侧边227延伸至第二侧边229，且垂直于第一侧边227与第二侧边229。预断沟槽202具有相对两端部，且两端部分别与第一侧边
227及第二侧边229保持距离。在其他实施例中，预断沟槽的相对两端部可分别贯通第一侧边与第二侧边。
[0047] 请参考图3E，接着，设置芯片230于芯片设置部225上的第二防焊层223，举例来说，虽未显示于图示，惟图案化后的第二防焊层223可具有多个开口以暴露出图案化后的导电层222的局部，因此芯片230可通过打线接合或覆晶接合等方式电性连接于图案化后的导电层222。接着，形成封装胶体240于芯片设置部225上的第二防焊层223，并包覆芯片230。
[0048] 请参考图3E与图3F，在本实施例中，预断部226包括部分导电层222与部分第二防焊层223，且预断沟槽202将第一防焊层221与核心层224划分为与芯片设置部225相重叠的第一部分225a以及与预断部226相重叠的第二部分226a。最后，以预断部226为施力点并沿预断沟槽202断开预断部226与芯片设置部225，以及断开第一部分225a与第二部分226a，使预断部226、第二部分226a、离型膜212以及基材211同时被移除，以使芯片封装结构200与载板210分离。由于预断部226可作为移除载板210的施力点，因此不仅能提高制程上的便利性，也能避免于移除载板210时对芯片封装结构200造成损伤以提高制程上的良率。在本实施例中，预断沟槽202的深度为暴露出核心层224。在其他实施例中，预断沟槽可进一步贯穿核心层或者贯穿核心层及相对应的第一防焊层，上述皆为本发明可实施的态样。
[0049] 图5是本发明第三实施例的基板结构封装有多个芯片的剖面示意图。请参考图5，基板结构101a与第一实施例的基板结构101大致相似，惟基板结构101a的长度较长，以便于设置多个芯片130于其上。详细而言，这些芯片130设置于芯片设置部125上的第二防焊层123，举例来说，虽未显示于图示，惟图案化后的第二防焊层123可具有多个开口以暴露出图案化后的导电层122的局部，因此这些芯片130可通过打线接合或覆晶接合等方式电性连接于图案化后的导电层122。接着，形成封装胶体140于芯片设置部125上的第二防焊层123，以包覆这些芯片130。最后，以预断部126为施力点并沿预断沟槽102断开预断部126与芯片设置部125，使预断部126、离型膜112以及基材111同时被移除。相似地，第二实施例的基板结构201的尺寸也可加大，而在其上封装多个芯片230。
[0050] 综上所述，在形成叠层结构于载板上以制作出基板结构的过程中，本发明于叠层结构形成有贯穿其至少部分的预断沟槽，以将叠层结构划分为芯片设置部与预断部。借此，于芯片封装结构制作完成后，可沿预断沟槽断开预断部与芯片设置部，并通过预断部移将载板移除。因此，本发明所提出的芯片封装结构的制作方法与基板结构不仅能提高制程上的便利性，也能避免于移除载板时对芯片封装结构造成损伤以提高制程上的良率。
[0051] 虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，但这些更改与润饰均应落在本发明的保护范围内。
