LED驱动电路及LED负载的驱动方法

摘要

本申请公开了一种LED驱动电路及LED负载的驱动方法。该LED驱动电路包括：耦接于输入电压两端的串联连接的晶体管和LED负载，以及控制电路，用于产生驱动信号以控制所述晶体管的工作状态，从而控制输入电流在半工频周期中的累积电荷数值保持为恒定值，来抑制电网抖动。该LED驱动电路通过电荷控制保持在半工频周期中的电荷总量不变，从而在输入电压波动的情形下可以实现无闪烁，以及提高LED驱动电路的效率。

权利要求

1.一种LED驱动电路，包括：

耦接于输入电压两端的串联连接的晶体管和LED负载，以及控制电路，用于产生驱动信号以控制所述晶体管的工作状态，从而控制输入电流在半工频周期中的累积电荷数值，来抑制电网抖动，其中，所述控制电路包括，

时钟产生模块，用于根据交流输入电压的采样信号产生时钟信号；

电流反馈模块，用于根据流经所述晶体管的输入电流的电流采样信号及其电流积分信号产生电荷控制信号；

逻辑模块，分别与所述时钟产生模块和所述电流反馈模块相连，用于根据所述时钟信号和所述电荷控制信号产生彼此互补的第一控制信号和第二控制信号；以及驱动模块，与所述逻辑模块连接，用于根据所述第一控制信号和所述第二控制信号产生所述驱动信号。

2.根据权利要求1所述的LED驱动电路，其中，所述输入电流在半工频周期中的累积电荷保持为恒定值。

3.根据权利要求2所述的LED驱动电路，其中，所述控制电路配置为控制所述晶体管，使得在所述半工频周期中的第一时间段的所述输入电流大于第二时间段的所述输入电流。

4.根据权利要求3所述的LED驱动电路，其中，所述输入电流在所述第一时间段和所述第二时间段分别为单脉冲电流和恒定电流。

5.根据权利要求4所述的LED驱动电路，其中，所述晶体管在所述第一时间段工作于开关模式；在所述第二时间段工作于线性模式。

6.根据权利要求1所述的LED驱动电路，其中，所述控制电路配置为当所述晶体管的两功率端的压差较小时，所述输入电流的数值较大；当所述晶体管的两功率端的压差较大时，所述输入电流的数值较小。

7.根据权利要求6所述的LED驱动电路，其中，在直流母线电压的上升阶段的第一时间段，所述晶体管的两功率端的压差较小；在所述第一时间段之后的第二时间段，所述晶体管的两功率端的压差较大。

8.根据权利要求6所述的LED驱动电路，其中，在直流母线电压的下降阶段的第一时间段，所述晶体管的两功率端的压差较小；在所述第一时间段之前的第二时间段内，所述晶体管的两功率端的压差较大。

9.根据权利要求3所述的LED驱动电路，其中，所述控制电路配置为在所述第一时间段中根据所述电流采样信号进行电流积分控制，使得所述输入电流在所述第一时间段中的累积电荷保持为恒定值。

10.根据权利要求3所述的LED驱动电路，其中，所述控制电路配置为在所述第二时间段进行定时控制，使得在不同的所述半工频周期中，所述第二时间段的时间长度相同，从而使得所述输入电流在所述第二时间段中的累积电荷保持为恒定值。

11.根据权利要求3所述的LED驱动电路，其中，所述控制电路配置为控制所述晶体管在所述半工频周期中还工作于第三时间段，使得在所述第三时间段中的所述输入电流大于所述第二时间段的所述输入电流。

12.根据权利要求11所述的LED驱动电路，其中，所述控制电路配置为在所述第三时间段中根据所述电流采样信号进行电流积分控制，使得所述输入电流在所述第三时间段中的累积电荷保持为恒定值。

13.根据权利要求11所述的LED驱动电路，其中，所述第一时间段位于直流母线电压的上升阶段，所述第二时间段位于所述第一时间段之后，并且所述第三时间段位于所述直流母线电压的下降阶段。

14.根据权利要求9所述的LED驱动电路，其中，

所述时钟信号表征所述第一时间段的开始时刻；

所述电荷控制信号用于表征所述第二时间段的开始时刻；

以及

所述晶体管在所述第一时间段工作于开关模式，在所述第二时间段工作于线性模式。

15.根据权利要求14所述的LED驱动电路，其中，所述电流反馈模块包括：电流积分模块，对所述电流采样信号进行积分以产生所述电流积分信号；

闭环反馈模块，将所述电流采样信号与第二参考电压相比较以产生补偿信号；以及第二比较器，将所述补偿信号与所述电流积分信号相比较以产生所述电荷控制信号。

16.根据权利要求15所述的LED驱动电路，其中，所述电流积分模块的输出端在所述第一控制信号的有效期间连接至所述第二比较器的输入端，在所述第一控制信号的无效期间连接至地。

17.根据权利要求14所述的LED驱动电路，其中，所述驱动模块包括：单脉冲模块，连接至所述逻辑模块的第一输出端，用于根据所述第一控制信号产生第一驱动信号；

定时模块，连接至所述逻辑模块的第二输出端，用于根据所述第二控制信号产生定时信号；以及限流模块，与所述定时模块连接，用于根据所述定时信号产生第二驱动信号，其中，所述驱动模块在所述第一时间段将所述第一驱动信号作为所述驱动信号，在所述第二时间段将所述第二驱动信号作为所述驱动信号。

18.根据权利要求17所述的LED驱动电路，其中，所述驱动模块还包括第二时钟信号产生模块，用于根据所述定时信号产生第二时钟信号，其中所述时钟信号还可以根据所述第二时钟信号产生并表征第三时间段的开始时刻。

19.一种LED负载的驱动方法，包括：

串联连接的晶体管和LED负载接收输入电压；

根据驱动信号控制所述晶体管的工作状态，从而控制输入电流在半工频周期中的累积电荷数值，来抑制电网抖动，其中，所述控制输入电流的步骤包括，

根据交流输入电压的采样信号产生时钟信号；

根据流经所述晶体管的输入电流的电流采样信号及其电流积分信号产生电荷控制信号；

根据所述时钟信号和所述电荷控制信号产生彼此互补的第一控制信号和第二控制信号；

根据所述第一控制信号和所述第二控制信号产生所述驱动信号。

20.根据权利要求19所述的驱动方法，其中，控制所述输入电流在半工频周期中的累积电荷保持为恒定值。

21.根据权利要求20所述的驱动方法，其中，采用所述驱动信号控制晶体管的工作状态以控制所述输入电流，使得在所述半工频周期中第一时间段的所述输入电流大于第二时间段的所述输入电流。

22.根据权利要求21所述的驱动方法，其中，所述输入电流在所述第一时间段和所述第二时间段分别为单脉冲电流和恒定电流。

23.根据权利要求22所述的驱动方法，其中，所述晶体管在所述第一时间段工作于开关模式，在所述第二时间段工作于线性模式。

24.根据权利要求19所述的驱动方法，其中，当所述晶体管的两功率端的压差较小时，所述输入电流的数值较大；当所述晶体管的两功率端的压差较大时，所述输入电流的数值较小。

25.根据权利要求24所述的驱动方法，其中，在直流母线电压的上升阶段的第一时间段，所述晶体管的两功率端的压差较小；在所述第一时间段之后的第二时间段，所述晶体管的两功率端的压差较大。

26.根据权利要求24所述的驱动方法，其中，在直流母线电压的下降阶段的第一时间段内，所述晶体管的两功率端的压差较小；在所述第一时间段之前的第二时间段内，所述晶体管的两功率端的压差较大。

27.根据权利要求21所述的驱动方法，其中，在所述第一时间段根据所述电流采样信号进行电流积分控制，使得所述输入电流在所述第一时间段中的累积电荷保持为恒定值。

28.根据权利要求21所述的驱动方法，其中，在所述第二时间段进行定时控制，使得所述输入电流在所述第二时间段中的累积电荷保持为恒定值。

29.根据权利要求21所述的驱动方法，其中，所述晶体管在所述半工频周期中，还可以工作于第三时间段，使得所述第三时间段中的所述输入电流大于所述第二时间段中的所述输入电流。

30.根据权利要求27所述的驱动方法，其中，

所述时钟信号表征所述第一时间段的开始时刻；

所述电荷控制信号用于表征所述第二时间段的开始时刻；

所述晶体管在所述第一时间段工作于开关模式，在所述第二时间段工作于线性模式。

31.根据权利要求30所述的驱动方法，其中，产生电荷控制信号的步骤包括：对所述电流采样信号进行积分以产生所述电流积分信号；

将所述电流采样信号与第二参考电压相比较以产生补偿信号；以及将所述补偿信号与所述电流积分信号相比较以产生所述电荷控制信号。

32.根据权利要求30所述的驱动方法，其中，产生所述驱动信号的步骤包括：在所述第一时间段中，根据所述第一控制信号产生第一驱动信号，以及将所述第一驱动信号作为所述驱动信号；

在所述第二时间段，根据所述第二控制信号产生定时信号，根据所述定时信号产生第二驱动信号，以及将所述第二驱动信号作为所述驱动信号。

33.根据权利要求32所述的驱动方法，其中，产生所述驱动信号的步骤还包括：在第三时间段，根据所述定时信号产生第二时钟信号，其中所述时钟信号还可以根据所述第二时钟信号产生并用于表征所述第三时间段的开始时刻。

说明书

LED驱动电路及LED负载的驱动方法

技术领域

[0001] 本文涉及电力电子相关领域，具体的涉及LED驱动电路及LED负载的驱动方法。

背景技术

[0002] 发光二极管(LED)具有光效高、寿命长和功耗低等特点，因而广泛地被用作光源。作为一种恒流负载，LED负载需要由能够输出恒定电流的驱动模块来驱动。

[0003] 图1示出根据现有技术的LED驱动电路的电路图，其中采用线性驱动方案提供负载电流。图2示出根据图1的LED驱动电路的工作波形图。如图1所示，该LED驱动电路包括与LED负载串联连接的采样电阻Rcs和晶体管Q1。在应用于LED电源时，LED驱动电路连接在整流桥BD的输出端上，以获直流母线电压Vbus。在整流桥BD的输出端上还可以连接有电容C1。在工作期间，该LED驱动电路中的晶体管Q1工作于线性模式，根据流经晶体管的输入电流的反馈信号控制晶体管Q1的工作状态，从而获得大致恒定的输入电流。

[0004] 该LED驱动电路采用的线性驱动方案器件少，控制简单。但是，由于整流桥输出的电压为半工频周期的正弦半波信号，其周期性地上下波动，因此，直流母线电压Vbus也会随之发生周期性的波动。如图2所示，当直流母线电压Vbus大于负载电压Vled时，驱动模块的输出为设定电流值；当直流母线电压Vbus接近负载电压Vled时，电流降低。

[0005] 然而，在直流母线电压Vbus的平均值远高于负载电压Vled时，为了得到恒定的电流需要增大电容C1的电容值，则会导致晶体管Q1的损耗变大，降低系统的效率。电容C1的大电容值还导致功率因数PF的降低。在直流母线电压Vbus的瞬时值接近负载电压Vled时，输入电流减小，调整率变差，此时电流近似为开环状态，如有信号干扰或电网抖动，晶体管Q1的工作状态无法及时控制以调节输入电流，则会出现灯闪。

发明内容

[0006] 鉴于上述内容，本发明的目的在于提供一种LED驱动电路及LED负载的驱动方法，其中控制晶体管的工作状态，进而控制输入电流在半工频周期中的累积电荷数值，从而抑制电网抖动时的LED灯闪烁和提高效率。

[0007] 根据本发明第一方面，提供一种LED驱动电路，包括：耦接于输入电压两端的串联连接的晶体管和LED负载，以及控制电路，用于产生驱动信号以控制所述晶体管的工作状态，从而控制输入电流在半工频周期中的累积电荷数值，来抑制电网抖动。

[0008] 优选地，所述输入电流在半工频周期中的累积电荷保持为恒定值。

[0009] 优选地，所述控制电路配置为控制所述晶体管，使得在所述半工频周期中的第一时间段的所述输入电流大于第二时间段的所述输入电流。

[0010] 优选地，所述输入电流在所述第一时间段和所述第二时间段分别为单脉冲电流和恒定电流。

[0011] 优选地，所述晶体管在所述第一时间段工作于开关模式；在所述第二时间段工作于线性模式。

[0012] 优选地，所述控制电路配置为当所述晶体管的两功率端的压差较小时，所述输入电流的数值较大；当所述晶体管的两功率端的压差较大时，所述输入电流的数值较小。

[0013] 优选地，在所述直流母线电压的上升阶段的第一时间段，所述晶体管的两功率端的压差较小；在所述第一时间段之后的第二时间段，所述晶体管的两功率端的压差较大。

[0014] 优选地，在所述直流母线电压的下降阶段的第一时间段，所述晶体管的两功率端的压差较小；在所述第一时间段之前的第二时间段内，所述晶体管的两功率端的压差较大。

[0015] 优选地，所述控制电路配置为在所述第一时间段中根据流经所述晶体管的输入电流的电流采样信号进行电流积分控制，使得所述输入电流在所述第一时间段中的累积电荷保持为恒定值。

[0016] 优选地，所述控制电路配置为在所述第二时间段进行定时控制，使得在不同的所述半工频周期中，所述第二时间段的时间长度相同，从而使得所述输入电流在所述第二时间段中的累积电荷保持为恒定值。

[0017] 优选地，所述控制电路配置为控制所述晶体管在所述半工频周期中还工作于第三时间段，使得在所述第三时间段中的所述输入电流大于所述第二时间段的所述输入电流。

[0018] 优选地，所述控制电路配置为在所述第三时间段中根据流经所述晶体管的输入电流的电流采样信号进行电流积分控制，使得所述输入电流在所述第三时间段中的累积电荷保持为恒定值。

[0019] 优选地，所述第一时间段位于所述直流母线电压的上升阶段，所述第二时间段位于所述第一时间段之后，并且所述第三时间段位于所述直流母线电压的下降阶段。

[0020] 优选地，所述控制电路包括：时钟产生模块，用于根据交流输入电压的采样信号产生时钟信号，所述时钟信号表征所述第一时间段的开始时刻；电流反馈模块，用于根据所述电流采样信号及其电流积分信号产生电荷控制信号，所述电荷控制信号用于表征所述第二时间段的开始时刻；逻辑模块，用于根据所述时钟信号和所述电荷控制信号产生彼此互补的第一控制信号和第二控制信号；以及驱动模块，用于根据所述第一控制信号和所述第二控制信号产生所述驱动信号，使得所述晶体管在所述第一时间段工作于开关模式，在所述第二时间段工作于线性模式。

[0021] 优选地，所述电流反馈模块包括：电流积分模块，对所述电流采样信号进行积分以产生所述电流积分信号；闭环反馈模块，将所述电流采样信号与第二参考电压相比较以产生补偿信号；以及第二比较器，将所述补偿信号与所述电流积分信号相比较以产生所述电荷控制信号。

[0022] 优选地，所述电流积分模块的输出端在所述第一控制信号的有效期间连接至所述第二比较器的输入端，在所述第一控制信号的无效期间连接至地。

[0023] 优选地，所述驱动模块包括：单脉冲模块，连接至所述逻辑模块的第一输出端，用于根据所述第一控制信号产生所述第一驱动信号；定时模块，连接至所述逻辑模块的第二输出端，用于根据所述第二控制信号产生定时信号；以及限流模块，与所述定时模块连接，用于根据所述定时信号产生第二驱动信号，其中，所述驱动模块在所述第一时间段将所述第一驱动信号作为所述驱动信号，在所述第二时间段将所述第二驱动信号作为所述驱动信号。

[0024] 优选地，所述驱动模块还包括第二时钟信号产生模块，用于根据所述定时信号产生第二时钟信号，其中所述时钟信号还可以根据所述第二时钟信号产生并表征第三时间段的开始时刻。

[0025] 根据本发明的第二方面，提供一种LED负载的驱动方法，包括：串联连接的晶体管和LED负载接收输入电压；控制所述晶体管的工作状态，从而控制输入电流在半工频周期中的累积电荷数值，来抑制电网抖动。

[0026] 优选地，控制所述输入电流在半工频周期中的累积电荷保持为恒定值。

[0027] 优选地，采用驱动信号控制晶体管的工作状态以控制所述输入电流，使得在所述半工频周期中第一时间段的所述输入电流大于第二时间段的所述输入电流。

[0028] 优选地，所述输入电流在所述第一时间段和所述第二时间段分别为单脉冲电流和恒定电流。

[0029] 优选地，所述晶体管在所述第一时间段工作于开关模式，在所述第二时间段工作于线性模式。

[0030] 优选地，当所述晶体管的两功率端的压差较小时，所述输入电流的数值较大；当所述晶体管的两功率端的压差较大时，所述输入电流的数值较小。

[0031] 优选地，在所述直流母线电压的上升阶段的第一时间段，所述晶体管的两功率端的压差较小；在所述第一时间段之后的第二时间段，所述晶体管的两功率端的压差较大。

[0032] 优选地，在所述直流母线电压的下降阶段的第一时间段内，所述晶体管的两功率端的压差较小；在所述第一时间段之前的第二时间段内，所述晶体管的两功率端的压差较大。

[0033] 优选地，在所述第一时间段根据流经所述晶体管的输入电流的电流采样信号进行电流积分控制，使得所述输入电流在所述第一时间段中的累积电荷保持为恒定值。

[0034] 优选地，在所述第二时间段进行定时控制，使得所述输入电流在所述第二时间段中的累积电荷保持为恒定值。

[0035] 优选地，所述晶体管在所述半工频周期中，还可以工作于第三时间段，使得所述第三时间段中的所述输入电流大于所述第二时间段中的所述输入电流。

[0036] 优选地，所述控制所述输入电流的步骤包括：根据交流输入电压的采样信号产生时钟信号，所述时钟信号表征所述第一时间段的开始时刻；根据所述电流采样信号及其电流积分信号产生电荷控制信号，所述电荷控制信号用于表征所述第二时间段的开始时刻；根据所述时钟信号和所述电荷控制信号产生彼此互补的第一控制信号和第二控制信号；根据所述第一控制信号和所述第二控制信号产生所述驱动信号，使得所述晶体管在所述第一时间段工作于开关模式，在所述第二时间段工作于线性模式。

[0037] 优选地，产生电荷控制信号的步骤包括：对所述电流采样信号进行积分以产生所述电流积分信号；将所述电流采样信号与第二参考电压相比较以产生补偿信号；以及将所述第一补偿信号与所述电流积分信号相比较以产生所述电荷控制信号。

[0038] 优选地，产生所述驱动信号的步骤包括：在所述第一时间段中，根据所述第一控制信号产生所述第一驱动信号，以及将所述第一驱动信号作为所述驱动信号；在所述第二时间段，根据所述第二控制信号产生定时信号，根据所述定时信号产生第二驱动信号，以及将所述第二驱动信号作为所述驱动信号。

[0039] 优选地，产生所述驱动信号的步骤还包括：在第三时间段，根据所述定时信号产生第二时钟信号，其中所述时钟信号还可以根据所述第二时钟信号产生并用于表征所述第三时间段的开始时刻。

[0040] 根据本发明实施例的LED驱动电路，根据控制电路产生驱动信号，以控制晶体管的工作状态，即控制晶体管在直流母线电压的半工频周期中连续的第一时间段和第二时间段分别产生单脉冲电流和恒定电流，以使得输入电流在半工频周期中的累积电荷保持为恒定值。该LED驱动电路通过电荷控制保持在半工频周期中的电荷总量不变，从而在输入电压波动的情形下可以实现无闪烁，以及提高LED驱动电路的效率。

[0041] 根据本发明优选实施例的LED驱动电路，控制电路在第一时间段内根据直流母线电压的电压采样信号产生驱动信号，控制晶体管工作于开关模式，产生单脉冲电流；在第二时间段内根据输入电流的电流采样信号和电流积分信号产生驱动信号，控制晶体管工作于线性模式，产生恒定电流。由此，减小电流纹波，提高效率，减小功耗，且使输入电流在半工频周期中的累积电荷保持为恒定值，从而抑制灯闪。

[0042] 该LED驱动电路通过控制输入电流的分布范围，使得功率因数可调节达到0.5以上，电流纹波也相对于仅有单脉冲电流形式得到改善。

附图说明

[0043] 通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

[0044] 图1示出根据现有技术的LED驱动电路的电路图。

[0045] 图2示出根据图1的LED驱动电路的工作波形图。

[0046] 图3示出根据本发明第一实施例的LED驱动电路的示意性框图。

[0047] 图4示出图3中控制电路的示意性框图。

[0048] 图5示出图4中时钟产生模块的示意性电路图。

[0049] 图6示出图4中电流反馈模块的示意性电路图。

[0050] 图7示出图4中驱动模块的示意性电路图。

[0051] 图8示出本发明第一实施例的LED驱动电路的一种工作模式的波形图。

[0052] 图9示出本发明第一实施例的LED驱动电路的另一种工作模式的波形图。

[0053] 图10示出根据本发明第二实施例的LED驱动电路的示意性框图。

[0054] 图11示出根据本发明第三实施例的LED驱动电路的控制电路的示意性框图。

[0055] 图12示出根据本发明第三实施例的LED驱动电路的示意性电路图。

[0056] 图13示出根据图12所示的LED驱动电路的工作波形图。

具体实施方式

[0057] 以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

[0058] 图3示出根据本发明第一实施例的LED驱动电路的示意性框图。该LED驱动电路100包括主电路和控制电路120。主电路包括整流桥110、LED负载、晶体管Q1、电容C1和采样电阻Rcs。LED负载、晶体管Q1和采样电阻Rcs串联连接在整流桥110的两个输出端之间。

[0059] 整流桥110对交流输入电压Vac进行整流以获得直流母线电压Vbus，同时提供输入电流Iin给电容C1和LED负载。电容C1与LED负载并联连接，用于平滑负载电压Vled。流经电容C1和LED负载的输入电流Iin通过晶体管Q1流向接地端。采样电阻Rcs用于获得流经晶体管Q1的电流的电流采样信号Vs。

[0060] 优选地，晶体管Q1采用金属氧化物半导体晶体管(MOSFET)。应理解，其它的电控开关器件，例如双极性晶体管(BJT)或绝缘栅双极型晶体管(IGBT)，单个金属氧化物半导体场效应管或由多个双极晶体管或金属氧化物半导体场效应管实现的组合，也可以作为本发明的晶体管Q1。

[0061] 在工作期间，该LED驱动电路中的控制电路120根据电流采样信号Vs产生驱动信号Vg，从而控制晶体管Q1的工作状态，进而控制流经LED负载的负载电流。由于流经晶体管Q1的电流等于输入电流Iin，因此通过控制晶体管Q1的工作状态，可以控制输入电流Iin在半工频周期中的累积电荷数值，以控制输入电流Iin的分布范围，提高LED驱动电路的功率因数和系统效率，同时避免由于信号干扰或电网抖动导致灯闪。

[0062] 在优选的实施例中，控制电路120根据LED驱动电路100的应用环境设置输入电流Iin在半工频周期中的累积电荷数值保持为恒定值。

[0063] 控制晶体管Q1在半工频周期中第一时间段的输入电流Iin大于第二时间段的输入电流。例如，在第一时间段T1，晶体管Q1工作于开关模式，在第二时间段T2，晶体管Q1工作于线性模式。该第一时间段T1可以在第二时间段T2之前或之后。例如，第一时间段T1位于直流母线电压Vbus的上升阶段且第二时间段T2位于第一时间段T1之后，或者，第一时间段T1位于直流母线电压Vbus的下降阶段且第二时间段T2位于第一时间段T1之前。

[0064] 控制电路120在第一时间段T1中根据输入电流Iin的电流采样信号Vs进行电流积分控制，使得输入电流Iin在第一时间段T1中的累积电荷保持为恒定值，在第二时间段T2进行定时控制，使得输入电流Iin在第二时间段T2中的累积电荷保持为恒定值。

[0065] 图4示出图3中的控制电路的示意性框图。该控制电路120包括时钟产生模块121、电流反馈模块122、逻辑模块123和驱动模块124。

[0066] 时钟产生模块121例如从整流桥110的交流输入端获得交流输入电压Vac，以及根据交流输入电压Vac的采样信号在半工频周期的开始时刻产生时钟信号CLK。

[0067] 电流反馈模块122从采样电阻Rcs获得电流采样信号Vs，以及根据电流采样信号Vs及电流积分信号产生电荷控制信号CHG。

[0068] 逻辑模块123例如是RS触发器。该RS触发器的置位端和复位端分别与时钟产生模块121的输出端和电流反馈模块122的输出端相连接，以及根据时钟信号CLK和电荷控制信号CHG产生彼此互补的第一控制信号Vctr1和第二控制信号Vctr2。

[0069] 驱动模块124与逻辑模块123的输出端相连接，以及根据第一控制信号Vctr1和第二控制信号Vctr2中的至少一个产生驱动信号Vg。

[0070] 进一步地，电流反馈模块122与逻辑模块123的输出端相连接，以及根据第二控制信号Vctr2对电流积分信号进行复位。

[0071] 图5示出图4中时钟产生模块的示意性电路图。时钟产生模块121包括分压电阻网络、比较器CMP1和单触发电路1211。

[0072] 分压电阻网络例如包括串联连接的电阻R2和电阻R4，电阻R4接地，以及与电阻R2和电阻R4的中间节点连接的电阻R3，电阻R2和电阻R3分别接入交流输入电压Vac的两端。在电阻R2和电阻R4的中间节点提供交流输入电压Vac的采样信号Vbs。

[0073] 比较器CMP1的同相输入端和反相输入端分别接收交流输入电压的采样信号Vbs和参考电压Vst，以及将交流输入电压的采样信号Vbs与参考电压Vst相比较以产生触发信号；以及单触发电路1211，用于响应触发信号以产生时钟信号CLK。该触发信号的脉冲宽度例如是500微秒。

[0074] 时钟信号CLK的周期与直流母线电压Vac的半工频周期相同，并且用于在直流母线电压Vac的上升阶段触发单脉冲电流，从而开始第一时间段T1。例如，通过选择参考电压Vst的数值可以控制时钟信号CLK在半工频周期中的触发时刻，通过选择单触发电路1211的延时时间可以控制时钟信号CLK的脉冲宽度。

[0075] 在本实施例中，根据表征交流输入电压Vac的电压采样信号Vbs产生时钟信号CLK。在替代的实施例中，电压采样信号Vbs可以通过采样直流母线电压Vbus或晶体管Q1两端的电压Vdrain而获得。例如，在整流桥110的输出端和LED负载阳极串联一个二极管，用于防止电流倒流。

[0076] 图6示出图4中电流反馈模块的示意性电路图。电流反馈模块122包括电流积分模块1221、闭环反馈模块1222和比较器CMP2。

[0077] 电流积分模块1221包括误差放大器U1、电容C2和晶体管Q2。误差放大器U1的同相输入端接入流经晶体管Q1的电流的电流采样信号Vs，反相输入端接地。电容C2和晶体管Q2并联连接在误差放大器U1的输出端与地之间。在电容C2的两端产生电流积分信号VA。

[0078] 闭环反馈模块1222包括误差放大器U2和电容C3。误差放大器U2的同相输入端接入流经晶体管Q1的电流的电流采样信号Vs，反相输入端接入参考电压VREF。电容C3连接在误差放大器U2的输出端与地之间。在电容C3的两端产生补偿信号VC。参考电压VREF用于表征电流期望值IREF。误差放大器U2产生的补偿信号可以表征负载电流Iled的平均值与电流期望值IREF的误差。在该实施例中，电容C3用来对误差放大器U2输出的误差信号进行平均。应理解，补偿电路根据误差放大器输出信号类型的不同以及参数的不同，还可以附加电阻、电感和/或其它电容器件。

[0079] 比较器CMP2的反相输入端和同相输入端分别接收补偿信号VC和电流积分信号VA，将二者相比较，以产生电荷控制信号CHG。

[0080] 在第一时间段T1，主电路中的晶体管Q1导通且工作于开关模式，产生单脉冲电流。电流积分模块1221对单脉冲电流进行积分。当电流积分信号VA增大到大于等于补偿信号VC时，比较器CMP2的电荷控制信号CHG从无效状态转变成有效状态。

[0081] 进一步地，控制电路中的晶体管Q2的控制端连接至逻辑模块123，因此晶体管Q2的工作状态与逻辑模块123产生的第二控制信号Vctr2相关。在第一时间段T1内，晶体管Q2截止，电流积分模块1221的输出端连接至比较器CMP2的输入端。电流积分模块1221对单脉冲电流进行积分。当电流积分信号VA增大到大于等于补偿信号VC时，电荷控制信号CHG的状态翻转，使得逻辑模块123的开关控制信号的状态翻转，第一时间段T1结束，第二时间段T2开始。同时，逻辑模块123的开关控制信号使得晶体管Q2导通，从而将电流反馈模块122中的电流积分模块1221的输出端下拉至接地，使得电容C2对地放电以实现电流积分信号VA的复位。因此在第一时间段T1(时刻t1至t2)期间输入电流Iin的累积电荷可以表示如下：

[0082]

[0083] 即

[0084] 其中gm表示电流积分模块1221的增益，Rcs为采样电阻，VC为补偿信号。输入电流Iin在第一时间段T1中的累积电荷保持为恒定值。

[0085] 图7示出图4中驱动模块的示意性电路图。驱动模块124包括第一单脉冲模块1241、定时模块1242和限流模块1243。

[0086] 单脉冲模块1241包括非门U3、晶体管Q3、电流源A1、电压源Us1和Us3、电容C4和二极管D1。非门U3的输入端接收第一控制信号Vctr1，输出端连接至晶体管Q3的控制端。在晶体管Q3的两个电流端之间并联连接电流源A1、电容C4。在电容C4的两端产生第一中间信号Vg1。进一步地，二极管D1和电压源Us1组成高钳位电路，连接在电容C4的两端。在第一中间信号Vg1高于电压源Us1提供的高钳位信号Vhcmp时，第一中间信号Vg1钳位于Vhcmp+Vdiode，其中，Vdiode表示二极管D1的正向电压降。电压源Us3为压控电压源，两个控制端接收第一中间信号Vg1，两个输出端之间提供第一驱动信号V1。

[0087] 定时模块1242例如是单触发电路，其输入端接收第二控制信号Vctr2，输出端提供定时信号。例如，单触发电路可以设置定时信号的脉冲宽度为△t，例如△t为3毫秒，从而获得预定的延时时间。

[0088] 限流模块1243包括非门U4、晶体管Q4、电流源A2、电压源Us2和Us4、电容C5和二极管D2。非门U4的输入端接收定时信号，输出端连接至晶体管Q4的控制端。在晶体管Q4的两个电流端之间并联连接电流源A2、电容C5。在电容C5的两端产生第二中间信号Vg2。进一步地，二极管D2和电压源Us2组成低钳位电路，连接在电容C5的两端。在第二中间信号Vg2高于电压源Us2提供的低钳位信号Vlcmp时，第二中间信号Vg2钳位于Vlcmp+Vdiode，其中，Vdiode表示二极管D2的正向电压降。电压源Us4为压控电压源，两个控制端接收第二中间信号Vg2，两个输出端之间提供具有预定脉冲宽度为△t的第二驱动信号V2。第二驱动信号V2控制晶体管Q1产生低钳电流Ilc，使得输入电流Iin保持为低钳电流Ilc并保持固定时间△t，因此在第二时间段T2(时刻t2至t3)期间输入电流Iin的累积电荷可以表示如下：

[0089]

[0090] 其中△t＝t3-t2,输入电流Iin在第二时间段T2的累积电荷保持为恒定值。在半个工频周期内，根据公式(1)-(3)输入电流Iin的累积电荷Q可以表示如下：

[0091]

[0092] 通过改变公式(4)中参数可以设置输入电流Iin的累积电荷Q的数值，例如可以改变增益gm，采样电阻Rcs，或者低钳电流Ilc的维持时间△t等。在优选的实施例中，通过参数设置控制输入电流Iin的累积电荷Q在半工频周期保持为恒定值。

[0093] 在该实施例中，控制电路120用于控制晶体管Q1在每个直流母线电压Vbus的半工频周期中连续的第一时间段T1和第二时间段T2分别产生单脉冲电流和恒定电流。控制电路120配置为当晶体管Q1的两功率端的压差较小时，输入电流Iin的数值较大；当晶体管Q1的两功率端的压差较大时，输入电流Iin的数值较小。例如，在第一时间段T1中根据交流输入电压Vac的电压采样信号Vbs产生时钟信号CLK，根据时钟信号开始第一时间段T1，使得流经晶体管Q1的输入电流Iin集中在晶体管Q1的导通压降较小的时段，也即直流母线电压Vbus和负载电压Vled差值较小的时间段，输入电流Iin的数值较大并保持输入电流Iin在第一时间段T1中的累积电荷保持为恒定值。在第二时间段T2，晶体管Q1的两功率端的压差较大，即直流母线电压Vbus和负载电压Vled差值较大的时间段，根据电流采样信号Vs和电流积分信号VA产生电荷控制信号CHG，根据电荷控制信号CHG结束第一时间段T1以及开始第二时间段T2。第二时间段T2的输入电流Iin数值较小，且维持为恒定值，在不同的半工频周期中，第二时间段T2的时间长度相同，从而使得输入电流Iin在第二时间段T2中的累积电荷保持为恒定值。

[0094] 在该实施例中，单脉冲模块1241中的电压源Us3与限流模块1243中的电压源Us4串联连接在晶体管Q1的控制端和地之间。在半工频周期的第一时间段T1，电压源Us3提供第一驱动信号V1作为驱动信号Vg，在半工频周期的第二时间段T2，电压源Us4提供第二驱动信号V2作为驱动信号Vg。在第一时间段T1，晶体管Q1工作于开关模式，从而产生单脉冲电流。在第二时间段T2，晶体管Q2工作于线性模式，从而产生恒定电流。

[0095] 进一步地，在第一时间段T1中根据流经晶体管Q1的电流的电流采样信号进行电流积分控制，使得输入电流Iin在第一时间段T1中的累积电荷保持为恒定值，在第二时间段T2进行定时控制，使得输入电流Iin在所述第二时间段T2中的累积电荷保持为恒定值，从而控制输入电流Iin在半个工频周期内的累积电荷的数值固定，以实现电流分布区间的控制，避免由于信号干扰或电网抖动等无法及时调整晶体管Q1的工作状态，导致灯闪。

[0096] 图8示出本发明第一实施例的LED驱动电路的一种工作模式的波形图。其中，|Vac|表示整流桥输入端的交流输入电压的绝对值，也即整流桥的理论输出波形，Vbus表示整流桥输出端的直流母线电压，Vled表示LED负载的端电压，Iin表示输入电流，也即等于流经晶体管Q1的电流。此外，CLK表示根据交流输入电压Vac产生时钟信号CLK，VA和VC分别表示根据输入电流Iin的电流采样信号Vs产生的电流积分信号和补偿信号，Vg则表示晶体管Q1的驱动信号。

[0097] 结合图4至7，本实施例的LED驱动电路包括主电路和控制电路120。主电路包括整流桥110、LED负载、晶体管Q1、电容C1和采样电阻Rcs。LED负载、晶体管Q1和采样电阻Rcs串联连接在整流桥110的两个输出端之间。

[0098] 控制电路120根据流经晶体管Q1的电流的电流采样信号Vs产生驱动信号Vg，从而控制晶体管Q1的工作状态。在直流母线电压Vbus的半工频周期中的第一时间段，控制电路120进行电流积分控制，使得晶体管Q1工作于开关模式，产生单脉冲电流，并且该单脉冲电流在第一时间段中累积的电荷为恒定值。

[0099] 在直流母线电压Vbus的半工频周期中的第二时间段，控制电路120进行定时控制，使得晶体管Q1工作于线性模式，产生恒定电流，并且该恒定电流在第二时间段中累积的电荷为恒定值。

[0100] 控制电路120中的时钟产生模块121根据交流输入电压Vac的电压采样信号Vbs产生时钟信号CLK，控制电路120中的电流反馈模块122根据流经晶体管Q1的电流的电流采样信号Vs产生电流积分信号VA和补偿信号VC，以及根据电流积分信号VA和补偿信号VC的比较结果产生电荷控制信号CHG。

[0101] 在晶体管Q1导通期间，电容C1、LED负载和晶体管Q1形成电流通路，整流桥110向电容C1和LED负载提供输入电流Iin，该输入电流Iin的一部分流过电容C1，对电容C1充电，另一部分流过LED，使得LED负载的端电压Vled上升，驱动LED发光。在流过电容C1和LED负载后，输入电流Iin经由晶体管Q1流向接地端。在晶体管Q1关断期间，整流桥110与电容C1和LED负载之间的电流通路被切断。输入电流Iin下降为零。在此期间，通过电容C1放电来向LED负载提供负载电流Iled，驱动LED负载继续发光。这会使得电容C1两端的电压，也即，负载电压Vled下降。同时，直流母线电压Vbus受到整流桥110的交流输入电压Vac以及后续电路中晶体管Q1的导通状态的共同影响，具有基本跟随正弦半波信号周期性变化的波形。

[0102] 如图8所示，驱动信号Vg的控制周期与直流母线电压Vbus的半工频周期相同，然而，相对于直流母线电压Vbus的半工频周期的开始时刻延迟，即经历时刻t0至t4的时间段。

[0103] 在时刻t0，时钟信号CLK从无效状态转变为有效状态，电荷控制信号CHG由于电荷积分信号VA的复位而处于无效状态，控制电路120根据时钟信号CLK和电荷控制信号CHG产生的驱动信号Vg为高钳位的第一驱动信号V1，晶体管Q1完全导通，从而工作于开关模式。在本实施例中，在晶体管Q1导通时，整流桥的交流输入电压Vbus的绝对值|Vac|低于直流母线电压Vbus。由此，在时刻t0，虽然晶体管Q1导通，但是整流桥110无法对LED负载以及电容C1提供输入电流Iin，因此，输入电流Iin为零，电容C1向LED负载供电，负载电压Vled和负载电流Iled下降。时钟信号CLK的脉冲宽度例如为500微秒，然后从有效状态转变为无效状态。

[0104] 在时刻t1，交流输入电压的绝对值|Vac|大于负载电压Vled，由此，整流桥110开始对电容C1以及LED负载提供输入电流Iin。在直流母线电压Vbus的上升阶段，负载电压Vled和负载电流Iled持续上升。输入电流Iin跟随正弦半波波形上升，同时，负载电压Vled也上升。直流母线电压Vbus则基本跟随正弦半波信号的波形。在此期间，负载电压Vled与直流母线电压Vbus之间的差值较小，输入电流Iin为数值较大的单脉冲电流，因此，晶体管Q1的损耗较小。对应地，跟随负载电流Iled的电流积分信号VA也持续上升，补偿信号VC则基本保持恒定。

[0105] 在时刻t2，电荷控制信号CHG由于电流积分信号VA达到补偿信号VC从而从无效状态转变为有效状态，时钟信号CLK处于无效状态，控制电路120根据时钟信号CLK和电荷控制信号CHG产生的驱动信号Vg为低钳位的第二驱动信号V2，晶体管Q1产生恒定电流，从而工作于线性模式。该时刻t2是第一时间段T1的结束时刻和第二时间段T2的开始时刻。

[0106] 在第一时间段T1期间(即时刻t1至t2)，晶体管Q1工作在开关模式，输入电流Iin为单脉冲电流，LED负载的负载电压Vled波形与正弦半波波形基本一致，负载电流Iled跟随正弦半波波形线性上升。

[0107] 在时刻t3，从时刻t2开始经过预定时间的延时之后，第二驱动信号V2从有效状态转变为无效状态，从而断开晶体管Q1。该时刻t3是第二时间段T2的结束时刻。

[0108] 在第二时间段T2期间(即时刻t2至t3)，晶体管Q1工作在限流区，输入电流Iin为稳定的低钳位电流，负载电压Vled和流过LED负载的电流Iled则开始下降。

[0109] 在时刻t3至时刻t4之间的时间段，负载电流Iled和负载电压Vled持续下降，输入电流Iin则下降至零。直流母线电压Vbus偏离标准的半波信号波形。

[0110] 在时刻t4，进入新的控制周期，时钟信号CLK从无效状态转变为有效状态，使得晶体管Q1恢复导通，如此循环。

[0111] 该LED驱动电路在保持恒流以及减小损耗之间达到平衡。在第一时间段T1中为单脉冲电流，负载电压Vled与直流母线电压Vbus的压差较小，即晶体管Q1的两功率端的压差较小，由此，可以大幅减低晶体管Q1的导通压降导致的发热和损耗。在第二时间段T2中为恒定电流，从而在负载电压Vled与直流母线电压Vbus的压差较大时，即晶体管Q1的两功率端的压差较大，晶体管Q1工作于限流区，以展宽输入电流Iin分布范围，提高功率因数。进一步地，该LED驱动电路在第一时间段T1进行电流积分控制，使得输入电流在第一时间段T1中的累积电荷保持为恒定值，在第二时间段T2进行定时控制，使得输入电流在第二时间段T2中的累积电荷保持为恒定值，可以保证负载电流的平均值保持恒定，从而实现恒流控制，在电网抖动或信号干扰导致输入电压波动的情形下可以实现无闪烁。

[0112] 进一步地，该LED驱动电路通过电流闭环控制，可以有效地改善系统的线性调整率，同时展宽了输入电流Iin分布范围，降低谐波失真，提高功率因数。

[0113] 图9示出本发明第一实施例的LED驱动电路的另一种工作模式的波形图。

[0114] 本实施例的波形图表示的是单脉冲电流还可以分布在直流母线电压Vbus的下降阶段，与图8实施例的控制方式大致相同。该控制方式的第一时间段T2为单脉冲电流阶段，第二时间段T1为恒定电流阶段，然而，第一时间段T2也可以达到同样的效果。

[0115] 图10示出根据本发明第二实施例的LED驱动电路的示意性框图。

[0116] 该LED驱动电路200包括主电路和控制电路220。主电路包括整流桥210以及串联连接在整流桥210的两个输出端之间的LED负载和电容C1、晶体管Q1和采样电阻Rcs。

[0117] 本实施例的LED驱动电路中的控制电路220与实施例一中控制电路120的作用相同，均是根据电流采样信号Vs产生驱动信号Vg，从而控制晶体管Q1的工作状态，进而控制输入电流Iin在半工频周期中的累积电荷数值恒定，并控制输入电流Iin的分布范围，提高LED驱动电路的功率因数和系统效率，同时避免由于信号干扰或电网抖动导致灯闪。

[0118] 本实施例与实施例一的不同之处在于，实施例一中的控制电路120根据表征交流输入电压Vac的电压采样信号Vbs产生时钟信号CLK。而本实施例中，电压采样信号Vbs通过采样晶体管Q1两端的电压Vdrain而获得。因此，需要在整流桥210的输出端和LED负载阳极串联一个二极管D0，用于防止电流倒流。在其他实施例中，电压采样信号Vbs还可以通过采样直流母线电压Vbus获得。

[0119] 图11示出根据本发明第三实施例的LED驱动电路的控制电路的示意性框图。该控制电路320包括时钟产生模块321、电流反馈模块322、逻辑模块323、驱动模块324和计数模块325。时钟产生模块321、电流反馈模块322、逻辑模块323和驱动模块324的作用及工作原理与实施例一描述相同。重点描述本实施例与实施例一的不同之处。

[0120] 本实施例的控制电路320在实施例一的控制电路上稍作改进，增加了计数模块325，用于产生关断信号SHD，控制晶体管Q1的关断时刻。本实施例中，控制电路320设置成控制晶体管Q1在半工频周期中连续的第一时间段T1、第二时间段T2和第三时间段T3中分别产生单脉冲电流、恒定电流和单脉冲电流。例如，在第一时间段T1和第三时间段T3，晶体管Q1工作于开关模式，在第二时间段T2，晶体管Q1工作于线性模式。例如，第一时间段T1位于直流母线电压Vbus的上升阶段且第二时间段T2位于第一时间段T1之后，第三时间段T3位于直流母线电压Vbus的下降阶段，且位于第二时间段T2之后。计数模块325即用于在第三时间段T3结束时，控制晶体管Q1关断。

[0121] 控制电路320配置为当晶体管Q1的两功率端的压差较小时，输入电流Iin的数值较大；当晶体管Q1的两功率端的压差较大时，输入电流Iin的数值较小。例如，在半工频周期的上升时间内或下降时间内，晶体管Q1的两功率端的压差较小，输入电流Iin的数值较大，在半工频周期的峰值时间段内，晶体管Q1的两功率端的压差较大，输入电流Iin的数值较小。

[0122] 具体地，时钟产生模块321在半工频周期的开始时刻，选择根据交流输入电压Vac的采样信号产生的第一时钟信号clk1或根据驱动模块324产生的第二时钟信号clk2之一作为时钟信号CLK。

[0123] 电流反馈模块322根据电流采样信号Vs及电流积分信号产生电荷控制信号CHG。逻辑模块323根据时钟信号CLK和电荷控制信号CHG产生彼此互补的第一控制信号Vctr1和第二控制信号Vctr2。驱动模块324与逻辑模块323的输出端相连接，根据第一控制信号Vctr1和第二控制信号Vctr2中的至少一个产生驱动信号Vg。进一步地，电流反馈模块322与逻辑模块323的输出端相连接，根据第二控制信号Vctr2对电流积分信号进行复位。

[0124] 计数模块325接收电流反馈模块322产生的电荷控制信号CHG作为时钟信号，对电荷控制信号CHG进行计数，输出端与驱动模块324产生的驱动信号Vg共同控制晶体管Q1的工作状态，在计数达到预设值时，输出关断信号SHD，作为驱动信号Vg使晶体管Q1关断。计数模块325的清零控制端与时钟产生模块321的输入端连接，当时钟产生模块321选择将第一时钟信号clk1作为时钟信号CLK时，第一时钟信号clk1通过清零控制端输入到计数模块325中，将计数器清零。

[0125] 图12示出根据本发明第三实施例的LED驱动电路的示意性电路图。本实施例的LED驱动电路是实施例一的变形，主要在控制模块320中增加了计数模块325，第二时钟信号产生模块3244以及晶体管Q5。

[0126] 本实施例的控制电路320的驱动模块324包括单脉冲模块、定时模块3242、限流模块以及第二时钟信号产生模块3244。单脉冲模块、定时模块3242和限流模块的作用与连接关系及工作原理与实施例一相同，这里不再赘述。本实施例的驱动模块324在定时模块3242之后还设有第二时钟信号产生模块3244，第二时钟信号产生模块3244例如为单触发电路，其输入端接收连接至非门U4的输出端，输出端提供第二时钟信号clk2。例如，单触发电路可以设置信号的脉冲宽度为△t1，例如△t1为500微秒。由于第二时钟信号产生模块3244在定时模块3242之后，二者通过非门U4连接，在第二时间段T2结束时产生一个脉冲宽度为△t1的第二时钟信号clk2，提供给时钟产生模块321。

[0127] 时钟产生电模块321相较实施例一增加或门U5，单触发电路3211提供第一时钟信号clk1，第二时钟信号产生模块3244提供第二时钟信号clk2，或门U5的两个输入端分别接收第一时钟信号clk1和第二时钟信号clk2，经过逻辑运算，选择二者之一作为时钟信号CLK，经输出端提供至逻辑模块323。

[0128] 计数模块325例如包括计数器，由两个触发器构成，其计数输入端CLK接收电荷控制信号CHG作为时钟信号，对电荷控制信号CHG进行计数，输出端Q提供关断信号SHD至驱动模块324，驱动模块324中增加晶体管Q5，晶体管Q5连接在晶体管Q1的控制端和接地端之间，当晶体管Q5的控制端接收关断信号SHD时，晶体管Q1的控制端被拉至接地，晶体管Q1关断。计数器的清零控制端CLR接收第一时钟信号clk1作为清零信号。

[0129] 具体地，时钟产生模块321的分压电阻网络采集交流输入电压Vac，经过比较器CMP1和单触发电路3211，产生第一时钟信号clk1作为时钟信号CLK，在半工频周期的开始时刻提供给逻辑模块323，进入第一时间段T1，逻辑模块323根据时钟信号CLK产生第一控制信号Vctr1输出至逻辑模块324，同时第一时钟信号clk1将计数模块325清零，准备开始计数，逻辑模块324根据第一控制信号Vctr1产生驱动信号Vg，导通晶体管Q1，产生单脉冲电流；电流反馈模块322对输入电流的采样信号Vs进行积分，当电流积分信号VA增加至与补偿信号VC相同时或成倍数关系时(VA＝kVC)，产生电荷控制信号CHG，输入至逻辑模块323使其产生第二控制信号Vctr2，并输入至计数模块325的计数输入端CLK，进行第一次计数；驱动模块324根据逻辑模块323产生的第二控制信号Vctr2产生驱动信号Vg，使晶体管Q1工作于线性模式，产生钳位电流，进入第二时间段T2，并通过采样得到固定低钳时间结束时刻，产生第二时钟信号clk2；时钟产生模块321将第二时钟信号clk2作为时钟信号CLK输入至逻辑模块
323，进入第三时间段T3，第二时钟信号clk2与第一时钟信号clk1对晶体管Q1产生相同的控制，从而控制晶体管Q1再次产生单脉冲电流，电流反馈模块322对输入电流的采样信号Vs进行积分，再次产生电荷控制信号CHG，此时由于计数模块325对电荷控制信号CHG进行了第二次计数，从而根据设定输出关断信号SHD至晶体管Q5，将晶体管Q1的控制端拉至接地，晶体管Q1接地，电流通路关断，电容C1给负载LED提供电流，半个工频周期工作结束，等待下一个时钟信号CLK的来临。

[0130] 所以，本实施例中输入电流Iin的累积电荷可以表示如下：

[0131]

[0132] 式中各参数的含义与实施例一描述相同，T3＝t4-t3，△t＝t3-t2，由公式可知，输入电流Iin在半个工频周期内的累积电荷的数值固定，避免由于信号干扰或电网抖动等无法及时调整晶体管Q1的工作状态，导致灯闪。

[0133] 图13示出根据图12所示的LED驱动电路的工作波形图。结合图11-图13对此电路的波形图进行描述。如图13所示，驱动信号Vg的控制周期与直流母线电压Vbus的半工频周期相同，然而，相对于直流母线电压Vbus的半工频周期的开始时刻延迟，即经历时刻t0至t5的时间段。t0至t3时间段与实施例一的工作波形图一致，这里不再赘述。在t3时刻，第二时间段T2即低钳电流时间结束，第二时钟信号产生模块3244通过采样得到固定低钳时间结束时刻，产生第二时钟信号clk2，致使时钟信号CLK从无效状态转变为有效状态，电荷控制信号CHG由于电荷积分信号VA的复位而处于无效状态，控制电路320根据时钟信号CLK和电荷控制信号CHG产生的驱动信号Vg为高钳位的第一驱动信号V1，进入第三时间段T3，晶体管Q1逐渐导通，从而工作于开关模式。

[0134] 在t3-t4时间段中，电流积分信号VA持续上升，补偿信号VC则基本保持恒定。t4时刻，VA＝kVC，计数模块325对电荷控制信号CHG进行第二次计数，当VA＝kVC时第二个电荷控制信号CHG来临，SHD置1，驱动信号Vg为低电平，晶体管Q1关断，电容C1给负载LED提供电流，第三时间段T3结束，晶体管Q1保持关断状态至时刻t5，半个工频周期工作结束。

[0135] 在时刻t5，进入新的控制周期，时钟信号CLK从无效状态转变为有效状态，使得晶体管Q1恢复导通，第一时钟信号clk1来临，对计数模块325清零，并开始重新计数，如此循环。

[0136] 该LED驱动电路在第一时间段T1和第三时间段T3中输入电流Iin为单脉冲电流，负载电压Vled与直流母线电压Vbus的压差较小，即晶体管Q1的两功率端的压差较小，由此，可以大幅降低晶体管Q1的导通压降导致的发热和损耗。在第二时间段T2中输入电流Iin为恒定的低钳电流Ilc，从而在负载电压Vled与直流母线电压Vbus的压差较大时，即晶体管Q1的两功率端的压差较大，晶体管Q1工作于限流区，以展宽输入电流Iin的分布范围，提高系统的功率因素。

[0137] 进一步地，该LED驱动电路在第一时间段T1和第三时间段T3进行电流积分控制，使得单脉冲电流在第一时间段T1和第三时间段T3中的累积电荷保持为恒定值，在第二时间段T2进行定时控制，使得恒定电流在第二时间段T2中的累积电荷保持为恒定值，可以保证负载电流的平均值保持恒定，从而实现恒流控制，在电网抖动或信号干扰导致输入电压波动的情形下可以实现无闪烁。

[0138] 上述实施例仅为本发明的LED驱动电路的一些典型的应用，但本发明的LED驱动电路的实施方式不限于此。

[0139] 上述实施例仅为举例，本发明的根本做法在于提出了一种能提高功率因数，减小功耗，提高效率，抑制灯闪的线性驱动控制的LED驱动电路，与传统LED驱动电路对比，本发明可以分时控制晶体管的工作状态来控制流过LED负载及电容C1的输入电流的大小和持续时间，增加控制周期内的电流持续时间，减小电流纹波，提高功率因数，主要是通过调节晶体管的工作状态以保证输入电流在半工频周期中的累积电荷保持为恒定值，抑制电网抖动带来的灯闪问题。

[0140] 本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。