本申请提供一种高阶温度补偿带隙基准电路，所述高阶温度补偿带隙基准电路，包括电源、启动电路、带隙基准核心电路和高阶温度补偿电路，高阶温度补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路。即本发明提供的高阶温度补偿带隙基准电路通过高温段补偿电路和低温段补偿电路对带隙基准核心电路的带隙基准输出电压进行叠加，从而与带隙基准核心电路的温度特性电压曲线构成了四阶特性曲线，对带隙基准核心电路的电压产生了高阶温度补偿的效果，解决了传统带隙基准电路温度特性差，全温度范围内输出精度低的问题。
1.一种高阶温度补偿带隙基准电路，其特征在于，包括：
电源（VDD）、启动电路（1）、带隙基准核心电路（2）和高阶温度补偿电路（3）；
所述电源为所述启动电路（1）、所述带隙基准核心电路（2）和所述高阶温度补偿电路（3）提供电能；
所述启动电路（1）的输入端与所述带隙基准核心电路（2）的第一输出端相连；所述启动电路（1）的输出端与所述带隙基准核心电路（2）的信号输入端相连，为所述带隙基准核心电路（2）提供启动信号；
所述带隙基准核心电路（2）的第一输出端与所述高阶温度补偿电路（3）的第一信号输入端和第三信号输入端相连，所述带隙基准核心电路（2）的第二输出端与所述高阶温度补偿电路（3）的第二信号输入端相连，所述带隙基准核心电路（2）用于产生带隙基准输出电压（VBG）和与绝对温度成正比的PTAT电流；
所述高阶温度补偿电路（3）包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路；
其中，所述温漂电压采样电路（301）与所述带隙基准核心电路（2）的第一输出端相连，用于产生采样电压（VSNS）以及用来判断温度补偿的高压阈值(VSH)和低压阈值(VSL)；
所述高温段补偿电路（302）与所述温漂电压采样电路（301）相连，用于在所述采样电压（VSNS）高于所述高压阈值(VSH)时，对所述带隙基准输出电压进行第一温度补偿；
所述低温段补偿电路（303）与所述高温段补偿电路（302）相连，用于在所述采样电压（VSNS）低于所述低压阈值(VSL)时，对所述带隙基准输出电压进行第二温度补偿；
所述温度补偿输出电路（304）与所述低温段补偿电路（303）相连，用于输出所述高阶温度补偿带隙基准电路的输出电压。
2.根据权利要求1所述的高阶温度补偿带隙基准电路，其特征在于，所述启动电路（1）包括：第一NMOS管（MN1）、第二NMOS管（MN2）第三NMOS管（MN3）和第一电阻（R1）；
其中，所述第一NMOS管（MN1）的控制端与所述带隙基准核心电路（2）的第一输出端相连；
所述第一NMOS管（MN1）的第一端与所述第一电阻（R1）的一端、所述第二NMOS管（MN2）的第一端、所述第二NMOS管（MN2）的控制端以及所述第三NMOS管（MN3）的控制端相连；
所述第一NMOS管（MN1）的第二端、所述第二NMOS管（MN2）的第二端以及所述第三NMOS管（MN3）的第二端均接地；
所述第一电阻（R1）的另一端与电源（VDD）相连；
所述第三NMOS管（MN3）的第一端与所述带隙基准核心电路（2）的信号输入端相连。
3.根据权利要求1所述的高阶温度补偿带隙基准电路，其特征在于，所述带隙基准核心电路（2）包括：第一PMOS管（MP1）、第二PMOS管（MP2）、第四NMOS管（MN4）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）、第七电阻（R7）、第一电容（C1）、第二电容（C2）、第一三极管（Q1）、第二三极管（Q2）、第一运算放大器（OP1）；
其中，所述第一PMOS管（MP1）的第一端和所述第二PMOS管（MP2）的第一端均与所述电源（VDD）相连；
所述第一PMOS管（MP1）的控制端、所述第二PMOS管（MP2）的控制端和所述第二PMOS管（MP2）的第二端、所述第四NMOS管（MN4）的第一端均相连且作为所述带隙基准核心电路（2）的信号输入端，所述第二PMOS管（MP2）的输出电流为所述PTAT电流；
所述第一PMOS管（MP1）的第二端与所述第一运算放大器（OP1）的电源端相连；
所述第四NMOS管（MN4）的控制端与所述第一运算放大器（OP1）的输出端相连，并与所述第七电阻（R7）的一端相连；
所述第七电阻（R7）的另一端与所述第一电容（C1）的一端相连；
所述第四NMOS管（MN4）的第二端与所述第二电阻（R2）的一端相连；
所述第二电阻（R2）的另一端与所述第三电阻（R3）的一端相连；
所述第三电阻（R3）的另一端与所述第四电阻（R4）的一端、所述第五电阻（R5）的一端相连；
所述第四电阻（R4）的另一端连接至所述第一运算放大器（OP1）的同相输入端，并连接至所述第一三极管（Q1）的第一端；
所述第一三极管（Q1）的第二端与控制端相连，并接地；
所述第五电阻（R5）的另一端连接至所述第一运算放大器（OP1）的反相输入端，并连接所述第六电阻（R6）的一端；
所述第六电阻（R6）的另一端与所述第二三极管（Q2）的第一端相连；
所述第二三极管（Q2）的第二端与控制端相连，并接地；
所述第四NMOS管（MN4）的第二端还与所述第二电容（C2）的一端相连，并作为所述第一输出端，输出所述带隙基准输出电压（VBG）；
所述第二电阻（R2）与所述第三电阻（R3）的公共端作为所述第二输出端。
4.根据权利要求1所述的高阶温度补偿带隙基准电路，其特征在于，所述温漂电压采样电路（301）包括：第三PMOS管（MP3）、第二运算放大器（OP2）、第八电阻（R8）、第九电阻（R9）、第十电阻（R10）和第十一电阻（R11）；
其中，所述第三PMOS管（MP3）的第一端与所述电源（VDD）相连；
所述第三PMOS管（MP3）的控制端与所述带隙基准核心电路（2）的信号输入端相连；
所述第三PMOS管（MP3）的第二端与所述第十一电阻（R11）的一端相连，且作为所述采样电压（VSNS）输出端；
所述第八电阻（R8）、所述第九电阻（R9）和所述第十电阻（R10）依次串联；
所述第二运算放大器（OP2）的同相输入端作为所述高阶温度补偿电路（3）的第一信号输入端与所述带隙基准核心电路（2）的第一输出端相连；
所述第二运算放大器（OP2）的输出端与反相输入端相连，并与第八电阻（R8）的一端相连；
其中，所述第三PMOS管（MP3）用于产生采样电压(VSNS)；
所述第八电阻（R8）和所述第九电阻（R9）相连的节点为所述高压阈值(VSH)输出端；
所述第九电阻（R9）和所述第十电阻（R10）相连的节点为所述低压阈值(VSL)输出端。
5.根据权利要求4所述的高阶温度补偿带隙基准电路，其特征在于，所述高温段补偿电路（302）包括：第四PMOS管（MP4）、第五PMOS管（MP5）和第六PMOS管（MP6）；
其中，所述第四PMOS管（MP4）的第一端与所述电源（VDD）相连；
所述第四PMOS管（MP4）的控制端与所述带隙基准核心电路（2）的信号输入端相连；
所述第四PMOS管（MP4）的第二端与所述第五PMOS管（MP5）的第一端和第六PMOS管（MP6）的第一端相连；
所述第五PMOS管（MP5）的控制端与所述采样电压（VSNS）输出端相连；
所述第六PMOS管（MP6）的控制端与所述高压阈值(VSH)输出端相连；
所述第六PMOS管（MP6）的第二端作为所述高温段补偿电路（302）的输出端。
6.根据权利要求5所述的高阶温度补偿带隙基准电路，其特征在于，所述低温段补偿电路（303）包括：第七PMOS管（MP7）、第八PMOS管（MP8）、第九PMOS管（MP9）和第五NMOS管（MN5）；
其中，所述第七PMOS管（MP7）的第一端与所述电源（VDD）相连；
所述第七PMOS管（MP7）的控制端与所述带隙基准核心电路（2）的信号输入端相连；
所述第七PMOS管（MP7）的第二端与所述第八PMOS管（MP8）的第一端和第九PMOS管（MP9）的第一端相连；
所述第八PMOS管（MP8）的控制端与所述低压阈值(VSL)输出端相连；
所述第九PMOS管（MP9）的控制端与所述采样电压（VSNS）输出端相连；
所述第九PMOS管（MP9）的第二端连接所述高温段补偿电路（302）的输出端，并与所述第五NMOS管（MN5）的第一端相连；
所述第五NMOS管（MN5）的第一端与控制端相连，且作为所述低温段补偿电路（303）的输出端；
7.根据权利要求6所述的高阶温度补偿带隙基准电路，其特征在于，所述温度补偿输出电路包括：第十PMOS管（MP10）、第十一PMOS管（MP11）、第六NMOS管（MN6）和第七NMOS管（MN7）；
其中，所述第十PMOS管（MP10）的第一端和所述第十一PMOS管（MP11）的第一端相连，并与所述电源（VDD）相连；
所述第十PMOS管（MP10）的控制端与所述第十PMOS管（MP10）的第二端、所述第十一PMOS管（MP11）的控制端相连，并与所述第六NMOS管（MN6）的第一端相连；
所述第十一PMOS管（MP11）的第二端作为所述高阶温度补偿电路（3）的第三信号输入端，与所述带隙基准核心电路（2）的第一输出端相连；
所述第六NMOS管（MN6）的控制端、所述第七NMOS管（MN7）的控制端均与所述低温段补偿电路（303）的输出端相连；
所述第六NMOS管（MN6）的第二端和所述第七NMOS管（MN7）的第二端均接地；
所述第七NMOS管（MN7）的第一端作为所述高阶温度补偿电路（3）的第二信号输入端，与所述带隙基准核心电路（2）的第二输出端相连。
一种高阶温度补偿带隙基准电路
技术领域
[0001] 本发明属于模拟集成电路技术领域，具体涉及一种高阶温度补偿带隙基准电路。
背景技术
[0002] 带隙基准电路是模拟集成电路设计中一种最常见和最重要的集成电路模块。其功能是产生一个稳定的电压作为基准电压，供给其他模块作为参考电压使用，集成电路中对于参考电压的要求是输出精度高，并且输出电压不随温度、工艺等条件变化。由此可见，如何保证带隙基准电路的输出电压值精度高、大小恒定、随温度变化特性小是带隙基准电路的设计关键所在。
[0003] 如图1所示，图1为现有技术中的带隙基准电压源结构示意图。利用两个PNP三极管Q01和Q02的发射极-基极电压VEB的差值ΔVEB来产生正温度系数的电压，利用Q01的VEB来产生负温度系数的电压。其中，三极管Q01和Q02的发射结面积比例为1:N，MOS管(metal oxide semiconductor，金属氧化物半导体晶体管)M01和M02的宽长比为1:1，电阻R02和R03的阻值为1:1。
[0004] 带隙基准电压VBG的表达式为：
[0005]
[0006] 其中，三极管发射极-基极电压VEB_Q01的负温度系数约为-2mV/℃，VT＝kT/q，k为玻尔兹曼常数，T为温度，q为电荷常量，VT的正温度系数约为+0.085mV/℃，通过选取合适的R01、R02、R03、R04阻值，可得到零温度系数的带隙基准电压。然而由于VEB的负温度系数为非线性，VT的线性正温度特性只能补偿一阶温度系数，因此这种结构的温度系数被限制在20ppm/℃到100ppm/℃之间，当超过该范围时，输出电压的精度大大降低，因此，不能应用于数模转换器、模数转换器等对温漂要求较高的场合。
发明内容
[0007] 有鉴于此，本发明提供一种高阶温度补偿带隙基准电路，以解决现有技术中带隙基准电路无法在全温度范围内保证输出精度较高的问题。
[0008] 为实现上述目的，本发明提供如下技术方案：
[0009] 一种高阶温度补偿带隙基准电路，包括：
[0010] 电源、启动电路、带隙基准核心电路和高阶温度补偿电路；
[0011] 所述电源为所述启动电路、所述带隙基准核心电路和所述高阶温度补偿电路提供电能；
[0012] 所述启动电路的输入端与所述带隙基准核心电路的第一输出端相连；所述启动电路的输出端与所述带隙基准核心电路的信号输入端相连，为所述带隙基准核心电路提供启动信号；
[0013] 所述带隙基准核心电路的第二输出端与所述高阶补偿电路的第一信号输入端，所述带隙基准核心电路的第二输出端与所述高阶温度补偿电路的第二信号输入端和第三信号输入端相连，所述带隙基准核心电路用于产生带隙基准输出电压和与绝对温度成正比的PTAT电流；
[0014] 所述高阶补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路；
[0015] 其中，所述温漂电压采样电路与所述带隙基准核心电路的第一输出端相连，用于产生采样电压以及用来判断温度补偿的高压阈值和低压阈值；
[0016] 所述高温段补偿电路与所述温漂电压采样电路相连，用于在所述采样电压高于所述高压阈值时，对所述带隙基准核心电路的输出电压进行第一温度补偿；
[0017] 所述低温段补偿电路与所述高温段补偿电路相连，用于在所述采样电压低于所述低压阈值时，对所述带隙基准核心电路的输出电压进行第二温度补偿；
[0018] 所述温度补偿输出电路与所述低温段补偿电路相连，用于输出所述高阶温度补偿带隙基准电路的输出电压。
[0019] 优选地，所述启动电路包括：第一NMOS管、第二NMOS管第三NMOS管和第一电阻；
[0020] 其中，所述第一NMOS管的控制端与所述带隙基准核心电路的第一输出端相连；
[0021] 所述第一NMOS管的第一端与所述第一电阻的一端、所述第二NMOS管的第一端、所述第二NMOS管的控制端以及所述第三NMOS管的控制端相连；
[0022] 所述第一NMOS管的第二端、所述第二NMOS管的第二端以及所述第三NMOS管的第二端均接地；
[0023] 所述第一电阻的另一端与电源相连；
[0024] 所述第三NMOS管的第一端与所述带隙基准核心电路的信号输入端相连。
[0025] 优选地，所述带隙基准核心电路包括：第一PMOS管、第二PMOS管、第四NMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、第一三极管、第二三极管、第一运算放大器；
[0026] 其中，所述第一PMOS管的第一端和所述第二PMOS管的第一端均与所述电源相连；
[0027] 所述第一PMOS管的控制端、所述第二PMOS管的控制端和所述第二PMOS管的第二端、所述第四NMOS管的第一端均相连且作为所述信号输入端，所述第二PMOS管的输出电流为所述PTAT电流；
[0028] 所述第一PMOS管的第二端与所述第一运算放大器的电源端相连；
[0029] 所述第四NMOS管的控制端与所述第一运算放大器的输出端相连，并与所述第七电阻的一端相连；
[0030] 所述第七电阻的另一端与所述第一电容的一端相连；
[0031] 所述第一电容的另一端接地；
[0032] 所述第四NMOS管的第二端与所述第二电阻的一端相连；
[0033] 所述第二电阻的另一端与所述第三电阻的一端相连；
[0034] 所述第三电阻的另一端与所述第四电阻的一端、所述第五电阻的一端相连；
[0035] 所述第四电阻的另一端连接至所述第一运算放大器的同相输入端，并连接至所述第一三极管的第一端；
[0036] 所述第一三极管的第二端与控制端相连，并接地；
[0037] 所述第五电阻的另一端连接至所述第一运算放大器的反相输入端，并连接所述第六电阻的一端；
[0038] 所述第六电阻的另一端与所述第二三极管的第一端相连；
[0039] 所述第二三极管的第二端与控制端相连，并接地；
[0040] 所述第四NMOS管的第二端还与所述第二电容的一端相连，并作为所述第一输出端，输出所述带隙基准输出电压；
[0041] 所述第二电容的另一端接地；
[0042] 所述第二电阻与所述第三电阻的公共端作为所述第二输出端。
[0043] 优选地，所述温漂电压采样电路包括：第三PMOS管、第二运算放大器、第八电阻、第九电阻、第十电阻和第十一电阻；
[0044] 其中，所述第三PMOS管的第一端与所述电源相连；
[0045] 所述第三PMOS管的控制端与所述带隙基准核心电路的信号输入端相连；
[0046] 所述第三PMOS管的第二端与所述第十一电阻的一端相连，且作为所述采样电压输出端；
[0047] 所述第十一电阻的另一端接地；
[0048] 所述第八电阻、所述第九电阻和所述第十电阻依次串联；
[0049] 所述第二运算放大器的同相输入端作为所述高阶温度补偿电路的第一信号输入端与所述带隙基准核心电路的第一输出端相连；
[0050] 所述第二运算放大器的输出端与反相输入端相连，并与第八电阻的一端相连；
[0051] 所述第十电阻的一端接地；
[0052] 其中，所述第三PMOS管用于产生采样电压；
[0053] 所述第八电阻和所述第九电阻相连的节点为所述高压阈值输出端；
[0054] 所述第九电阻和所述第十电阻相连的节点为所述低压阈值输出端。
[0055] 优选地，所述高温段补偿电路包括：第四PMOS管、第五PMOS管和第六PMOS管；
[0056] 其中，所述第四PMOS管的第一端与所述电源相连；
[0057] 所述第四PMOS管的控制端与所述带隙基准核心电路的信号输入端相连；
[0058] 所述第四PMOS管的第二端与所述第五PMOS管的第一端和第六PMOS管的第一端相连；
[0059] 所述第五PMOS管的控制端与所述采样电压输出端相连；
[0060] 所述第五PMOS管的第二端接地；
[0061] 所述第六PMOS管的控制端与所述高压阈值输出端相连；
[0062] 所述第六PMOS管的第二端作为所述高温段补偿电路的输出端。
[0063] 优选地，所述低温段补偿电路包括：第七PMOS管、第八PMOS管、第九PMOS管和第五NMPS管；
[0064] 其中，所述第七PMOS管的第一端与所述电源相连；
[0065] 所述第七PMOS管的控制端与所述带隙基准核心电路的信号输入端相连；
[0066] 所述第七PMOS管的第二端与所述第八PMOS管的第一端和第九PMOS管的第一端相连；
[0067] 所述第八PMOS管的控制端与所述低压阈值输出端相连；
[0068] 所述第八PMOS管的第二端接地；
[0069] 所述第九PMOS管的控制端与所述采样电压输出端相连；
[0070] 所述第九PMOS管的第二端连接所述高温段补偿电路的输出端，并与所述第五NMOS管的第一端相连；
[0071] 所述第五NMOS管的第一端与控制端相连，且作为所述低温段补偿电路的输出端；
[0072] 所述第五NMOS管的第二端接地。
[0073] 优选地，所述温度补偿输出电路包括：第十PMOS管、第十一PMOS管、第六NMOS管和第七NMOS管；
[0074] 其中，所述第十PMOS管的第一端和所述第十一PMOS管的第一端相连，并与所述电源相连；
[0075] 所述第十PMOS管的控制端与所述第十PMOS管的第二端、所述第十一PMOS管的控制端相连，并与所述第六NMOS管的第一端相连；
[0076] 所述第十一PMOS管的第二端作为所述高阶温度补偿电路的第三信号输入端，与所述带隙基准核心电路的第一输出端相连；
[0077] 所述第六NMOS管的控制端、所述第七NMOS管的控制端均与所述低温段补偿电路的输出端相连；
[0078] 所述第六NMOS管的第二端和所述第七NMOS管的第二端均接地；
[0079] 所述第七NMOS管的第一端作为所述高阶温度补偿电路的第二信号输入端，与所述带隙基准核心电路的第二输出端相连。
[0080] 经由上述的技术方案可知，本发明提供的一种高阶温度补偿带隙基准电路，包括电源、启动电路、带隙基准核心电路和高阶温度补偿电路，所述高阶温度补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路；所述带隙基准核心电路产生与绝对温度成正比的PTAT电流，所述温漂电压采样电路通过镜像PTAT电流转换产生随温度升高而升高的采样电压，所述温漂电压采样电路还产生用来判断温度补偿的高压阈值和低压阈值；所述高温段补偿电路在所述采样电压高于所述高压阈值时，对所述带隙基准输出电压进行第一温度补偿；所述低温段补偿电路在所述采样电压低于所述低压阈值时，对所述带隙基准输出电压进行第二温度补偿。也即本发明提供的高阶温度补偿带隙基准电路通过高温段补偿电路和低温段补偿电路对带隙基准核心电路的带隙基准输出电压进行叠加，从而与带隙基准核心电路的温度特性电压曲线构成了四阶特性曲线，对带隙基准核心电路的电压产生了高阶温度补偿的效果，解决了传统带隙基准电路温度特性差，全温度范围内输出精度低的问题。
[0081] 本发明还提供一种高精度参考源设计方案，包括所述高阶温度补偿带隙基准电路，同样能够解决传统带隙基准电路温度特性差，全温度范围内输出精度低的问题。
附图说明
[0082] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0083] 图1为现有技术中的带隙基准电压源结构示意图；
[0084] 图2为本发明实施例中提供的一种高阶温度补偿带隙基准电路结构示意图；
[0085] 图3为传统带隙基准电路的温度特性电压曲线与本发明提供的高阶温度补偿带隙基准电路的温度特性电压曲线比对图。
具体实施方式
[0086] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0087] 请参见图2所示，本发明实施例中提供的高阶温度补偿带隙基准电路，包括：电源VDD、启动电路1、带隙基准核心电路2和高阶温度补偿电路3；电源为启动电路1、带隙基准核心电路2和高阶温度补偿电路3提供电能；启动电路1的输入端与带隙基准核心电路2的第一输出端相连；启动电路1的输出端与带隙基准核心电路2的信号输入端相连，为带隙基准核心电路2提供启动信号；带隙基准核心电路2的第二输出端与高阶补偿电路的第一信号输入端，带隙基准核心电路2的第二输出端与高阶温度补偿电路3的第二信号输入端和第三信号输入端相连，带隙基准核心电路2用于产生带隙基准的输出电压VBG和与绝对温度成正比的PTAT电流。
[0088] 高阶补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路。
[0089] 其中，温漂电压采样电路301与带隙基准核心电路2的第一输出端相连，用于产生采样电压VSNS以及用来判断温度补偿的高压阈值VSH和低压阈值VSL；高温段补偿电路302与温漂电压采样电路301相连，用于在采样电压VSNS高于高压阈值时，对带隙基准核输出电压VBG进行第一温度补偿；低温段补偿电路303与高温段补偿电路302相连，用于在采样电压VSNS低于低压阈值VSL时，对带隙基准输出电压VBG进行第二温度补偿；温度补偿输出电路304与低温段补偿电路303相连，用于输出高阶温度补偿带隙基准电路的输出电压。
[0090] 本实施例中不限定启动电路1的具体结构，可选的，如图2所示，启动电路1包括：第一NMOS管MN1、第二NMOS管MN2第三NMOS管MN3和第一电阻R1；其中，第一NMOS管MN1的控制端与带隙基准核心电路2的第一输出端相连；第一NMOS管MN1的第一端与第一电阻R1的一端、第二NMOS管MN2的第一端、第二NMOS管MN2的控制端以及第三NMOS管MN3的控制端相连；第一NMOS管MN1的第二端、第二NMOS管MN2的第二端以及第三NMOS管MN3的第二端均接地；第一电阻R1的另一端与电源VDD相连；第三NMOS管MN3的第一端与带隙基准核心电路2的信号输入端相连。
[0091] 需要说明的是，本实施例中同样不限定带隙基准核心电路的具体结构，为了能够与后续的高阶温度补偿电路配合使用，请继续参见图2所示，本实施例中带隙基准核心电路2可以包括：第一PMOS管MP1、第二PMOS管MP2、第四NMOS管MN4、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电容C1、第二电容C2、第一三极管Q1、第二三极管Q2、第一运算放大器OP1。
[0092] 其中，第一PMOS管MP1的第一端和第二PMOS管MP2的第一端均与电源VDD相连；第一PMOS管MP1的控制端、第二PMOS管MP2的控制端和第二PMOS管MP2的第二端、第四NMOS管MN4的第一端均相连且作为信号输入端，第二PMOS管MP2的输出电流为所述PTAT电流；第一PMOS管MP1的第二端与第一运算放大器OP1的电源端相连；第四NMOS管MN4的控制端与第一运算放大器OP1的输出端相连，并与第七电阻R7的一端相连；第七电阻R7的另一端与第一电容C1的一端相连；第一电容C1的另一端接地；第四NMOS管MN4的第二端与第二电阻R2的一端相连；第二电阻R2的另一端与第三电阻R3的一端相连；第三电阻R3的另一端与第四电阻R4的一端、第五电阻R5的一端相连；第四电阻R4的另一端连接至第一运算放大器OP1的同相输入端，并连接至第一三极管Q1的第一端；第一三极管Q1的第二端与控制端相连，并接地；第五电阻R5的另一端连接至第一运算放大器OP1的反相输入端，并连接第六电阻R6的一端；第六电阻R6的另一端与第二三极管Q2的第一端相连；第二三极管Q2的第二端与控制端相连，并接地；第四NMOS管MN4的第二端还与第二电容C2的一端相连，并作为第一输出端，输出所述带隙基准输出电压VBG；第二电容C2的另一端接地；第二电阻R2与第三电阻R3的公共端作为第二输出端。
[0093] 本实施例中同样不限定高阶温度补偿电路的具体结构，只要包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路，并且能够通过高温段补偿电路和低温段补偿电路对高低温段的带隙基准输出电压VBG进行叠加，从而与带隙基准核心电路的温度特性电压曲线构成了四阶特性曲线，进而对带隙基准核心电路的电压进行了高阶温度补偿即可。
[0094] 可选的，如图2所示，本实施例中温漂电压采样电路301包括：第三PMOS管MP3、第二运算放大器OP2、第八电阻R8、第九电阻R9、第十电阻R10和第十一电阻R11。
[0095] 其中，第三PMOS管MP3的第一端与电源VDD相连；第三PMOS管MP3的控制端与带隙基准核心电路2的信号输入端相连；第三PMOS管MP3的第二端与第十一电阻R11的一端相连，且作为采样电压VSNS输出端；第十一电阻R11的另一端接地；第八电阻R8、第九电阻R9和第十电阻R10依次串联；第二运算放大器OP2的同相输入端作为高阶温度补偿电路3的第一信号输入端与带隙基准核心电路2的第一输出端相连；第二运算放大器OP2的输出端与反相输入端相连，并与第八电阻R8的一端相连；第十电阻R10的一端接地；其中，第三PMOS管MP3用于产生采样电压VSNS；第八电阻R8和第九电阻R9相连的节点为高压阈值VSH输出端；第九电阻R9和第十电阻R10相连的节点为低压阈值VSL输出端。
[0096] 请继续参见图2，高温段补偿电路302包括：第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6。
[0097] 其中，第四PMOS管MP4的第一端与电源VDD相连；第四PMOS管MP4的控制端与带隙基准核心电路2的信号输入端相连；第四PMOS管MP4的第二端与第五PMOS管MP5的第一端和第六PMOS管MP6的第一端相连；第五PMOS管MP5的控制端与采样电压VSNS输出端相连；第五PMOS管MP5的第二端接地；第六PMOS管MP6的控制端与高压阈值VSH输出端相连；第六PMOS管MP6的第二端作为高温段补偿电路302的输出端。
[0098] 请继续参见图2，低温段补偿电路303包括：第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第五NMPS管MN5。
[0099] 其中，第七PMOS管MP7的第一端与电源VDD相连；第七PMOS管MP7的控制端与带隙基准核心电路2的信号输入端相连；第七PMOS管MP7的第二端与第八PMOS管MP8的第一端和第九PMOS管MP9的第一端相连；第八PMOS管MP8的控制端与低压阈值VSL输出端相连；第八PMOS管MP8的第二端接地；第九PMOS管MP9的控制端与采样电压VSNS输出端相连；第九PMOS管MP9的第二端连接高温段补偿电路302的输出端，并与第五NMOS管MN5的第一端相连；第五NMOS管MN5的第一端与控制端相连，且作为低温段补偿电路303的输出端；第五NMOS管MN5的第二端接地。
[0100] 请继续参见图2，温度补偿输出电路包括：第十PMOS管MP10、第十一PMOS管MP11、第六NMOS管MN6和第七NMOS管MN7。
[0101] 其中，第十PMOS管MP10的第一端和第十一PMOS管MP11的第一端相连，并与电源VDD相连；第十PMOS管MP10的控制端与第十PMOS管MP10的第二端、第十一PMOS管MP11的控制端相连，并与第六NMOS管MN6的第一端相连；第十一PMOS管MP11的第二端作为高阶温度补偿电路3的第三信号输入端，与带隙基准核心电路2的第一输出端相连；第六NMOS管MN6的控制端、第七NMOS管MN7的控制端均与低温段补偿电路303的输出端相连；第六NMOS管MN6的第二端和第七NMOS管MN7的第二端均接地；第七NMOS管MN7的第一端作为高阶温度补偿电路3的第二信号输入端，与带隙基准核心电路2的第二输出端相连。
[0102] 需要说明的是，本实施例中不限定第一三极管Q1和第二三极管Q2的类型，可选的，第一三极管Q1和第二三极管Q2均可以为PNP三极管，如图2中所示；在本发明的其他实施例中，第一三极管Q1和第二三极管Q2还可以均为NPN三极管。
[0103] 下面结合图2，对本发明实施例提供的高阶温度补偿电路工作原理进行说明，具体工作原理如下：
[0104] 当电源电压VDD从0开始上升时，带隙基准核心电路2的输出电压VBG＝0V，启动电路1开始工作，节点VG1为高电压，所以第三NMOS管MN3会导通，其导通电流将启动电路1的输出电压VG2拉低，从而使第二PMOS管MP2导通，带隙基准核心电路2开始工作，带隙基准核心电路2的带隙基准输出电压VBG逐渐升高，升高至第一NMOS管MN1导通时会将节点VG1点下拉，从而使第二NMOS管MN2、第三NMOS管MN3关闭，此时启动电路1关断，带隙基准核心电路2开始正常工作。
[0105] 带隙基准核心电路中，第一运算放大器OP1的作用是钳位同相输入端VG3和反相输入端VG4的电压使VG3＝VG4，从而在第二PMOS管MP2的源极产生PTAT电流，该电流在第二电阻R2、第三电阻R3上产生压降，并与第二三极管Q2的VBE叠加产生零温电压。由温度补偿输出电路304中第十一PMOS管MP11和第七NMOS管MN7之间形成的温度补偿电流叠加在第二电阻R2上实现分段温度补偿。
[0106] 图2的右半边为高阶温度补偿电路，其中，第三PMOS管MP3镜像PTAT电流，并在第十一电阻R11上产生采样电压VSNS用来检测温度的变化，带隙基准核心电路的输出电压VBG通过第二运算放大器OP2(其功能为电压缓冲器)后通过第八电阻R8、第九电阻R9和第十电阻R10对输出电压进行分压，产生用来判断温度补偿的高压阈值VSH和低压阈值VSL。
[0107] 第四PMOS管MP8、第五PMOS管MP5和第六PMOS管MP6构成的高温段补偿电路中，当第六PMOS管MP6的栅端电压VSH
[0108] 第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9构成低温补偿电路。同理，对于低温补偿电路，因为采样电压VSNS随温度升高而增大，所以当温度从最低温逐渐升高时，流过第九PMOS管MP9的电流随温度升高而逐渐减小，直至零电流状态，从而使输出电压VBG在低温时先出现随温度升高而减小的趋势，当温度进一步升高时，带隙基准核心电路中的PTAT电流正温度系数开始起主要作用，输出随着温度升高而增大，因此输出电压在低温范围内不再是随温度升高单调上升，而是先下降后升高。
[0109] 加入高阶温度补偿电路后的带隙基准核心电路的输出电压随温度升高的变化趋势与传统带隙基准电路的输出电压的对比图如图3所示，图3中实线代表传统带隙基准电路的输出电压随温度变化的输出曲线，虚线表示本发明提供的高阶温度补偿带隙基准电路的输出电压随温度变化的输出曲线。其中，如上所述，拐点1之前为低温段补偿电路起主要作用；拐点1至拐点2段为带隙基准核心电路中PTAT电流部分起主要作用(正温度系数)；拐点2至拐点3段为带隙基准核心电路中VEB_Q1起主要作用(负温度系数)；拐点3至拐点4段为高温段补偿电路起主要作用；拐点4之后为带隙基准核心电路中VEB_Q1起主要作用(负温度系数)。由图3的效果图可得，加入本发明提供的高阶温度补偿电路的四阶曲率补偿后，带隙基准核心电路的输出电压VBG在全温度范围内电压变化幅度进一步减小，随温度变化的稳定特性得到了很大提高。
[0110] 下面对本发明的高阶温度补偿带隙基准电路的进行具体的定量分析：
[0111] 由(1)式中分析可得，基准电压源的输出为：
[0112]
[0113] 其中，VebQ1为第一三极管Q1的发射-基极电压，IQ1，IQ2为第一三极管Q1和第二三极管Q2的电流，N为第二三极管Q2的发射极面积与第一三极管Q1的发射结面积的比例，k为玻尔兹曼常数，Icomp为温度补偿电流。由差分对管的放大特性可得，Icomp为：
[0114]
[0115] 其中，IP4，IP7分别为第四PMOS管MP4和第七PMOS管MP7的电流，其与PATA电流IP2成比例，gmP8,9为差分对管第八PMOS管MP8，第九PMOS管MP9的跨导，gmP5,6为差分对管第五PMOS管MP5，第六PMOS管MP6的跨导，VSL为输出分压的低温补偿阈值，VSH为输出分压的高温补偿阈值，且有VSH>VSL，TSL为低温段补偿介入点，TSH为高温段补偿介入点。
[0116] 由以上分析可得，由于补偿电流Icomp的变化范围随温度的变化有限，因此本发明提供的高阶温度补偿带隙基准电路的输出电压在全温度范围内随着温度变化有四个拐点，呈现出五段式的特点，因此保证了高阶温度补偿带隙基准电路的输出在全温度范围内都有极高的输出精度。
[0117] 本发明的目的是为了解决传统带隙基准电路温度特性差，全温度范围内输出精度低的问题，提出了一种基于分段温度采样与补偿的高阶(四阶)温度补偿带隙基准电路，该电路通过高温段补偿电路和低温段补偿电路对带隙基准核心电路输出电压进行叠加，从而与带隙基准核心电路的温度特性电压曲线构成了四阶特性曲线，由分析可得，所述高阶温度补偿带隙基准电路可以有效改善带隙基准的输出精度。
[0118] 本发明的另一个实施例中还提供一种高精度电压基准设计方案，包括上面实施例中所述的高阶温度补偿带隙基准电路。
[0119] 本实施例中不限定所述高精度电压基准设计方案的具体应用形式，可选的，所述高精度电压基准设计方案的应用范围包括但不限于数模转换器、模数转换器、基准电压源或电源管理芯片。
[0120] 需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0121] 还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
[0122] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
