显示装置及移位暂存电路

摘要

本申请提出一种显示装置及其移位暂存电路，所述移位暂存电路包括多级移位暂存器，其中任一级移位暂存器包括下列模块。输入模块，输入级传信号至增压节点。耦合上拉模块，产生第一上拉信号，将电压信号由第一电平耦合拉高至第二电平。输出模块，根据时钟信号，将电压信号从第二电平耦合拉高至第三电平，并经由输出端输出栅极扫描信号。当时钟信号的脉冲结束时，耦合上拉模块产生第二上拉信号，耦合作用于增压节点，将电压信号维持于第二电平。反馈模块，接收反馈信号，将电压信号以及栅极扫描信号，拉低至预设低电平。

权利要求

1.一种移位暂存电路，其特征在于，包括多级移位暂存器，其中任一级移位暂存器包括：

输入模块，输入前级移位暂存器的级传信号至增压节点，以提高所述增压节点的电压信号至第一电平；

耦合上拉模块，耦接于所述增压节点，用于产生第一上拉信号与第二上拉信号，其中所述第一上拉信号，透过电性耦合，将所述电压信号由所述第一电平耦合拉高至第二电平；

输出模块，接收时钟信号，并根据所述时钟信号将所述电压信号从所述第二电平耦合拉高至第三电平，所述输出模块受到所述第三电平的所述电压信号控制，经由输出端输出栅极扫描信号，其中当所述时钟信号的脉冲结束时，所述耦合上拉模块产生所述第二上拉信号，并透过电性耦合，将所述电压信号维持于所述第二电平；以及反馈模块，接收反馈信号，将所述增压节点的所述电压信号以及所述栅极扫描信号，拉低至预设低电平。

2.如权利要求1所述的移位暂存电路，其特征在于，所述任一级移位暂存器更包括子下拉模块，用于维持所述电压信号于所述预设低电平；以及子下拉控制模块，用于控制所述子下拉模块的操作。

3.如权利要求1所述的移位暂存电路，其特征在于，所述输出模块包括第一开关，所述第一开关的一控制端电性耦接所述增压节点，所述第一开关的一第一端用于接收所述时钟信号，所述第一开关的一第二端电性耦接所述输出端，用于输出所述栅极扫描信号，其中当所述增压节点的电压信号耦合提高至所述第三电平时，所述第一开关开启并输出所述栅极扫描信号。

4.如权利要求1所述的移位暂存电路，其特征在于，所述输入模块包括第二开关，所述第二开关的一控制端电性耦接所述第二开关的第一端，所述第二开关的第二端用于输出所述级传信号。

5.如权利要求1所述的移位暂存电路，其特征在于，所述反馈模块包括:

第三开关，所述第三开关的一控制端电性耦接于所述反馈信号，所述第三开关的一第一端电性耦接于所述输出端，所述第三开关的一第二端电性耦接于所述预设低电平，其中所述第三开关回应于所述反馈信号而开启，导通所述第三开关的所述第一端与所述第二端，将所述栅极扫描信号拉低至所述预设低电平；以及第四开关，所述第四开关的一控制端电性耦接于所述反馈信号，所述第四开关的一第一端电性耦接于所述增压节点，所述第四开关的一第二端电性耦接于所述预设低电平，其中所述第四开关回应于所述反馈信号而开启，导通所述第四开关的所述第一端与所述第二端，将所述电压信号拉低至所述预设低电平。

6.如权利要求1所述的移位暂存电路，其特征在于，所述耦合上拉模块包括:

第五开关，所述第五开关的一控制端电性耦接前一级移位暂存器的时钟信号，所述第五开关的一第一端电性耦接前二级移位暂存器的时钟信号，其中所述第五开关回应于所述前一级移位暂存器的时钟信号而开启，导通所述第五开关的所述第一端与一第二端，将所述前二级移位暂存器的时钟信号传送至所述第五开关的所述第二端；

第六开关，所述第六开关的一控制端电性耦接前一级移位暂存器的电压信号，所述第六开关的一第一端电性耦接所述第五开关的所述第二端，所述第六开关的一第二端电性耦接所述增压节点，其中所述第六开关回应于所述前一级移位暂存器的电压信号而开启，导通所述第六开关的所述第一端与所述第二端，并输出所述第一上拉信号；

第七开关，所述第七开关的一控制端电性耦接后一级移位暂存器的时钟信号，所述第七开关的一第一端电性耦接后二级移位暂存器的时钟信号，其中所述第七开关回应于所述后一级移位暂存器的时钟信号而开启，导通所述第七开关的所述第一端与一第二端，将所述后二级移位暂存器的时钟信号传送至所述第七开关的所述第二端；以及第八开关，所述第八开关的一控制端电性耦接后一级移位暂存器的电压信号，所述第八开关的一第一端电性耦接所述第七开关的所述第二端，所述第八开关的一第二端电性耦接所述增压节点，其中所述第八开关回应于所述后一级移位暂存器的电压信号而开启，导通所述第八开关的所述第一端与所述第二端，并输出所述第二上拉信号。

7.如权利要求1所述的移位暂存电路，其特征在于，所述耦合上拉模块更包括第九开关，所述第九开关的一控制端电性耦接所述增压节点，所述第九开关的一第一端用于接收所述第一上拉信号与所述第二上拉信号，所述第九开关的一第二端电性耦接于所述预设低电平，其中所述第九开关回应于所述电压信号而开启，导通所述第九开关的所述第一端与所述第二端。

8.如权利要求1所述的移位暂存电路，其特征在于，所述耦合上拉模块是受到前一级移位暂存器的电压信号控制而产生所述第一上拉信号，将所述电压信号由所述第一电平耦合拉高至所述第二电平，并且是受到后一级移位暂存器的电压信号控制而产生所述第二上拉信号，电性耦合至所述增压节点，使所述电压信号维持于所述第二电平。

9.如权利要求1所述的移位暂存电路，其特征在于，所述耦合上拉模块是根据前一级移位暂存器的时钟信号产生所述第一上拉信号，将所述电压信号由所述第一电平耦合拉高至所述第二电平，并且根据后二级移位暂存器的时钟信号产生所述第二上拉信号，电性耦合至所述增压节点，使所述电压信号维持于所述第二电平。

10.一种显示装置，其特征在于，所述显示装置包括：

一主动开关阵列基板；以及

一对向基板，与所述主动开关阵列基板对向设置；

其中，所述主动开关阵列基板上制作了阵列基板栅极驱动电路，且所述阵列基板栅极驱动电路包括如权利要求1至9项任一项所述的移位暂存电路。

说明书

显示装置及移位暂存电路

技术领域

[0001] 本申请涉及显示面板的技术领域，尤其涉及一种具有阵列基板栅极驱动电路的显示装置及其移位暂存电路。

背景技术

[0002] 近年来，液晶显示器(Liquid Crystal Display，LCD)因其图像清晰精确、平面显示、厚度薄、重量轻、无辐射、低能耗、工作电压低等优点已被广泛的使用。传统的液晶显示器在进行栅极驱动时，主要采用栅极驱动芯片(Gate Driver 1C)来实现。由于栅极驱动芯片需要通过连接器与显示面板(Panel)连接，并且在一个液晶显示器中需要使用多个栅极驱动芯片，因此液晶显示器的制造成本仍然偏高。

[0003] 随着新技术的开发，许多液晶显示面板已采用阵列基板栅极驱动(Gate Driver on Array,GOA)技术来取代外接的栅极驱动芯片。阵列基板栅极驱动技术，是透过曝光显影的制程，将栅极驱动集成电路直接制作在主动开关阵列基板表面，从而省掉外接的栅极驱动芯片。从材料成本和工艺步骤两个方面来看，阵列基板栅极驱动技术能大幅的降低产品的成本，并且还可使进一步降低液晶显示面板的功耗。

[0004] 典型的阵列基板栅极驱动电路具有多级的移位暂存器，每一个移位暂存器在对栅极讯号线进行扫描驱动时，其栅极电压点将接收一个预充信号，对栅极电压点进行预充，使该点电压在时钟信号的作用下达到高电压准位，进而使得控制输出的薄膜晶体管(Thin-Film Transistor,TFT)打开，顺利的传递讯号，进而驱动面板栅极讯号线。因此，对于基板栅极驱动电路的移位暂存器来说，必需能稳定且精确的输出栅极驱动讯号，才不致于发生误动作造成噪声，从而影响了显示器的画质呈现。

发明内容

[0005] 本申请提出了一种显示装置及其移位暂存电路，能准确且顺利的输出栅极扫描信号，并且能改善栅极扫描信号的拖尾现象，进而提升了显示装置的画质。

[0006] 本申请提出一种移位暂存电路，包括多级移位暂存器，其中任一级移位暂存器包括：输入模块，输入前级移位暂存器的级传信号至一增压节点，以提高所述增压节点的电压信号Qn至第一电平；耦合上拉模块，耦接于所述增压节点，用于产生一第一上拉信号与一第二上拉信号，其中所述第一上拉信号，可透过电性耦合，将所述电压信号Qn由所述第一电平耦合拉高至第二电平；输出模块，接收一时钟信号CKn，并根据所述时钟信号CKn将所述电压信号Qn从所述第二电平耦合拉高至第三电平，所述输出模块受到所述第三电平的所述电压信号Qn控制，会经由一输出端输出一栅极扫描信号，其中当所述时钟信号CKn的脉冲结束时，所述耦合上拉模块会产生所述第二上拉信号，并透过电性耦合，将所述电压信号Qn维持于所述第二电平；以及反馈模块，接收一反馈信号，将所述增压节点耦合后的所述电压信号Qn以及所述栅极扫描信号，拉低至一预设低电平。

[0007] 在一实施例中，所述任一级移位暂存器还包括一子下拉模块，用于维持所述电压信号Qn于所述预设低电平；以及一子下拉控制模块，用于控制所述子下拉模块的操作。

[0008] 在一实施例中，所述子下拉模块电性耦接于所述增压节点、所述栅极扫描信号及所述预设低电位。

[0009] 在一实施例中，所述输出模块包括一第一开关，所述第一开关的一控制端电性耦接所述增压节点，所述第一开关的一第一端用于接收所述时钟信号CKn，所述第一开关的一第二端电性耦接所述输出端，用于输出所述栅极扫描信号，其中当所述增压节点的电压信号Qn耦合提高至所述第三电平时，所述第一开关会开启并输出所述栅极扫描信号。

[0010] 在一实施例中，所述输入模块包括一第二开关，所述第二开关的一控制端电性耦接所述所述第二开关的一第一端，所述第二开关的一第二端用于输出所述级传信号。

[0011] 在一实施例中，所述反馈模块包括:一第三开关，所述第三开关的一控制端电性耦接于一反馈信号，所述第第三开关的一第一端电性耦接于所述输出端，所述第三开关的一第二端电性耦接于所述预设低电平，其中所述第三开关回应于所述反馈信号而开启，导通所述第三开关的所述第一端与所述第二端，将所述栅极扫描信号拉低至所述预设低电平；以及一第四开关，所述第四开关的一控制端电性耦接于所述反馈信号，所述第四开关的一第一端电性耦接于所述增压节点，所述第四开关的一第二端电性耦接于所述预设低电平，其中所述第四开关回应于所述反馈信号而开启，导通所述第四开关的所述第一端与所述第二端，将所述电压信号Qn拉低至所述预设低电平。

[0012] 在一实施例中，所述耦合上拉模块包括:一第五开关，所述第五开关的一控制端电性耦接前一级移位暂存器的时钟信号CK(n-1)，所述第五开关的一第一端电性耦接前二级移位暂存器的时钟信号CK(n-2)，其中所述第五开关回应于所述前一级移位暂存器的时钟信号CK(n-1)而开启，导通所述第五开关的所述第一端与一第二端，将所述前二级移位暂存器的时钟信号CK(n-2)传送至所述第五开关的所述第二端；一第六开关，所述第六开关的一控制端电性耦接前一级移位暂存器的电压信号Q(n-1)，所述第六开关的一第一端电性耦接所述第五开关的所述第二端，所述第六开关的一第二端电性耦接所述增压节点，其中所述第六开关回应于所述前一级移位暂存器的电压信号Q(n-1)而开启，导通所述第六开关的所述第一端与所述第二端，并输出所述第一上拉信号；一第七开关，所述第七开关的一控制端电性耦接后一级移位暂存器的时钟信号CK(n+1)，所述第七开关的一第一端电性耦接后二级移位暂存器的时钟信号CK(n+2)，其中所述第七开关回应于所述后一级移位暂存器的时钟信号CK(n+1)而开启，导通所述第七开关的所述第一端与一第二端，将所述后二级移位暂存器的时钟信号CK(n+2)传送至所述第七开关的所述第二端；以及一第八开关，所述第八开关的一控制端电性耦接后一级移位暂存器的电压信号Q(n+1)，所述第八开关的一第一端电性耦接所述第七开关的所述第二端，所述第八开关的一第二端电性耦接所述增压节点，其中所述第八开关回应于所述后一级移位暂存器的电压信号Q(n+1)而开启，导通所述第八开关的所述第一端与所述第二端，并输出所述第二上拉信号。

[0013] 在一实施例中，所述第六开关的所述第二端电性耦接所述第八开关的所述第二端。

[0014] 在一实施例中，所述耦合上拉模块还包括第九开关，所述第九开关的一控制端电性耦接所述增压节点，所述第九开关的一第一端电性耦接所述第六开关的所述第二端以及所述第八开关的所述第二端，所述第九开关的一第二端电性耦接于所述预设低电平，其中所述第九开关回应于所述电压信号而开启，导通所述第九开关的所述第一端与所述第二端。

[0015] 在一实施例中，所述耦合上拉模块还包括一第九开关，所述第九开关的一控制端电性耦接所述增压节点，所述第九开关的一第一端用于接收所述第一上拉信号与所述第二上拉信号，所述第九开关的一第二端电性耦接于所述预设低电平，其中所述第九开关回应于所述电压信号而开启，导通所述第九开关的所述第一端与所述第二端。

[0016] 在一实施例中，所述耦合上拉模块是受到前一级移位暂存器的电压信号Q(n-1)控制而产生所述第一上拉信号，将所述电压信号Qn由所述第一电平耦合拉高至所述第二电平，并且是受到后一级移位暂存器的电压信号Q(n+1)控制而产生所述第二上拉信号，电性耦合至所述增压节点，使所述电压信号Qn维持于所述第二电平。

[0017] 在一实施例中，所述耦合上拉模块是根据前一级移位暂存器的时钟信号CK(n-1)产生所述第一上拉信号，将所述电压信号Qn由所述第一电平耦合拉高至所述第二电平，并且根据后二级移位暂存器的时钟信号CK(n+2)产生所述第二上拉信号，电性耦合至所述增压节点，使所述电压信号Qn维持于所述第二电平。

[0018] 本申请并提出一种显示装置，所述显示装置包括一主动开关阵列基板以及一对向基板，与所述主动开关阵列基板对向设置，其中所述主动开关阵列基板上制作了阵列基板栅极驱动电路，且所述阵列基板栅极驱动电路包括上述各种实施例中所述的移位暂存电路，所述移位暂存电路包括多级移位暂存器，其中任一级移位暂存器包括：输入模块，输入前级移位暂存器的级传信号至增压节点；耦合上拉模块，耦接于所述增压节点，用于产生第一上拉信号与第二上拉信号，其中所述第一上拉信号，透过电性耦合，将所述电压信号由第一电平耦合拉高至第二电平；输出模块，接收时钟信号，并根据所述时钟信号将所述电压信号从所述第二电平耦合拉高至第三电平，所述输出模块受到所述第三电平的所述电压信号控制，经由输出端输出栅极扫描信号，其中当所述时钟信号的脉冲结束时，所述耦合上拉模块产生所述第二上拉信号，并透过电性耦合，将所述电压信号维持于所述第二电平；以及反馈模块，接收反馈信号，将所述增压节点的所述电压信号以及所述栅极扫描信号，拉低至预设低电平。

[0019] 在一实施例中，所述输出模块包括第一开关，所述第一开关的一控制端电性耦接所述增压节点，所述第一开关的一第一端用于接收所述时钟信号，所述第一开关的一第二端电性耦接所述输出端，用于输出所述栅极扫描信号，其中当所述增压节点的电压信号耦合提高至所述第三电平时，所述第一开关开启并输出所述栅极扫描信号。

[0020] 在一实施例中，所述输入模块包括第二开关，所述第二开关的一控制端电性耦接所述所述第二开关的第一端，所述第二开关的第二端用于输出所述级传信号。

[0021] 在一实施例中，所述反馈模块包括第三开关，所述第三开关的一控制端电性耦接于所述反馈信号，所述第第三开关的一第一端电性耦接于所述输出端，所述第三开关的一第二端电性耦接于所述预设低电平，其中所述第三开关回应于所述反馈信号而开启，导通所述第三开关的所述第一端与所述第二端，将所述栅极扫描信号拉低至所述预设低电平。

[0022] 在一实施例中，所述反馈模块包括第四开关，所述第四开关的一控制端电性耦接于所述反馈信号，所述第四开关的一第一端电性耦接于所述增压节点，所述第四开关的一第二端电性耦接于所述预设低电平，其中所述第四开关回应于所述反馈信号而开启，导通所述第四开关的所述第一端与所述第二端，将所述电压信号拉低至所述预设低电平。

[0023] 在一实施例中，所述耦合上拉模块包括:第五开关，所述第五开关的一控制端电性耦接前一级移位暂存器的时钟信号，所述第五开关的一第一端电性耦接前二级移位暂存器的时钟信号，其中所述第五开关回应于所述前一级移位暂存器的时钟信号而开启，导通所述第五开关的所述第一端与一第二端，将所述前二级移位暂存器的时钟信号传送至所述第五开关的所述第二端；第六开关，所述第六开关的一控制端电性耦接前一级移位暂存器的电压信号，所述第六开关的一第一端电性耦接所述第五开关的所述第二端，所述第六开关的一第二端电性耦接所述增压节点，其中所述第六开关回应于所述前一级移位暂存器的电压信号而开启，导通所述第六开关的所述第一端与所述第二端，并输出所述第一上拉信号；第七开关，所述第七开关的一控制端电性耦接后一级移位暂存器的时钟信号，所述第七开关的一第一端电性耦接后二级移位暂存器的时钟信号，其中所述第七开关回应于所述后一级移位暂存器的时钟信号而开启，导通所述第七开关的所述第一端与一第二端，将所述后二级移位暂存器的时钟信号传送至所述第七开关的所述第二端；以及第八开关，所述第八开关的一控制端电性耦接后一级移位暂存器的电压信号，所述第八开关的一第一端电性耦接所述第七开关的所述第二端，所述第八开关的一第二端电性耦接所述增压节点，其中所述第八开关回应于所述后一级移位暂存器的电压信号而开启，导通所述第八开关的所述第一端与所述第二端，并输出所述第二上拉信号。

[0024] 在一实施例中，所述耦合上拉模块还包括第九开关，所述第九开关的一控制端电性耦接所述增压节点，所述第九开关的一第一端用于接收所述第一上拉信号与所述第二上拉信号，所述第九开关的一第二端电性耦接于所述预设低电平，其中所述第九开关回应于所述电压信号而开启，导通所述第九开关的所述第一端与所述第二端。

[0025] 本申请由于使用了一耦合上拉模块，透过电性耦合，间接作用于增压节点，因此可将增压节点的电压信号上拉至更高的电平，使移位暂存器能准确且顺利的输出栅极扫描信号。并且，由于耦合上拉模块，在栅极扫描信号的脉冲结束时，还会输出上拉信号，透过电性耦合，间接作用于增压节点，维持增压节点的电压信号于一高电平，因此可加速下拉栅极扫描信号，进而改善栅极扫描信号的拖尾现象，从而提升显示画面的品质。

[0026] 上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其他目的、特征和优点能够更明显易懂，以下特举具体实施例，并配合附图,详细说明如下。

附图说明

[0027] 所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

[0028] 图1a是一示例性的显示器示意图。

[0029] 图1b是本申請一实施例的显示器示意图。

[0030] 图2a是一示例性的移位暂存电路示意图。

[0031] 图2b是一示例性的移位暂存电路中增压节点的电压信号波形示意图。

[0032] 图2c是一示例性的移位暂存电路的工作时序示意图。

[0033] 图3a是本申請第一实施例中的移位暂存电路的模块结构示意图。

[0034] 图3b是本申請第一实施例中的移位暂存电路的电路结构示意图。

[0035] 图3c是本申請第二实施例中的移位暂存电路的模块结构示意图。

[0036] 图3d是本申請第二实施例中的移位暂存电路的电路结构示意图。

[0037] 图3e是本申請一实施例中移位暂存电路中增压节点的电压信号波形示意图。

[0038] 图4是本申請一实施例中的移位暂存电路的工作时序示意图。

[0039] 图5是本申請一实施例的显示装置示意图。

具体实施方式

[0040] 这里所公开的具体电路结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。

[0041] 在本申请的描述中，需要理解的是，术语“直向”、“横向”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

[0042] 在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“配置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

[0043] 这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一条”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

[0044] 另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

[0045] 为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本申请提出的一种移位暂存电路及其波形产生方法与其应用的显示装置，其具体实施方式、结构、特征及其功效，详细说明如后。

[0046] 在某些实施例中，显示装置可例如为液晶显示装置、OLED显示装置、QLED显示装置、曲面显示装置或其他显示装置。以液晶显示装置为例，液晶显示装置包括主动开关阵列基板(array glass substrate)、对向基板与形成于两基板间的液晶层。当然，随着需求上的不同，本申请的薄膜晶体管阵列(TFT array)及彩色滤光片(CF)也可形成于同一基板上。另外，本申请的显示装置也可制作为一曲面型的显示装置。

[0047] 图1a为范例性的显示装置示意图。请参照图1a，一种显示装置10,包括一主动开关阵列基板101、一对向基板100与所述主动开关阵列基板101对向设置、以及栅极驱动芯片102用以驱动电路。如图1a所示，栅极驱动芯片102是以外接的方式连接于主动开关阵列基板101的右侧。

[0048] 图1b为本申請一实施例的显示装置示意图。请参照图1b，在本申請一实施例中，一种具有阵列基板栅极驱动的显示装置12，包括一主动开关阵列基板121、一对向基板120与所述主动开关阵列基板121对向设置、以及阵列基板栅极驱动电路122,其中阵列基板栅极驱动电路122以微影制程直接制作在主动开关阵列基板121的表面上。如图1b所示，阵列基板栅极驱动电路122分别制作于主动开关阵列基板121左右两侧的表面上。

[0049] 图2a为本申請一示例性的移位暂存电路示意图。请参图2a，一种移位暂存电路，包括多级移位暂存器，任一移位暂存器2包括一第一开关T1、—第二开关T2、—第三开关T3、一第四开关T4、一子下拉控制模块(sub pull down controller)21、以及一子下拉模块(sub pull down)22。在一实施例中，所述移位暂存电路包括了n级移位暂存器，其中n为正整数，图2a所显示的则为第n级移位暂存器2。

[0050] 所述第一开关T1的一控制端T1a电性耦接一增压节点(boost point)BP，所述第一开关T1的一第一端T1b电性耦接一时钟讯号CK，所述第一开关T1的一第二端T1c电性耦接一输出端O，以输出栅极扫描信号Gn。

[0051] 所述第二开关T2电性耦接前一级移位暂存器的级传(stage transmitting)信号ST，用于输入级传信号ST至所述增压节点BP，以提高增压节点BP的电压信号Qn的电平。所述第二开关T2的一控制端T2a与一第一端T2b电性耦接所述级传信号ST，所述第二开关T2的一第二端T2c电性耦接所述增压节点BP。

[0052] 所述第三开关T3的一控制端T3a电性耦接一反馈信号FB，所述第三开关T3的一第一端T3b电性耦接所述输出端O的栅极扫描信号Gn，所述第三开关T3的一第二端T3c电性耦接一预设低电平Vss。

[0053] 所述第四开关T4的一控制端T4a电性耦接所述反馈信号FB，所述第四开关T4的一第一端T4b电性耦接所述增压节点BP，所述第四开关T4的一第二端T4c电性耦接所述预设低电平Vss。

[0054] 所述子下拉模块22，电性耦接于所述移位暂存器2的所述增压节点BP、所述栅极扫描信号Gn及所述预设低电位Vss，用于维持所述电压信号Qn与所述栅极扫描信号Gn于所述预设低电平Vss。

[0055] 所述子下拉控制模块21，电性耦接于所述移位暂存器2的所述低预设电位Vss及所述子下拉模块22，用于控制所述子下拉模块22于正确的时间进行操作。亦即，透过子下拉模块22，可消除增压节点BP与输出端O的噪声，确保电压信号Qn以及栅极扫描信号Gn，在非操作时间内能持续维持于预设低电平Vss，避免发生误动作。

[0056] 图2b为示例性的移位暂存电路中增压节点BP的电压信号Qn波形示意图。请同时搭配参考图2a，当图2a中前一级移位暂存器(n-1)的级传信号ST，传送至所述增压节点BP时，会对增压节点BP进行预充电，将电压信号Qn提高至一电平A，如图2b所示。随后，当时钟信号CK施加于第一开关T1的第一端T1b时，会产生电性耦合，使增压节点BP的电压信号Qn从预充后的电平A进一步提高至电平B，如图2b所示。耦合后的电压信号Qn施加于第一开关T1的控制端T1a，会使第一开关T1打开，将第一端T1a上的时钟信号CK传送至第二端T1b，并经由输出端O输出，而产生所述的栅极扫描信号Gn。随后，如图2b所示，随着时钟信号CK的结束，增压节点BP的电压信号Qn从耦和后的电平B降低至预充后的电平A。

[0057] 图2c为本申請一实施例中移位暂存电路的工作时序示意图。图2c用于显示一第4级(n＝4)移位暂存器2的工作时序图。如图2c所示，移位暂存电路使用了八组时钟信号CK1-CK8来控制操作。其中，移位暂存器2于增压节点BP处的电压信号Q4，可以分为三个时段:t1为预充电时间；t2为输出栅极扫描信号时间；t3则为下拉栅极扫描信号时间。

[0058] 在时段t1，由于接收了由前一级移位暂存器传送过来的级传信号ST，即第3级移位暂存器的级传信号ST，对增压节点BP进行预充电，因此电压信号Q4会提高至电平A。亦即，第二开关T2会跟随前二级移位暂存器的时钟信号CK(n-2)的脉冲，即图2c中时钟信号CK2的脉冲，输入所述级传信号ST至所述增压节点BP，以提高所述增压节点BP的电压信号Q4至所述电平A。

[0059] 在时段t2，由于时钟信号CK4，与增压节点BP产生电性耦合，因此电压信号Q4从电平A耦合提高至电平B，并且使图2a中的第一开关T1打开，而导通时钟信号CK4，并输出栅极扫描信号。

[0060] 随后，在时段t3，由于时钟信号CK4的脉冲结束，因此增压节点BP的电压信号Q4，会从电平B下拉至电平A。其后，跟随时钟信号CK8的脉冲，移位暂存器2会接收前述的反馈信号FB，对增压节点BP进行放电，将电压信号Q4从电平A下拉至预设低电平。

[0061] 接着，请参考图3a、图3b与图3e。图3a为本申請第一实施例中的移位暂存电路的模块结构示意图。图3b为本申請第一实施例中的移位暂存电路的电路结构示意图。图3e为本申請一实施例中移位暂存电路中增压节点的电压信号波形示意图。

[0062] 请同时参考图3a与图3e，一种移位暂存电路，包括多级移位暂存器，其中一移位暂存器3主要包括一输入模块31、一上拉模块32、一输出模块33、一反馈模块34。在一实施例中，所述移位暂存电路包括了n级移位暂存器，其中n为正整数，图3a所显示的为第n级移位暂存器3。

[0063] 所述输入模块31，用于输入前级移位暂存器的级传信号ST至一增压节点BP，例如，可输入前一级移位暂存器的级传信号ST，以提高所述增压节点BP的电压信号Qn至第一电平A’，如图3e所示。要特别指出的是，尽管此实施例中，输入的是前一级移位暂存器的级传信号ST，但是随着信号配置的不同，亦可选择输入前二级、前三级、或是其它前级(n-x)移位暂存器的级传信号ST。

[0064] 所述上拉模块32，用于输出一第一上拉信号Pu1至所述增压节点BP，将所述电压信号Qn由所述第一电平A’拉高至第二电平B’，并且输出一第二上拉信号Pu2至所述增压节点BP，使所述电压信号Qn维持于所述第二电平B’，如图3e所示。

[0065] 所述输出模块33，接收一时钟信号CKn，并根据所述时钟信号CKn将所述电压信号Qn从第二高电平B’耦合拉高至第三高电平C’，如图3e所示。并且，输出模块33会受到耦合后的电压信号Qn控制而开启，经由一输出端O输出一栅极扫描信号Gn。当所述时钟信号CKn的脉冲结束时，所述上拉模块32会输出所述第二上拉信号Pu2至所述增压节点BP，使所述电压信号Qn维持于第二电平B’。

[0066] 所述反馈模块34，接收一反馈信号FB，将所述增压节点BP耦合后的电压信号Qn以及栅极扫描信号Gn，拉低至预设低电平Vss。

[0067] 在一实施例中，所述移位暂存器3包括还包括一子下拉控制模块35以及一子下拉模块36。其中，子下拉模块36，用于维持所述电压信号Qn于所述预设低电平Vss。至于，子下拉控制模块35，则用于控制所述子下拉模块36的操作。

[0068] 接着，请参考图3b，图3b显示了上述第n级移位暂存器3的详细电路结构。所述输出模块33包括开关T11。所述开关T11的一控制端T11a电性耦接所述增压节点BP，所述开关T11的第一端T11b用于接收所述时钟信号CKn，所述开关T11的第二端T11c电性耦接所述输出端O，用于输出所述栅极扫描信号Gn。其中，当所述增压节点BP的电压信号Qn耦合提高至所述第三电平C’时，所述开关T11会开启并输出所述栅极扫描信号Gn。

[0069] 所述输入模块31包括开关T12，所述开关T12的一控制端T12a电性耦接所述所述开关T12的第一端T12b，所述开关T12的第二端T12c电性耦接所述增压节点BP，用于输出所述级传信号ST至所述增压节点BP，以提高增压节点BP其电压信号Qn至所述第一电平A’。

[0070] 所述反馈模块34包括开关T13与开关T14。其中，所述开关T13的一控制端T13a电性耦接于一反馈信号FB，所述开关T13的第一端T13b电性耦接于所述输出端O，所述开关T13的第二端T13c电性耦接于所述预设低电平。其中，所述开关T13会响应于反馈信号FB而开启，导通开关T13的第一端T13b与第二端T13c，将所述栅极扫描信号Gn拉低至所述预设低电平Vss。

[0071] 所述开关T14的一控制端T14a电性耦接于所述反馈信号FB，所述开关T14的一第一端T14b电性耦接于所述增压节点BP，所述开关T14的一第二端T14c电性耦接于所述预设低电平Vss。其中，开关T14响应于反馈信号FB而开启，导通所述开关T14的第一端T14b与第二端T14c，将所述电压信号Qn拉低至预设低电平Vss。

[0072] 所述上拉模块32包括开关T15、开关T16、开关T17与开关T18。

[0073] 所述开关T15的一控制端T15a电性耦接前一级移位暂存器的时钟信号CK(n-1)，所述开关T15的一第一端T15b电性耦接前二级移位暂存器的时钟信号CK(n-2)。其中，开关T15回应于所述前一级移位暂存器的时钟信号CK(n-1)而开启，导通所述开关T15的第一端T15b与第二端T15c，将所述前二级移位暂存器的时钟信号CK(n-2)传送至开关T15的第二端T15c。

[0074] 所述开关T16的一控制端T16a电性耦接前一级移位暂存器的电压信号Q(n-1)，所述开关T16的一第一端T16b电性耦接所述开关T15的所述第二端T15c，所述开关T16的一第二端T16c电性耦接所述增压节点BP。其中，开关T16回应于前一级移位暂存器的电压信号Q(n-1)而开启，导通所述开关T16的第一端T16b与第二端T16c，并输出所述第一上拉信号Pu1(n)至所述增压节点BP。

[0075] 所述开关T17的一控制端T17a电性耦接后一级移位暂存器的时钟信号CK(n+1)，所述开关T17的一第一端T17b电性耦接后二级移位暂存器的时钟信号CK(n+2)。其中，所述开关T17回应于所述后一级移位暂存器的时钟信号CK(n+1)而开启，导通所述开关T17的所述第一端T17b与一第二端T17c，将所述后二级移位暂存器的时钟信号CK(n+2)传送至所述开关T17的所述第二端T17c。

[0076] 所述开关T18的一控制端T18a电性耦接后一级移位暂存器的电压信号Q(n+1)，所述开关T18的一第一端T18b电性耦接所述开关T17的所述第二端T17c，所述开关T18的一第二端T18c电性耦接所述增压节点BP。其中，所述开关T18回应于所述后一级移位暂存器的电压信号Q(n+1)而开启，导通所述开关T18的所述第一端T18b与所述第二端T18c，并输出所述第二上拉信号Pu2(n)至所述增压节点BP。

[0077] 从上述的电路结构可以了解上拉模块32是受到前一级移位暂存器的电压信号Q(n-1)控制而输出所述第一上拉信号Pu1，并且是受到后一级移位暂存器的电压信号Q(n+1)控制而输出所述第二上拉信号Pu2。

[0078] 换言之，所述上拉模块32是根据前一级移位暂存器的时钟信号CK(n-1)输出所述第一上拉信号Pu1，将所述电压信号Qn由所述第一电平A’拉高至所述第二电平B’，并且根据后二级移位暂存器的时钟信号CK(n+2)输出所述第二上拉信号Pu2，使所述电压信号Qn维持于所述第二电平B’。

[0079] 至于，所述输入模块31则是根据前二级移位暂存器的时钟信号CK(n-2)输入所述级传信号ST至所述增压节点BP，以提高所述增压节点BP的电压信号Qn至所述第一电平A’。

[0080] 图3e为示例性的移位暂存电路中增压节点BP的电压信号Qn波形示意图。当图3b中前一级移位暂存器的级传信号ST，根据时钟信号CK(n-2)的脉冲，传送至所述增压节点BP时，会对增压节点BP进行预充电，将电压信号Qn提高至第一电平A’，如图3e所示。

[0081] 接着，根据时钟信号CK(n-1)的脉冲，上拉模块32将第一上拉信号Pu1传送至所述增压节点BP，使增压节点BP的电压信号Qn由第一电平A’上拉至第二电平B’。

[0082] 随后，当时钟信号CKn施加于开关T11的第一端T11b时，会产生电性耦合，使增压节点BP的电压信号Qn从预充后的第二电平B’进一步提高至第三电平C’，如图3e所示。耦合后的电压信号Qn施加于开关T11的控制端T11a，会使开关T11打开，将第一端T11a上的时钟信号CKn传送至第二端T11b，并经由输出端O输出，而产生所述的栅极扫描信号Gn。

[0083] 随后，如图3e所示，随着时钟信号CKn的结束，增压节点BP的电压信号Qn从耦和后的第三电平C’向下降。此时，根据时钟信号CK(n+2)的脉冲，上拉模块32将第二上拉信号Pu2传送至所述增压节点BP，使增压节点BP的电压信号能持续维持于第二电平B’。当时钟信号CK(n+1)的脉冲结束时，上拉模块会停止输出第二上拉信号Pu2，此时增压节点BP的电压信号Qn会从第二电平B’下拉至第一电平A’。

[0084] 请配合参考图3a、图3b、图3e与图4，图4为本申請一实施例中的移位暂存电路的工作时序示意图，用于显示第4级(n＝4)移位暂存器3的工作时序图，并且为了便于比对，也同时显示了上述第4级移位暂存器2的部分工作时序。

[0085] 如图4所示，移位暂存电路使用了八组时钟信号CK1-CK8来控制操作。其中，移位暂存器3于增压节点BP处的电压信号Q4’，可以分为五个时段:t1’为级传信号ST进行预充电时间；t2’为第一上拉信号Pu1作用时间；t3’为输出栅极扫描信号Gn时间；t4’为第二上拉信号Pu2作用时间；t5’则为下拉栅极扫描信号Gn时间。

[0086] 在时段t1’，根据时钟信号CK2，由前一级移位暂存器传送过来的级传信号ST，即第3级移位暂存器的级传信号ST，会对增压节点BP进行预充电，因此电压信号Q4’会提高至第一电平A’。亦即，开关T12会根据时钟信号CK2，输入所述级传信号ST至所述增压节点BP。

[0087] 在时段t2’，根据时钟信号CK3,上拉模块32会输出所述第一上拉信号Pu1，将所述电压信号Q4’由所述第一电平A’拉高至所述第二电平B’，第一上拉信号Pu1的脉冲会跟随时钟信号CK2的脉冲结束。

[0088] 在时段t3’，由于时钟信号CK4施加于开关T11的第一端T11b，并与增压节点BP产生电性耦合，因此电压信号Q4’从第二电平B’耦合提高至第三电平C’，并且使图3b中的开关T11打开，而导通时钟信号CK4，并输出栅极扫描信号。

[0089] 随后，在时段t4’，时钟信号CK4的脉冲结束，导致增压节点BP的电压信号Q4’，会从第三电平C’下拉。但是，根据时钟信号CK6,上拉模块32会输出所述第二上拉信号Pu2，使所述电压信号Q4’可维持于所述第二电平B’。第二上拉信号Pu2的脉冲会跟随时钟信号CK5的脉冲同时结束。

[0090] 在时段t5’，由于第二上拉信号Pu2的脉冲结束，所以电压信号Q4’会由所述第二电平B’下拉至第一电平A’。在时段t5’之后，伴随时钟信号CK8的脉冲，移位暂存器3会接收前述的反馈信号FB，对增压节点BP进行放电，将电压信号Q4’从第一电平A’下拉至预设低电平。

[0091] 值得注意的是，所述上拉模块32除了以图3b中所显示的信号控制方式外，还能透过不同的信号控制方式，来产生所需的第一上拉信号Pu1与第二上拉信号Pu2。

[0092] 例如，在图3b中，开关T15的控制端T15a电性耦接前一级移位暂存器的时钟信号CK(n-1)，第一端T15b则是电性耦接前二级移位暂存器的时钟信号CK(n-2)。但是，在一实施例中，开关T15的控制端T15a亦可电性耦接前二级移位暂存器的时钟信号CK(n-2)，至于第一端T15b则可电性耦接前一级移位暂存器的时钟信号CK(n-1)。其中，开关T15回应于所述前二级移位暂存器的时钟信号CK(n-2)而开启，导通所述开关T15的第一端T15b与第二端T15c，将所述前一级移位暂存器的时钟信号CK(n-1)传送至开关T15的第二端T15c。

[0093] 此外，图3b中，开关T17的控制端T17a电性耦接后一级移位暂存器的时钟信号CK(n+1)，第一端T17b则电性耦接后二级移位暂存器的时钟信号CK(n+2)。但是，在一实施例中，开关T17的控制端T17a亦可电性耦接后二级移位暂存器的时钟信号CK(n+2)，至于第一端T17b则可电性耦接后一级移位暂存器的时钟信号CK(n+1)。如此，开关T17回应于所述后二级移位暂存器的时钟信号CK(n+2)而开启，导通所述开关T17的所述第一端T17b与第二端T17c，将所述后一级移位暂存器的时钟信号CK(n+1)传送至所述开关T17的第二端T17c。

[0094] 在一实施例中，所述开关T16的一控制端T16a，亦可电性耦接前二级移位暂存器的电压信号Q(n-2)，并回应于前二级移位暂存器的电压信号Q(n-2)而开启，输出所述第一上拉信号Pu1(n)至所述增压节点BP。

[0095] 在另一实施例中，所述开关T18的一控制端T18a，亦可电性耦接后二级移位暂存器的电压信号Q(n+2)，并回应于所述后二级移位暂存器的电压信号Q(n+2)而开启，输出所述第二上拉信号Pu2(n)至所述增压节点BP。

[0096] 接着，请参考图3c、图3d与图3e。图3c为本申请第二实施例中的移位暂存电路的模块结构示意图。图3d为本申请第二实施例中的移位暂存电路的电路结构示意图。图3e为本申请一实施例中移位暂存电路中增压节点的电压信号波形示意图。

[0097] 请同时参考图3c与图3e，一种移位元暂存电路，包括多级移位暂存器，其中一移位暂存器4主要包括一输入模块41、一耦合上拉模块42、一输出模块43、一反馈模块44。在一实施例中，所述移位暂存电路包括了n级移位暂存器，其中n为正整数，图3c所显示的为第n级移位暂存器4。

[0098] 所述输入模块41，用于输入前级移位暂存器的级传信号ST至一增压节点BP，例如，可输入前一级移位暂存器的级传信号ST，以提高所述增压节点BP的电压信号Qn至第一电平A’，如图3e所示。要特别指出的是，尽管此实施例中，输入的是前一级移位暂存器的级传信号ST，但是随着信号配置的不同，亦可选择输入前二级、前三级、或是其它前级移位暂存器的级传信号ST。

[0099] 所述耦合上拉模块42，耦接于所述增压节点BP，用于产生一第一上拉信号Pu1与一第二上拉信号Pu2。其中，所述第一上拉信号Pu1，可透过电性耦合，间接作用于增压节点BP，将所述电压信号Qn由所述第一电平A’耦合拉高至第二电平B’，所述第二上拉信号Pu2，则可透过电性耦合，间接作用于增压节点BP，将所述电压信号Qn维持于所述第二电平B’，如图3e所示。

[0100] 所述输出模块43，接收一时钟信号CKn，并根据所述时钟信号CKn将所述电压信号Qn从第二高电平B’耦合拉高至第三高电平C’，如图3e所示。并且，输出模块43会受到耦合后的电压信号Qn控制而开启，经由一输出端O输出一栅极扫描信号Gn。当所述时钟信号CKn的脉冲结束时，所述耦合上拉模块42会产生所述第二上拉信号Pu2，并透过电性耦合间接作用于增压节点BP，使所述电压信号Qn维持于所述第二电平B’。

[0101] 所述反馈模块44，接收一反馈信号FB，将所述增压节点BP耦合后的电压信号Qn以及栅极扫描信号Gn，拉低至一预设低电平Vss。

[0102] 在一实施例中，所述移位暂存器4包括还包括一子下拉控制模块45以及一子下拉模块46。其中，子下拉模块46，用于维持所述电压信号Qn于所述预设低电平Vss。至于，子下拉控制模块45，则用于控制所述子下拉模块46的操作。

[0103] 接着，请参考图3d，图3d显示了上述第n级移位暂存器4的详细电路结构。所述输出模块43包括开关T21。所述开关T21的一控制端T21a电性耦接所述增压节点BP，所述开关T21的第一端T21b用于接收所述时钟信号CKn，所述开关T21的第二端T21c电性耦接所述输出端O，用于输出所述栅极扫描信号Gn。其中，当所述增压节点BP的电压信号Qn耦合提高至所述第三电平C’时，所述开关T21会开启并输出所述栅极扫描信号Gn。

[0104] 所述输入模块41包括开关T22，所述开关T22的一控制端T22a电性耦接所述所述开关T22的第一端T22b，所述开关T22的第二端T22c电性耦接所述增压节点BP，用于输出所述级传信号ST至所述增压节点BP，以提高增压节点BP其电压信号Qn至所述第一电平A’。

[0105] 所述反馈模块44包括开关T23与开关T24。其中，所述开关T23的一控制端T23a电性耦接于一反馈信号FB，所述开关T23的第一端T23b电性耦接于所述输出端O，所述开关T23的第二端T23c电性耦接于所述预设低电平Vss。其中，所述开关T23会响应于反馈信号FB而开启，导通开关T23的第一端T23b与第二端T23c，将所述栅极扫描信号Gn拉低至所述预设低电平Vss。

[0106] 所述开关T24的一控制端T24a电性耦接于所述反馈信号FB，所述开关T24的一第一端T24b电性耦接于所述增压节点BP，所述开关T24的一第二端T24c电性耦接于所述预设低电平Vss。其中，开关T24响应于反馈信号FB而开启，导通所述开关T24的第一端T24b与第二端T24c，将所述电压信号Qn拉低至预设低电平Vss。

[0107] 所述耦合上拉模块42包括开关T25、开关T26、开关T27、开关T28、以及开关T29。

[0108] 所述开关T25的一控制端T25a电性耦接前一级移位暂存器的时钟信号CK(n-1)，所述开关T25的一第一端T25b电性耦接前二级移位暂存器的时钟信号CK(n-2)。其中，开关T25回应于所述前一级移位暂存器的时钟信号CK(n-1)而开启，导通所述开关T25的第一端T25b与第二端T25c，将所述前二级移位暂存器的时钟信号CK(n-2)传送至开关T25的第二端T25c。

[0109] 所述开关T26的一控制端T26a电性耦接前一级移位暂存器的电压信号Q(n-1)，所述开关T26的一第一端T26b电性耦接所述开关T25的所述第二端T25c，所述开关T26的一第二端T26c电性耦接所述开关T29的一第一端T29b，并经由所述开关T29耦接所述增压节点BP。其中，开关T26回应于前一级移位暂存器的电压信号Q(n-1)而开启，导通所述开关T26的第一端T26b与第二端T26c，并输出所述第一上拉信号Pu1(n)。

[0110] 所述开关T27的一控制端T27a电性耦接后一级移位暂存器的时钟信号CK(n+1)，所述开关T27的一第一端T27b电性耦接后二级移位暂存器的时钟信号CK(n+2)。其中，所述开关T27回应于所述后一级移位暂存器的时钟信号CK(n+1)而开启，导通所述开关T27的所述第一端T27b与一第二端T27c，将所述后二级移位暂存器的时钟信号CK(n+2)传送至所述开关T27的所述第二端T27c。

[0111] 所述开关T28的一控制端T28a电性耦接后一级移位暂存器的电压信号Q(n+1)，所述开关T28的一第一端T28b电性耦接所述开关T27的所述第二端T27c，所述开关T28的一第二端T28c电性耦接所述开关T29的第一端T29b，并经由所述开关T29耦接所述增压节点BP。其中，所述开关T28回应于所述后一级移位暂存器的电压信号Q(n+1)而开启，导通所述开关T28的所述第一端T28b与所述第二端T28c，并输出所述第二上拉信号Pu2(n)。

[0112] 所述开关T29的一控制端T29a电性耦接所述增压节点BP，所述开关T29的第一端T29b用于接收所述第一上拉信号Pu1与所述第二上拉信号Pu2，所述开关T29的一第二端T29b电性耦接于所述预设低电平Vss，其中所述开关T29回应于所述电压信号Qn而开启，导通所述开关T29的所述第一端T29b与所述第二端T29c。

[0113] 当所述开关T29的第一端T29b接收所述第一上拉信号Pu1时，会耦合至开关T29的控制端T29a，而上拉增压节点BP的电压信号Qn至第二电平B’。随后，当开关T29的第二端T29c接收所述第二上拉信号Pu2时，亦会耦合至开关T29的控制端T29a，而维持增压节点BP的电压信号Qn于第二电平B’。

[0114] 此外，从上述的电路结构可以了解耦合上拉模块42是受到前一级移位暂存器的电压信号Q(n-1)控制而产生所述第一上拉信号Pu1，将所述电压信号Qn由所述第一电平A’耦合拉高至所述第二电平B’，并且是受到后一级移位暂存器的电压信号Q(n+1)控制而产生所述第二上拉信号Pu2，电性耦合至所述增压节点，使所述电压信号Qn维持于所述第二电平。

[0115] 换言之，所述耦合上拉模块42是根据前一级移位暂存器的时钟信号CK(n-1)产生所述第一上拉信号Pu1，将所述电压信号Qn由所述第一电平A’耦合拉高至所述第二电平B’，并且根据后二级移位暂存器的时钟信号CK(n+2)产生所述第二上拉信号Pu2，电性耦合至所述增压节点，使所述电压信号Qn维持于所述第二电平B’。

[0116] 至于，所述输入模块41则是根据前二级移位暂存器的时钟信号CK(n-2)输入所述级传信号ST至所述增压节点BP，以提高所述增压节点BP的电压信号Qn至所述第一电平A’。

[0117] 图3e为示例性的移位暂存电路中增压节点BP的电压信号Qn波形示意图。当图3d中前一级移位暂存器的级传信号ST，根据时钟信号CK(n-2)的脉冲，传送至所述增压节点BP时，会对增压节点BP进行预充电，将电压信号Qn提高至第一电平A’，如图3e所示。

[0118] 接着，根据时钟信号CK(n-1)的脉冲，耦合上拉模块42产生第一上拉信号Pu1，并透过电性耦合，使增压节点BP的电压信号Qn由第一电平A’耦合上拉至第二电平B’。

[0119] 随后，当时钟信号CKn施加于开关T21的第一端T21b时，会产生电性耦合，使增压节点BP的电压信号Qn从预充后的第二电平B’进一步提高至第三电平C’，如图3e所示。耦合后的电压信号Qn施加于开关T21的控制端T21a，会使开关T21打开，将第一端T21a上的时钟信号CKn传送至第二端T21b，并经由输出端O输出，产生所述的栅极扫描信号Gn。

[0120] 随后，如图3e所示，随着时钟信号CKn的结束，增压节点BP的电压信号Qn从耦和后的第三电平C’向下降。此时，根据时钟信号CK(n+2)的脉冲，耦合上拉模块42会产生第二上拉信号Pu2，并透过电性耦合间接作用于增压节点BP，使增压节点BP的电压信号能持续维持于第二电平B’。当时钟信号CK(n+1)的脉冲结束时，耦合上拉模块会停止输出第二上拉信号Pu2，此时增压节点BP的电压信号Qn会从第二电平B’下拉至第一电平A’。

[0121] 以下参照图3c、图3d、图3e与图4进行说明。

[0122] 如图4所示，移位暂存电路使用了八组时钟信号CK1-CK8来控制操作。其中，移位暂存器4于增压节点BP处的电压信号Q4’，可以分为五个时段:t1’为级传信号ST进行预充电时间；t2’为第一上拉信号Pu1耦合作用时间；t3’为输出栅极扫描信号Gn时间；t4’为第二上拉信号Pu2耦合作用时间；t5’则为下拉栅极扫描信号Gn时间。

[0123] 在时段t1’，根据时钟信号CK2，由前一级移位暂存器传送过来的级传信号ST，即第3级移位暂存器的级传信号ST，会对增压节点BP进行预充电，因此电压信号Q4’会提高至第一电平A’。亦即，开关T22会根据时钟信号CK2，输入所述级传信号ST至所述增压节点BP。

[0124] 在时段t2’，根据时钟信号CK3,耦合上拉模块42会产生所述第一上拉信号Pu1，与增压节点BP产生电性耦合，将所述电压信号Q4’由所述第一电平A’耦合拉高至所述第二电平B’，第一上拉信号Pu1的脉冲会跟随时钟信号CK2的脉冲结束。

[0125] 在时段t3’，由于时钟信号CK4施加于开关T21的第一端T21b，并与增压节点BP产生电性耦合，因此电压信号Q4’从第二电平B’耦合提高至第三电平C’，并且使图3d中的开关T21打开，而导通时钟信号CK4，并输出栅极扫描信号。

[0126] 随后，在时段t4’，时钟信号CK4的脉冲结束，导致增压节点BP的电压信号Q4’，会从第三电平C’下拉。但是，根据时钟信号CK6,耦合上拉模块42会产生所述第二上拉信号Pu2，与增压节点BP产生电性耦合，使所述电压信号Q4’可维持于所述第二电平B’。第二上拉信号Pu2的脉冲会跟随时钟信号CK5的脉冲同时结束。

[0127] 在时段t5’，由于第二上拉信号Pu2的脉冲结束，所以电压信号Q4’会由所述第二电平B’下拉至第一电平A’。在时段t5’之后，伴随时钟信号CK8的脉冲，移位暂存器4会接收前述的反馈信号FB，对增压节点BP进行放电，将电压信号Q4’从第一电平A’下拉至预设低电平。

[0128] 值得注意的是，所述耦合上拉模块42除了以图3d中所显示的信号控制方式外，还能透过不同的信号控制方式，来产生所需的第一上拉信号Pu1与第二上拉信号Pu2。

[0129] 例如，在图3d中，开关T25的控制端T25a电性耦接前一级移位暂存器的时钟信号CK(n-1)，第一端T25b则是电性耦接前二级移位暂存器的时钟信号CK(n-2)。但是，在一实施例中，开关T25的控制端T25a亦可电性耦接前二级移位暂存器的时钟信号CK(n-2)，至于第一端T25b则可电性耦接前一级移位暂存器的时钟信号CK(n-1)。其中，开关T25回应于所述前二级移位暂存器的时钟信号CK(n-2)而开启，导通所述开关T25的第一端T25b与第二端T25c，将所述前一级移位暂存器的时钟信号CK(n-1)传送至开关T25的第二端T25c。

[0130] 此外，图3d中，开关T27的控制端T27a电性耦接后一级移位暂存器的时钟信号CK(n+1)，第一端T27b则电性耦接后二级移位暂存器的时钟信号CK(n+2)。但是，在一实施例中，开关T27的控制端T27a亦可电性耦接后二级移位暂存器的时钟信号CK(n+2)，至于第一端T27b则可电性耦接后一级移位暂存器的时钟信号CK(n+1)。如此，开关T27回应于所述后二级移位暂存器的时钟信号CK(n+2)而开启，导通所述开关T27的所述第一端T27b与第二端T27c，将所述后一级移位暂存器的时钟信号CK(n+1)传送至所述开关T27的第二端T27c。

[0131] 在一实施例中，所述开关T26的一控制端T26a，亦可电性耦接前二级移位暂存器的电压信号Q(n-2)，并回应于前二级移位暂存器的电压信号Q(n-2)而开启，输出所述第一上拉信号Pu1(n)。

[0132] 在另一实施例中，所述第八开关T28的一控制端T28a，亦可电性耦接后二级移位暂存器的电压信号Q(n+2)，并回应于所述后二级移位暂存器的电压信号Q(n+2)而开启，输出所述第二上拉信号Pu2(n)。

[0133] 图5为本申请一实施例的显示装置示意图。请参照图5，所述显示装置12，包括一主动开关阵列基板121、一对向基板120与所述主动开关阵列基板121对向设置、以及一阵列基板栅极驱动电路122,其中阵列基板栅极驱动电路122以微影制程直接制作在主动开关阵列基板121的表面上。所述的阵列基板栅极驱动电路122包括了图3c与图3d中所显示的移位暂存电路。亦即，在所述阵列基板栅极驱动电路110中会具有多级的移位暂存器3或移位暂存器4。

[0134] 本申请由于使用了一耦合上拉模块，输出第一上拉信号Pu1，透过电性耦合，间接作用于增压节点，而使增压节点的电压信号上拉至更高的电平。因此，当时钟信号与输出模块电性耦和时，能确保开关迅速的打开，使移位暂存器能准确且顺利的输出栅极扫描信号。其次，由于本申请的耦合上拉模块，在栅极扫描信号的脉冲结束时，还会输出第二上拉信号Pu2，透过电性耦合，间接作用于增压节点，来维持增压节点的电压信号于一高电平，因此可加速下拉栅极扫描信号，进而改善栅极扫描信号的拖尾现象，从而提升显示画面的品质。

[0135] 以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请,任何熟悉本专业的技术人员,在不脱离本申请技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。