电感组合及其线路结构

摘要

一种电感组合及其线路结构，该电感组合将三组线圈配合四个导通端口，以任选两个导通端口作为输入端口与输出端口而能提供多种电感样式，且将该电感组合线路化以成为线路结构的一部分。

权利要求

1.一种电感组合，其特征为，该电感组合包括：第一线圈；

第二线圈，其电性连接该第一线圈；

第三线圈，其电性连接该第二线圈；

第一导通端口，其电性连接该第一线圈；

第二导通端口，其电性连接该第二线圈；

第三导通端口，其电性连接该第三线圈；以及

第四导通端口，其电性连接该第一线圈，

其中，该第一导通端口通过第一导电部连接至该第一线圈，该第二导通端口通过第二导电部连接至该第二线圈，该第三导通端口通过第三导电部连接至该第三线圈，该第四导通端口通过第四导电部连接至该第一线圈。

2.根据权利要求1所述的电感组合，其特征为，该第三线圈的其中一端部连接该第二线圈。

3.根据权利要求1所述的电感组合，其特征为，该第一至第四导通端口的其中二者分别作为信号输入端口与信号输出端口。

4.根据权利要求1所述的电感组合，其特征为，该第三线圈与该第二线圈位于同一层，且该第一线圈堆叠于该第二线圈与第三线圈上。

5.根据权利要求1所述的电感组合，其特征为，该第二线圈通过导电体连接该第一线圈。

6.根据权利要求1所述的电感组合，其特征为，该第一至第四导通端口位于该第一至第三线圈的外围。

7.根据权利要求1所述的电感组合，其特征为，该第一至第四导通端口为导电柱，且作为该第一导通端口的导电柱以其上端面通过第一导电部连接至该第一线圈，作为该第二导通端口的导电柱以其上端面通过第二导电部连接至该第二线圈，作为第三导通端口的导电柱以其上端面通过第三导电部连接至该第三线圈，且作为第四导通端口的导电柱以其下端面通过第四导电部连接至该第一线圈。

8.一种线路结构，其特征为，该线路结构包括：绝缘体；以及

根据权利要求1至7的其中一者所述的电感组合，其形成于该绝缘体中。

9.根据权利要求8所述的线路结构，其特征为，该第一至第四导通端口为形成于该绝缘体中的导电柱。

10.根据权利要求8所述的线路结构，其特征为，该第一至第三线圈为形成于该绝缘体中的导电迹线。

11.根据权利要求8所述的线路结构，其特征为，该第一导电部为形成于该绝缘体中的导电迹线。

12.根据权利要求8所述的线路结构，其特征为，该第二至第四导电部为形成于该绝缘体中的导电迹线与导电盲孔。

13.根据权利要求8所述的线路结构，其特征为，该第二线圈通过导电体连接该第一线圈，且该导电体为形成于该绝缘体中的导电盲孔。

14.根据权利要求8所述的线路结构，其特征为，该绝缘体中形成有包含该第一至第三线圈及该第一至第四导电部的第一线路层及第二线路层。

说明书

电感组合及其线路结构

技术领域

[0001] 本发明有关一种线路结构，尤指一种具有电感的线路结构。

背景技术

[0002] 随着近年来移动通讯装置的发展，除要求电子元件的效能的增进与元件尺寸的缩小外，也已发展出诸如具有低杂讯特性的芯片或在基板上整合被动元件用以滤除杂讯，以达到半导体元件的平衡。

[0003] 目前在封装基板上整合多功能或系统元件为半导体封装领域的趋势，故如何降低成本为目前发展非常重要的课题，因而尽量采用相同的分散式元件为降低成本较可行的方式。

[0004] 如图1所示，现有半导体封装件1中，于一封装基板10上布设一半导体芯片11与一被动元件12(如电感、电容或电阻)，且该半导体芯片11以焊线110电性连接该封装基板10的电性接触垫100，并以封装胶体13包覆该半导体芯片11、被动元件12与该些焊线110。之后，通过多个焊球90将该半导体封装件1接置于一电路板9上。

[0005] 然而，现有半导体封装件1中，欲使用相同的分散式元件(如多个个被动元件12)以提供多个电感值时，即需增加该封装基板10的布设面积，如此将增加该半导体封装件1的体积；但是若不增加该封装基板10的布设面积，将使该被动元件12占用面积变大，因而造成布线空间变小与电性功能受限。

[0006] 因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

[0007] 鉴于上述现有技术的缺陷，本发明提供一种电感组合及其线路结构，不会增加封装件体积，且不会缩减芯片的电性功能。

[0008] 本发明的电感组合，包括：第一线圈；第二线圈，其电性连接该第一线圈；第三线圈，其电性连接该第二线圈；第一导通端口，其电性连接该第一线圈；第二导通端口，其电性连接该第二线圈；第三导通端口，其电性连接该第三线圈；以及第四导通端口，其电性连接该第一线圈。

[0009] 前述的电感组合中，该第三线圈的其中一端部连接该第二线圈。

[0010] 前述的电感组合中，该第一至第四导通端口的其中二者作为信号输入端口与信号输出端口。

[0011] 前述的电感组合中，该第三线圈与该第二线圈位于同一层，且该第一线圈堆叠于该第二线圈与第三线圈上。

[0012] 前述的电感组合中，该第二线圈通过导电体连接该第一线圈。

[0013] 前述的电感组合中，该第一导通端口通过第一导电部连接至该第一线圈，该第二导通端口通过第二导电部连接至该第二线圈，该第三导通端口通过第三导电部连接至该第三线圈，该第四导通端口通过第四导电部连接至该第一线圈。

[0014] 前述的电感组合中，该第一至第四导通端口位于该第一至第三线圈的外围。

[0015] 前述的电感组合中，该第一至第四导通端口为导电柱，且作为该第一导通端口的导电柱以其上端面通过第一导电部连接至该第一线圈，作为该第二导通端口的导电柱以其上端面通过第二导电部连接至该第二线圈，作为第三导通端口的导电柱以其上端面通过第三导电部连接至该第三线圈，且作为第四导通端口的导电柱以其下端面通过第四导电部连接至该第一线圈。

[0016] 本发明还提供一种线路结构，包括：绝缘体；以及前述的电感组合，其线路化形成于该绝缘体中。

[0017] 前述的线路结构中，该第一至第四导通端口为形成于该绝缘体中的导电柱。

[0018] 前述的线路结构中，该第一至第三线圈为形成于该绝缘体中的导电迹线。

[0019] 前述的线路结构中，该第一导电部为形成于该绝缘体中的导电迹线。

[0020] 前述的线路结构中，该第二至第四导电部为形成于该绝缘体中的导电迹线与导电盲孔。

[0021] 前述的线路结构中，该导电体为形成于该绝缘体中的导电盲孔。

[0022] 前述的线路结构中，该绝缘体中形成有包含该第一至第三线圈及该第一至第四导电部的第一线路层及第二线路层。

[0023] 由上可知，本发明的电感组合及其线路结构，主要将三组线圈配合四个导通端口，并通过任选两个导通端口作为输入端口与输出端口以提供多种电感样式，且将该电感组合线路化而成为该线路结构的一部分，因而无需增加封装基板的布设面积，且不会影响布线空间，故相比于现有技术，本发明的线路结构不会增加封装件体积，且不会缩减芯片的电性功能。

附图说明

[0024] 图1为现有半导体封装件的剖面示意图；

[0025] 图2A为本发明的电感组合于线路化后的平面示意图；

[0026] 图2B为对应图2A的立体示意图；

[0027] 图3A为本发明的线路结构的部分剖面示意图；

[0028] 图3B为本发明的线路结构的另一部分剖面示意图；以及

[0029] 图4A至图4C为本发明的线路结构的制法的剖面示意图。

[0030] 符号说明

[0031] 1           半导体封装件

[0032] 10          封装基板

[0033] 100         电性接触垫

[0034] 11          半导体芯片

[0035] 110         焊线

[0036] 12          被动元件

[0037] 13          封装胶体

[0038] 2,4         线路结构

[0039] 2a          电感组合

[0040] 20           绝缘体

[0041] 20a,20b         绝缘层

[0042] 21              第一导通端口

[0043] 21a,22a,23a,24a 上端面

[0044] 21b,22b,23b,24b 下端面

[0045] 22              第二导通端口

[0046] 23              第三导通端口

[0047] 24              第四导通端口

[0048] 30,321,331,341  导电体

[0049] 31              第一导电部

[0050] 32              第二导电部

[0051] 320,330,340     导电迹线

[0052] 33              第三导电部

[0053] 34              第四导电部

[0054] 40              第一绝缘材

[0055] 40’             第二绝缘材

[0056] 40”             第三绝缘材

[0057] 41              第一线路层

[0058] 42              第二线路层

[0059] 420             导电盲孔

[0060] 43              导电柱

[0061] 9               电路板

[0062] 90              焊球

[0063] L1              第一线圈

[0064] L2              第二线圈

[0065] L3              第三线圈

[0066] L30             端部

[0067] S1,S2           信号路径

[0068] T1,T2,T3        厚度。

具体实施方式

[0069] 以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

[0070] 须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“第三”、“上”、“下”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

[0071] 如图2A、图2B、图3A及图3B所示，本发明的线路结构2包括一绝缘体20及一线路化形成于于该绝缘体20中的电感组合2a，且该电感组合2a包含第一线圈L1、第二线圈L2、第三线圈L3、第一导通端口21、第二导通端口22、第三导通端口23以及第四导通端口24。

[0072] 于本实施例中，该线路结构2可应用于一用以承载芯片的封装基板上。

[0073] 所述的绝缘体20包含多个相互堆叠的绝缘层20a,20b。

[0074] 所述的第一线圈L1通过线路化而成为线路层的导电迹线，并位于该绝缘体20的其中一绝缘层20a(如上层绝缘层)上。

[0075] 所述的第二线圈L2通过线路化而成为线路层的导电迹线，并位于该绝缘体20的另一绝缘层20b(如下层绝缘层)上，使该第一线圈L1堆叠于该第二线圈L2上，且该第二线圈L2的其中一端部通过导电体30连接该第一线圈L1。

[0076] 所述的第三线圈L3通过线路化而成为线路层的导电迹线，并与该第二线圈L2位于同一绝缘层20b(如下层)中，且该第三线圈L3的其中一端部L30连接该第二线圈L2。

[0077] 所述的第一导通端口21通过线路化而成为导电柱，并以其上端面21a通过第一导电部31(如导电迹线)连接至该第一线圈L1。

[0078] 所述的第二导通端口22通过线路化而成为导电柱，并以其上端面22a通过第二导电部32(如导电迹线320与导电体321)连接至该第二线圈L2。

[0079] 所述的第三导通端口23通过线路化而成为导电柱，并以其上端面23a通过第三导电部33(如导电迹线330与导电体331)连接至该第三线圈L3。

[0080] 所述的第四导通端口24通过线路化而成为导电柱，并以其下端面24b通过第四导电部34(如导电迹线340与导电体341)连接至该第一线圈L1。

[0081] 于本实施例中，该第一至第四导通端口21,22,23,24的上端面21a,22a,23a,24a与下端面21b,22b,23b,24b设于绝缘体20中，且位于该第一至第三线圈L1,L2,L3的外围。

[0082] 此外，将该第一导通端口21、第二导通端口22、第三导通端口23及第四导通端口24依需求选择其中二者作为信号输入端口与信号输出端口，将产生六种电感样式，例如该第一导通端口21配合该第二导通端口22、该第一导通端口21配合该第三导通端口23、该第一导通端口21配合该第四导通端口24、该第二导通端口22配合该第三导通端口23、该第二导通端口22配合该第四导通端口24、及该第三导通端口23配合该第四导通端口24。具体地，如下所述：

[0083] 第一种电感样式如图2B、图3A及图3B所示，该第一导通端口21作为信号输入端口，且该第二导通端口22作为信号输出端口，使该第一线圈L1与第二线圈L2作为电感，其信号路径S1的电流依序为该第一导通端口21、第一导电部31、第一线圈L1、导电体30、第二线圈L2、第二导电部32及该第二导通端口22。应可理解地，该信号路径S1的电流反向流动亦可。

[0084] 第二种电感样式如图2B、图3A及图3B所示，该第一导通端口21作为信号输入端口，且该第三导通端口23作为信号输出端口，使该第一线圈L1、第二线圈L2与第三线圈L3作为电感，其信号路径的电流依序为该第一导通端口21、第一导电部31、第一线圈L1、导电体30、第二线圈L2、第三线圈L3、第三导电部33及该第三导通端口23。应可理解地，该信号路径的电流反向流动亦可。

[0085] 第三种电感样式如图2B及图3A所示，该第一导通端口21作为信号输入端口，且该第四导通端口24作为信号输出端口，使该第一线圈L1作为电感，其信号路径S1的电流依序为该第一导通端口21、第一导电部31、第一线圈L1、第四导电部34及该第四导通端口24。应可理解地，该信号路径的电流反向流动亦可。

[0086] 第四种电感样式如图2B及图3B所示，该第二导通端口22作为信号输入端口，且该第三导通端口23作为信号输出端口，使该第二线圈L2与第三线圈L3作为电感，其信号路径S2的电流依序为该第二导通端口22、第二导电部32、第二线圈L2、第三线圈L3、第三导电部33及第三导通端口23。应可理解地，该信号路径S2的电流反向流动亦可。

[0087] 第五种电感样式如图2B、图3A及图3B所示，该第二导通端口22作为信号输入端口，且该第四导通端口24作为信号输出端口，使该第二线圈L2与第一线圈L1作为电感，其信号路径的电流依序为该第二导通端口22、第二导电部32、第二线圈L2、导电体30、第一线圈L1、第四导电部34及第四导通端口24。应可理解地，该信号路径的电流反向流动亦可。

[0088] 第六种电感样式如图2B、图3A及图3B所示，该第三导通端口23作为信号输入端口，且该第四导通端口24作为信号输出端口，使该第一线圈L1、该第二线圈L2与第三线圈L3作为电感，其信号路径的电流依序为该第三导通端口23、第三导电部33、第三线圈L3、第二线圈L2、导电体30、第一线圈L1、第四导电部34及第四导通端口24。应可理解地，该信号路径的电流反向流动亦可。

[0089] 又，本发明的线路结构2可于制作例如为具有核心层的封装基板或无核心层(coreless)封装基板时，通过两层重布线路层(redistribution layer，简称RDL)制程制作。

[0090] 具体地，如图4A所示，于一承载件(图略)上形成第一绝缘材40，并于该第一绝缘材40上形成第一线路层41；接着，如图4B所示，于该第一绝缘材40与该第一线路层41上形成第二绝缘材40’，且于该第二绝缘材40’中形成多个导电盲孔420，再于该第二绝缘材40’与导电盲孔420上形成第二线路层42，并于该第二绝缘材40’与该第二线路层42上形成第三绝缘材40”；之后，如图4C所示，于该第一至第三绝缘材40,40’,40”中形成多个导电柱43，再移除该承载件，以获得线路结构4。

[0091] 所述的第一绝缘材40可例如为图3A所示的绝缘体20的下层绝缘层20b。

[0092] 所述的第二绝缘材40’可例如为图3A所示的绝缘体20的上层绝缘层20a。

[0093] 所述的第三绝缘材40”可作为图3A所示的绝缘体20的其它部分。

[0094] 于本实施例中，该第三绝缘材40”的厚度T3大于该第一绝缘材40的厚度T1，且第一绝缘材40的厚度T1大于该第二绝缘材40’的厚度T2。

[0095] 此外，形成该第一至第三绝缘材40,40’,40”的材料可为无机材料(如二氧化硅、氮化硅、氧化铝、碳化硅、GaAs、GaP等)或有机材料(如介电材)。

[0096] 所述的第一线路层41可包含第二线圈L2、第三线圈L3及第四导电部34的导电迹线340。

[0097] 所述的第二线路层42可包含第一线圈L1、第一导电部31、第二导电部32的导电迹线320及第三导电部33的导电迹线330。

[0098] 所述的导电盲孔420可包含导电体30、第二导电部32的导电体321、第三导电部33的导电体331及第四导电部34的导电体341。

[0099] 所述的导电柱43可包含第一导通端口21、第二导通端口22、第三导通端口23及第四导通端口24。

[0100] 于本实施例中，该导电柱43可作为信号输入端口(如第一导通端口21、第二导通端口22、第三导通端口23或第四导通端口24)，并连接基板的线路(如图1所示的封装基板10的电性接触垫100)，以接收来自芯片(如图1所示的半导体芯片11)的信号，且该导电柱43亦可作为信号输出端口(如第一导通端口21、第二导通端口22、第三导通端口23或第四导通端口24)，并可与基板上的线路连接，以将信号输出至外部元件(如图1所示的电路板9)。

[0101] 综上所述，本发明的线路结构2,4及电感组合2a，通过任选两个导通端口(如该第一导通端口21、第二导通端口22、第三导通端口23及第四导通端口24的其中二者)作为输入端口与输出端口以提供多种电感样式(如六种电感值)，且将该电感组合2a线路化而成为该线路结构2,4的一部分，因而无需增加封装基板的布设面积，且不会影响布线空间，故相比于现有技术，本发明的线路结构2,4不会增加封装件体积，且不会缩减芯片的电性功能，并能依需求选择电感组合2a中的Q值(quality factor，品质因数)以配合芯片的电性功能。

[0102] 上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。