一种氮化镓基高电子迁移率晶体管

摘要

一种氮化镓基高电子迁移率晶体管，属于半导体器件技术领域。本发明通过在传统GaNHEMT器件的栅极与漏极之间形成具有整流作用的横向肖特基二极管，以此作为耐压结构来调制器件表面电场，优化横向电场分布，从而达到提高器件击穿电压的目的；同时，横向肖特基二极管的存在还可以在阻断状态下承受一定反向电压，在正向导通状态下避免栅极加正压时栅极产生过大的泄漏电流，保证了器件的正向电流能力；此外，本发明相比场板结构不会引入附加的寄生电容，保证了器件的工作频率和开关速度，提高了器件的可靠性。

权利要求

1.一种氮化镓基高电子迁移率晶体管，包括自下而上依次层叠设置的衬底(207)、氮化镓缓冲层(206)、氮化镓沟道层(205)、铝镓氮势垒层(204)以及分别设置在铝镓氮势垒层(204)上表面的源极(201)、漏极(202)和栅极(203)，所述源极(201)和所述漏极(202)均与所述铝镓氮势垒层(204)形成欧姆接触，所述栅极(203)与所述铝镓氮势垒层(204)形成肖特基接触；其特征在于：栅极(203)与漏极(202)之间的铝镓氮势垒层(204)上表面设置有N型半导体层，所述N型半导体层包括掺杂浓度不同的N-型半导体层(209)和N+型半导体层(210)；所述N-型半导体层(209)与所述栅极(203)形成肖特基接触，所述N+型半导体层(210)与所述漏极(202)形成欧姆接触，栅极(203)和漏极(202)及介于二者之间N型半导体层形成横向肖特基二极管；源极(201)与栅极(203)之间的铝镓氮势垒层(204)以及栅极(203)与漏极(202)之间的N型半导体层表面设置有钝化层(208)。

2.根据权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述N型半导体层还包括：介于N-型半导体层和N+型半导体层之间的本征半导体层。

3.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述N型半导体层的厚度范围为20～500nm。

4.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述N-型半导体层(209)的掺杂浓度范围为1×1013cm-3～5×1016cm-3；N+型半导体层(210)的掺杂浓度范围为3×1017cm-3～1×1020cm-3。

5.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述铝镓氮势垒层(204)的分子式为AlxGayN，其中0≤x≤1，0≤y≤1，x+y＝1。

6.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述铝镓氮势垒层(204)的厚度范围为10nm～40nm。

7.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述氮化镓沟道层(205)的材料为N型掺杂半导体材料，其厚度范围为10nm～20nm，其掺杂浓度范围为3×1015cm-3～1×1019cm-3。

8.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述氮化镓缓冲层(206)的厚度范围为1μm～4μm。

9.根据权利要求1或2所述的一种氮化镓基高电子迁移率晶体管，其特征在于，所述N型半导体层的材料均为Si，GaAs，GaN，SiC，AlN，AlGaN和InGaN中任意一种或几种的组合；所述钝化层(208)的材料为SiO2、HfO2、Al2O3、Si3N4和La2O3中任意一种或几种形成的复合材料；所述衬底(207)的材料为蓝宝石、Si和SiC中任意一种。

说明书

一种氮化镓基高电子迁移率晶体管

技术领域

[0001] 本发明属于半导体器件技术领域，具体涉及一种具有横向肖特基二极管耐压结构的氮化镓基高电子迁移率晶体管。

背景技术

[0002] 氮化镓(GaN)基高电子迁移率晶体管具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓(GaN)材料可以与铝镓氮(AlGaN)或者铟镓氮(InGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此，氮化镓(GaN)基高电子迁移率晶体管特别适用于高压、大功率及高温场合的应用，成为了电力电子应用最具潜力的晶体管之一。

[0003] 图1为现有技术的普通氮化镓(GaN)基高电子迁移率晶体管(HEMT)的结构示意图，主要包括自下而上依次层叠设置的衬底107、氮化镓缓冲层106、氮化镓沟道层105、铝镓氮势垒层104以及分别设置在铝镓氮势垒层上表面的源极101、漏极102和栅极103，所述源极101和漏极102均与铝镓氮势垒层104形成欧姆接触，栅极103与铝镓氮势垒层104形成肖特基接触；所述源极101与所述栅极103以及所述栅极103与所述漏极102之间分别设置有钝化层108。对于普通GaN HEMT器件而言，当器件承受耐压时，栅极103和漏极102之间沟道二维电子气并不能够完全耗尽，这样将会使得沟道电场主要集中在栅极103的边缘，从而导致器件在较低的漏极电压下便被击穿；同时，从源极101注入的电子可以经过氮化镓缓冲层106到达漏极102，从而形成漏电通道，而过大的缓冲层泄漏电流同样会导致器件提前击穿，这样无法充分发挥GaN材料的高耐压优势，从而限制氮化镓(GaN)高电子迁移率晶体管在高压方面的应用。

[0004] 为了充分利用GaN材料的高临界击穿电场等优异特性，业内研究者对于提高HEMT的耐压能力进行了许多研究，通常采用如下方式：

[0005] 1.场板技术是一种用于改善器件耐压的常用终端技术，文献(J.Li,et.al“. High breakdown voltage GaNHFET with field plate”IEEE ElectronLett,vol.37,No.3,pp.196–197,February.2001.)公开有采用与栅短接的场板，场板的引入可以降低主结的曲率效应和电场尖峰，有效地耗尽其下的沟道二维电子气，扩展栅极与漏极之间的二维电子耗尽区域，使栅漏之间的电场分布更加均匀，从而提高耐压。然而，场板的引入会使器件寄生电容增大，影响器件的高频和开关特性。

[0006] 2 .缓冲层中引入P-GaN也可提高器件的关态击穿电压，有文献(ShreepadKarmalkar，et.al.“RESURFAlGaN/GaN HEMT for High Voltage Power Switching”IEEEElectron Device Letters,VOL.22,NO.8,AUGUST 2001)通过引入P-GaN提高了器件耐压，P-GaN的引入可以提高器件的纵向耐压，避免器件过早击穿。但是，P-GaN的激活率很低，改善器件耐压能力的效果有限。

[0007] 3.使用AlGaN等背势垒缓冲层结构，文献[Oliver Gilt et al“. Normally-off AlGaN/GaNHFET with p-type GaN Gate and AlGaN Buffer”,Integrated Power Electronics Systems,2010]中提到，AlGaN等背势垒的使用增大了从沟道二维电子气到缓冲层的势垒高度，从而降低了器件缓冲层泄漏电流，但是，该技术同样对器件击穿电压提升有限，未能充分体现氮化镓材料的耐压优势；同时AlGaN背势垒不仅会在缓冲层和沟道层之间由于晶格失配而引入陷阱，而且因为缓冲层中AlGaN与势垒层中AlGaN具有相反的极化效应，反而会降低沟道二维电子气浓度，从而导致器件的导通电阻增大。

[0008] 综上所述，如何在不影响器件其他性能的同时，显著提高氮化镓基高电子迁移率晶体管的耐压能力成为了本领域技术人员亟待解决的技术问题。

发明内容

[0009] 鉴于上文所述，本发明针对现目前氮化镓基高电子迁移率晶体管(GaN HEMT)耐压能力不足，限制了GaN HEMT在高压场合的应用，提出了一种氮化镓基高电子迁移率晶体管，通过在栅漏之间形成横向肖特基二极管作为耐压结构，优化器件表面电场以提高器件击穿电压的同时也避免了栅极过大的泄漏电流，提高了器件的正向电流能力。

[0010] 为了解决上述技术问题，本发明采用如下技术方案：

[0011] 一种氮化镓基高电子迁移率晶体管，包括自下而上依次层叠设置的衬底、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层以及分别设置在铝镓氮势垒层上表面的源极、漏极和栅极，所述源极和所述漏极均与所述铝镓氮势垒层形成欧姆接触，所述栅极与所述铝镓氮势垒层形成肖特基接触；其特征在于：栅极与漏极之间的铝镓氮势垒层上表面设置有N型半导体层，所述N型半导体层包括掺杂浓度不同的N-型半导体层和N+型半导体层；所述N-型半导体层与所述栅极形成肖特基接触，所述N+型半导体层与所述漏极形成欧姆接触，栅极和漏极及介于二者之间N型半导体层形成横向肖特基二极管；源极与栅极之间的铝镓氮势垒层以及栅极与漏极之间的N型半导体层表面设置有钝化层。

[0012] 进一步地，本发明中N型半导体层还包括：介于N-型半导体层和N+型半导体层之间的本征半导体层。

[0013] 进一步地，本发明中N型半导体层的厚度范围为20～500nm。

[0014] 进一步地，N-型半导体层的掺杂浓度范围为1×1013cm-3～5×1016cm-3；N+型半导体层的掺杂浓度范围为3×1017cm-3～1×1020cm-3。

[0015] 进一步地，本发明中铝镓氮势垒层的分子式为AlxGayN，其中0≤x≤1，0≤y≤1，x+y＝1。

[0016] 进一步地，本发明中铝镓氮势垒层的厚度范围为10nm～40nm。

[0017] 进一步地，本发明中氮化镓沟道层的材料为N型掺杂半导体材料，其厚度范围为10nm～20nm，其掺杂浓度范围为3×1015cm-3～1×1019cm-3。

[0018] 进一步地，本发明中氮化镓缓冲层的厚度范围为1μm～4μm。

[0019] 进一步地，本发明中N-型半导体层及N+型半导体层的材料均为Si，GaAs，GaN，SiC，AlN，AlGaN和InGaN中任意一种或几种的组合。

[0020] 进一步地，本发明中钝化层的材料为SiO2、HfO2、Al2O3、Si3N4和La2O3中任意一种或几种形成的复合材料。

[0021] 进一步地，本发明中衬底的材料为蓝宝石、Si和SiC中任意一种。

[0022] 本发明的要旨在于克服氮化镓基高电子迁移率晶体管(GaN HEMT)耐压能力不足的缺陷提出一种具有横向肖特基二极管耐压结构的GaN HEMT，从而充分发挥出氮化镓材料的高临界击穿电场及高电子饱和速度等特性。本发明的技术方案在栅极和漏极之间形成整流结构，即横向肖特基二极管结构。横向肖特基二极管的存在，能够避免栅极上加正压时造成栅极上产生过大的泄漏电流，保证了器件具有较佳的正向电流能力；并且能够在阻断状态下承受一定的反向电压，同时横向肖特基二极管内部电场能够调制沟道层的电场，优化器件表面电场，减小栅极靠近漏端的电场峰值，使得表面电场分布更为均匀，由此在不引入场板的情况下显著提高了器件的击穿电压，并且不会引入附加的寄生电容，从而不会限制器件的工作频率和开关速度。

[0023] 相比现有技术，本发明的有益效果在于：

[0024] 本发明通过在传统GaN HEMT器件的栅极与漏极之间形成具有整流作用的横向肖特基二极管，以此作为耐压结构来调制器件表面电场，优化横向电场分布，从而达到提高器件击穿电压的目的；同时，横向肖特基二极管的存在还可以在阻断状态下承受一定反向电压，在正向导通状态下避免栅极加正压时栅极产生过大的泄漏电流，保证了器件的正向电流能力；此外，本发明相比场板结构不会引入附加的寄生电容，保证了器件的工作频率和开关速度，提高了器件的可靠性。

附图说明

[0025] 图1是现有技术中普通GaN HEMT器件的结构示意图；图中，101为源极，102为漏极，103为栅极，104为铝镓氮势垒层，105为氮化镓沟道层，106为氮化镓缓冲层，107为衬底，108为钝化层。

[0026] 图2是本发明实施例1提供的GaN HEMT器件的结构示意图；图中，201为源极，202为漏极，203为栅极，204为铝镓氮势垒层，205为氮化镓沟道层，206为氮化镓缓冲层，207为衬底，208为钝化层，209为N-型半导体层，210为N+型半导体层。

[0027] 图3是本发明实施例2提供的GaN HEMT器件的结构示意图；图中，301为源极，302为漏极，303为栅极，304为铝镓氮势垒层，305为氮化镓沟道层，306为氮化镓缓冲层，307为衬底，308为钝化层，309为N-型半导体层，310为N+型半导体层，311为本征半导体层。

[0028] 图4是本发明一个具体实施例提供的GaN HEMT器件和普通GaN HEMT器件的耐压仿真曲线图；图中，三角型图标的曲线为普通GaN HEMT的IV仿真曲线，五角星型图标的曲线是本发明一个具体实施例提供的GaN HEMT的IV仿真曲线。

[0029] 图5是本发明一个具体实施例提供的GaN HEMT器件和普通GaN HEMT器件在击穿偏置点沟道电场沿水平方向的分布图；图中，三角型图标的曲线为普通GaN HEMT的电场分布，五角星型图标的曲线是本发明一个具体实施例提供的GaN HEMT的电场分布。

具体实施方式

[0030] 下面结合说明书附图和具体实施例对本发明的技术方案进行清楚、完整的描述：

[0031] 实施例1：

[0032] 本实施例提供一种氮化镓基高电子迁移率晶体管，如图2所示，包括自下而上依次层叠设置的衬底207、氮化镓缓冲层206、氮化镓沟道层205、铝镓氮势垒层204以及分别设置在铝镓氮势垒层204上表面的源极201、漏极202和栅极203；本实施例中铝镓氮势垒层204的分子式为AlxGayN，其中0≤x≤1，0≤y≤1，x+y＝1；所述源极201和所述漏极202均与所述铝镓氮势垒层204形成欧姆接触，所述栅极203与所述铝镓氮势垒层204形成肖特基接触；其特征在于：栅极203与漏极202之间的铝镓氮势垒层204上表面设置有相互接触的N-型半导体层209和N+型半导体层210，所述N-型半导体层209与所述栅极203形成肖特基接触，所述N+型半导体层210与所述漏极202形成欧姆接触，所述栅极203、N-型半导体层209、N+型半导体层210和漏极202形成横向肖特基二极管；所述源极201与所述栅极203之间的铝镓氮势垒层204以及所述栅极203与所述漏极202之间的N-型半导体层209和N+型半导体层210表面设置有钝化层208。

[0033] 实施例2：

[0034] 本实施例提供一种氮化镓基高电子迁移率晶体管，如图3所示，包括自下而上依次层叠设置的衬底307、氮化镓缓冲层306、氮化镓沟道层305、铝镓氮势垒层304以及分别设置在铝镓氮势垒层304上表面的源极301、漏极302和栅极303；本实施例中铝镓氮势垒层204的分子式为AlxGayN，其中0≤x≤1，0≤y≤1，x+y＝1；所述源极301和所述漏极302均与所述铝镓氮势垒层304形成欧姆接触，所述栅极303与所述铝镓氮势垒层304形成肖特基接触；其特征在于：栅极303与漏极302之间的铝镓氮势垒层304上表面设置有N-IN+结构，所述N-IN+结构包括N-型半导体层309、N+型半导体层310以及介于N-型半导体层309和N+型半导体层310之间的本征半导体层311；所述N-型半导体层309与所述栅极303形成肖特基接触，所述N+型半导体层310与所述漏极303形成欧姆接触，所述栅极303、N-型半导体层309、本征半导体层311、N+型半导体层310和漏极303形成横向肖特基二极管；所述源极301与所述栅极303之间的铝镓氮势垒层304以及所述栅极303与所述漏极303之间的N-型半导体层309和N+型半导体层310表面设置有钝化层308。

[0035] 实施例3：

[0036] 本实施例采用如图2所示的器件结构进行二维数值仿真测试，为比较本发明与传统GaN HEMT器件的性能，本实施例采用除了没有引入N-型半导体层209和N+型半导体层210以外其余参数均相同的传统GaN HEMT器件作为对比实施例。器件仿真所用的结构参数如下表1所示：

[0037] 表1器件仿真结构参数

[0038]

[0039]

[0040] 如图4及图5所示，本实施例的仿真结果充分体现了本发明的优点。从图4可看出，本发明具体实施例提出GaN HEMT器件的击穿电压值为1354V，而普通GaN HEMT器件的击穿电压值为505V，由此说明本发明可大幅度提升击穿电压；本发明提高击穿电压的原理体现在图5所示的仿真结果中，从图5可看出，器件阻断状态时，肖特基二极管承受一定的反向电压，同时肖特基二极管内部电场会调制沟道层的电场,使得器件表面电场分布更加均匀，由此能够提高器件的击穿电压。

[0041] 以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。