本发明公开一种芯片信号元件的制作方法，包括：备有一具有上金属层及下金属层的基板，在该基板上钻制多个通孔，该些通孔的两侧形成有侧边孔，以一次镀铜于该些通孔上形成多个导电层连结该上、下金属层，再以二次镀铜于该些导电层以增加厚度，利用湿式蚀刻或干式蚀刻技术于该基板的上、下金属层形成有一第一图案层及一第二图案层，以该第一图案层、第二图案层及该导电层连结形成螺旋状的辐射体，将油墨成形于该基板上并覆盖该辐射体以形成防焊层，以化金工艺及镀锡制作端电极，在以裁切基板形成具有螺旋状的辐射体设在该基板中的芯片信号元件。
1.一种芯片信号元件的制作方法，其特征在于，包括：
a)、备有一基板，该基板的顶面上具有一上金属层及该基板底面具有一下金属层；
b)、在预定的每一颗芯片信号元件的区域里钻制有多个呈直线排列的通孔，相邻直线上的该通孔两两相对应；
c)、第一次镀铜金属于该通孔的孔壁上，以形成多个导电层的第一导电层，以该第一导电层电性连结该上金属层及该下金属层；
d)、第二次镀铜金属于该第一导电层的表面上形成该导电层的第二导电层；
e)、利用以湿式或干式蚀刻技术于该基板的上金属层形成有一第一图案层，于该基板的下金属层上形成有一第二图案层，以该第一图案层及该第二图案层通过该导电层的连结，以形成螺旋状的辐射体；
f)、将油墨成形于该基板的顶面及底面上，并覆盖该辐射体以形成防焊层，仅使该辐射体两端部分外露；
g)、以化金工艺于该基板两端上的顶面及底面形成有一平整性的第一金属层，以该第一金属层与该辐射体两端部分外露电性连结，在于该第一金属层的表面上镀上一层的第二金属层，以形成该芯片信号元件的端电极；及h)、以裁切基板上每一列的该芯片信号元件，以形成具有螺旋状的辐射体的单一颗该芯片信号元件。
2.根据权利要求1所述的芯片信号元件的制作方法，其特征在于，在步骤b与c之间更具有一步骤b1，该步骤b1是于每一列的该芯片信号元件的两侧形成有侧边孔。
3.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该侧边孔为长条状或圆形。
4.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该通孔直径为
5.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，相邻该通孔之间的孔距离为0.20mm。
6.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该第一图案层由多条的直线及多条的电极线组成，以相对应电性连结该通孔中的导电层。
7.根据权利要求6所述的芯片信号元件的制作方法，其特征在于，该第二图案层由多条的斜对角线及多个电极部组成，以斜对角电性连结该通孔中导电层。
8.根据权利要求7所述的芯片信号元件的制作方法，其特征在于，该斜对角线及该直线的线宽为0.05mm，线距为0.05mm。
9.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该防焊层的油墨为黑色的绝缘材料。
10.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该第一金属层包含有铜材质、镍材质及金材质，该第二金属层包含锡材质及铜材质。
11.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，切割误差在±
12.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，在该f步骤与g步骤之间更包含有f1步骤，该f1步骤将白色油墨印刷于该顶面的防焊层的表面上，以形成辨识方向的识别图案层，该识别图案层为文字、数字或图形。
13.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，步骤h的裁切，将裁切线设于该单一颗该芯片信号元件与另一颗该芯片信号元件相邻的该通孔之间，在裁切后，使该通孔与该基板被裁切处的侧边形成有一特定距离。
14.根据权利要求13所述的芯片信号元件的制作方法，其特征在于，步骤h更包含有在横向裁切后，再以裁切工具对准该基板上位于每一列的该芯片信号元件两侧的侧边孔中央处裁切，以形具有螺旋状的辐射体嵌设于该基板上的单一颗芯片信号元件。
15.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，步骤h的裁切，将裁切线设于该每一颗芯片信号元件的该通孔上，在裁切后，使该通孔的导电层外露。
16.根据权利要求15所述的芯片信号元件的制作方法，其特征在于，步骤h更包含有在横向裁切后，再以裁切工具对准每一列的该芯片信号元件的端电极与另一列的该芯片信号元件的端电极之间的中央处裁切，以形成具有螺旋状的辐射体缠绕在该基板上的单一颗该芯片信号元件。
17.根据权利要求7所述的芯片信号元件的制作方法，其特征在于，在步骤b中更包含在该基板的顶面的该电极线及该基板的底面的该电极部的区域里钻制有一补强孔。
18.根据权利要求17所述的芯片信号元件的制作方法，其特征在于，在步骤c中更包含在补强孔的孔壁上进行第一次镀铜制作以形成一第一补强导电层。
19.根据权利要求18所述的芯片信号元件的制作方法，其特征在于，在步骤d中更包含在第二次镀铜制作时在第一补强导电层上形成有一第二补强导电层，以形成一补强导电层。
20.根据权利要求19所述的芯片信号元件的制作方法，其特征在于，在步骤e更包含该补强导电层与蚀刻后的该基板的顶面的该电极线及该基板的底面的该电极部电性连结。
芯片信号元件的制作方法
技术领域
[0001] 本发明涉及一种天线，尤指一种具有接收及发射信号的芯片信号元件的制作方法。
背景技术
[0002] 随着无线通讯科技的发展，电子产品例如笔记型计算机、行动电话、个人数字助理(PDA)等可携式电子装置均朝向轻薄化进行设计开发。用以收发电波信号的天线尺寸相对缩小，或是改变天线结构型态，方可内置于电子产品内部使用。
[0003] 目前市面上常见的多频段的多频天线具有一芯片天线及一基板。该芯片天线以陶瓷材料制作成一方形的基板，并以印刷技术或微影、湿式蚀刻技术将辐射体制作于该基板的表面上。在该芯片天线在与该载板电性连结时，将该芯片天线的辐射体与载板上的微带线进行电性连结，在该微带线与铜轴电缆线电性连结后，该辐射金属部在收到信号后，并将信号经微带线传给铜轴电缆线，再由铜轴电缆线传给电子装置的主机板进行处理，以达通讯的目的。
[0004] 由于上述的芯片天线上的辐射体为通过印刷技术或微影、湿式蚀刻技术来制作，虽然芯片天线体积较传统的天线缩小许多，但是与该芯片天线搭配使用的载板为了与该芯片天线具有一较佳的匹配特性时，该载板的体积较该芯片天线大上数倍。因此，当芯片天线体积无法在缩小时，相对匹配的载板的体积也无法再缩小，因此无法运用在现阶段朝轻薄短小设计的行动电子装置上。
发明内容
[0005] 因此，本发明的主要目的，在于提供一芯片信号元件的制作方法，利用干式蚀刻或湿式蚀刻技术制作披覆于芯片信号元件上的辐射体，使该芯片信号元件体积比传统缩小，使得匹配的载板的体积也缩小，可以运用在体积更小的行动电子装置上。
[0006] 为达上述的目的，本发明提供一种芯片信号元件的制作方法，包括：备有一基板，该基板的顶面上具有一上金属层及该基板底面具有一下金属层，在预定的每一颗芯片信号元件的区域里钻制有多个呈直线排列的通孔，相邻直线上的该通孔两两相对应，以第一次镀铜金属于该些通孔的孔壁上，以形成多个导电层的第一导电层，以该些第一导电层电性连结该上金属层及该下金属层，再以第二次镀铜金属于该些第一导电层的表面上形成该些导电层的第二导电层；接着，利用湿式蚀刻或干式蚀刻技术于该基板的上金属层形成有一第一图案层，于该基板的下金属层上形成有一第二图案层，以该第一图案层及该第二图案层通过该导电层的连结，以形成螺旋状的辐射体，将油墨成形于该基板的顶面及底面上，并覆盖该辐射体以形成防焊层，仅使该辐射体两端部份外露，以化金工艺于该基板两端上的顶面及底面形成有一平整性的第一金属层，该第一金属层与该辐射体两端部份外露电性连结，在于该第一金属层的表面上镀上一层的第二金属层，以形成该芯片信号元件的端电极；最后，以裁切基板上每一列的该些芯片信号元件，以形成具有螺旋状的辐射体的单一颗该芯片信号元件。
[0007] 在本发明的一实施例中，于每一列的该些芯片信号元件的两侧形成有侧边孔。
[0008] 在本发明的一实施例中，该侧边孔为长条状或圆形。
[0009] 在本发明的一实施例中，该些通孔直径为0.15mm。
[0010] 在本发明的一实施例中，相邻该些通孔之间的孔距离为0.20mm。
[0011] 在本发明的一实施例中，该第一图案层由多条的直线组成，以相对应电性连结该些通孔中的导电层。
[0012] 在本发明的一实施例中，该第二图案层由多条的斜对角线组成，以斜对角电性连结该些通孔中导电层。
[0013] 在本发明的一实施例中，该些斜对角线及该些直线的线宽为0.05mm，该线距为0.05mm。
[0014] 在本发明的一实施例中，该防焊层的油墨为黑色的绝缘材料。
[0015] 在本发明的一实施例中，该第一金属层包含有铜材质、镍材质及金材质，该第二金属层包含锡材质及铜材质。
[0016] 在本发明的一实施例中，该切割误差在±0.05mm。
[0017] 在本发明的一实施例中，更包含将白色油墨印刷于该顶面的防焊层的表面上，以形成辨识方向的识别图案层，该识别图案层为文字、数字或图形。
[0018] 在本发明的一实施例中，将裁切线设于该单一颗该芯片信号元件与另一颗该芯片信号元件相邻的该些通孔之间，在裁切后，使该些通孔与该基板被裁切处的侧边形成有一特定距离。
[0019] 在本发明的一实施例中，在横向裁切后，再以裁切工具对准该基板上位于每一列的该些芯片信号元件两侧的侧边孔中央处裁切，以形具有螺旋状的辐射体嵌设于该基板上的单一颗芯片信号元件。
[0020] 在本发明的一实施例中，将裁切线设于该每一颗芯片信号元件的该些通孔上，在裁切后，使该些通孔的导电层外露。
[0021] 在本发明的一实施例中，在横向裁切后，再以裁切工具对准每一列的该些芯片信号元件的端电极与另一列的该些芯片信号元件的端电极的中央裁切，以形成具有螺旋状的辐射体缠绕在该基板上的单一颗该芯片信号元件。
[0022] 在本发明的一实施例中，在基板顶面的该电极线及基板底面的该电极部的区域里钻制有一补强孔。
[0023] 在本发明的一实施例中，在补强孔的孔壁上进行第一次镀铜制作以形成一第一补强导电层。
[0024] 在本发明的一实施例中，在第二次镀铜制作时在第一补强导电层上形成有一第二补强导电层，以形成一补强导电层。
[0025] 在本发明的一实施例中，该补强导电层与蚀刻后的基板顶面的该电极线及基板底面的该电极部电性连结。
[0026] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
[0027] 图1为本发明的第一实施例的芯片信号元件制作流程示意图。
[0028] 图2为本发明的第一实施例的基板的顶面示意图。
[0029] 图3为图2的侧视示意图。
[0030] 图4为本发明的第一实施例的导电层制作示意图。
[0031] 图5为本发明的第一实施例的基板顶面的上金属层进行雷射光蚀刻后的基板顶面示意图。
[0032] 图6为本发明的第一实施例的基板底面的下金属层进行雷射光蚀刻后的基板底面示意图。
[0033] 图7为本发明的第一实施例的防焊层制作的侧视示意图。
[0034] 图8为本发明的第一实施例的识别图案层制作的侧视示意图。
[0035] 图9为本发明的第一实施例的端电极制作示意图。
[0036] 图10为本发明的第一实施例的裁切后单一颗芯片信号元件外观立体示意图。
[0037] 图11为本发明的第一实施例的芯片信号元件与天线的载板使用状态示意图。
[0038] 图12为本发明的第二实施例的芯片信号元件裁切示意图
[0039] 图13为本发明的第二实施例的芯片信号元件外观立体示意图。
[0040] 图14为本发明的第三实施例的基板的顶面示意图。
[0041] 图15为本发明的第四实施例的芯片信号元件制作流程示意图。
[0042] 图16为本发明的第四实施例的基板的顶面示意图。
[0043] 图17为本发明的第五实施例的芯片信号元件示意图。
[0044] 图18为图17的侧剖视示意图。
[0045] 其中，附图标记：
[0046] S100～S118 步骤
[0047] S200～S216 步骤
[0048] 10、10a 芯片信号元件
[0049] 1 基板
[0050] 11、13a 通孔
[0051] 11a、13b 孔壁
[0052] 12、12a 侧边孔
[0053] 2a 上金属层
[0054] 2b 下金属层
[0055] 2 辐射体
[0056] 21 第一图案层
[0057] 211 直线
[0058] 212 电极线
[0059] 22 第二图案层
[0060] 221 斜对角线
[0061] 222、222a 电极部
[0062] 23 导电层
[0063] 23a 第一导电层
[0064] 23b 第二导电层
[0065] 24 补强导电层
[0066] 3 防焊层
[0067] 4 识别图案层
[0068] 5 端电极
[0069] 6、6a、61、62 裁切线
[0070] 20 载板
[0071] 201 第一接地金属层
[0072] 202 裸空部
[0073] 203 固接端
[0074] 204 信号馈入线
[0075] 204c 间距
[0076] 205 间隙
具体实施方式
[0077] 兹有关本发明的技术内容及详细说明，现配合图式说明如下：
[0078] 请参阅图1，为本发明的第一实施例的芯片信号元件制作流程示意图及图2～图10的各工艺中的结构示意图。同时一并参阅图2～图10，如图所示：本发明的第一实施例的芯片信号元件的制作方法，首先，如步骤S100，备有一基板1，该基板1的顶面上具有一上金属层2a及底面具有一下金属层2b(如图2及图3)。在本图式中，该基板1为印刷电路板。
[0079] 步骤S102，钻孔制作，以加工机具于该基板1所预定的单一颗芯片信号元件10(如图10)的区域里钻制有多个呈相对应排列的通孔11(如图2)，通孔11排列成多条平行直线，而相邻直线上的通孔11两两相对应。在本图式中，该些通孔11直径为0.15mm，该些通孔11相邻的孔距离为0.20mm。
[0080] 步骤S104，挖或钻侧边孔制作，在上述的该些通孔11制作完成后，以挖或钻孔工具于每一列的该些芯片信号元件10的两侧挖或钻出侧边孔12，该侧边孔12与该些通孔11呈相互垂直设于基板1上(如图2)。在本图式中，该侧边孔12为长条状位于每一该些通孔11的两侧。
[0081] 步骤S106，进行第一次镀铜制作，将铜金属材料通过溅镀或电镀技术于该些通孔11的孔壁11a上，以形成多个导电层23的第一导电层23a，以该些第一导电层23a电性连结该上金属层2a及该下金属层2b(如图3、图4)。
[0082] 步骤S108，进行第二次镀铜制作，再次将铜金属材料通过溅镀或电镀技术于该些第一导电层23a的表面上形成有该些导电层23的第二导电层23b(如图3、图4)，以增加该些导电层23的厚度。
[0083] 步骤S110，在进行蚀刻技术制作，以湿式的化学蚀刻或干式的雷射光直接成像蚀刻制作(laser direct imaging，LDI)技术，于该基板1顶面的上金属层2a上形成有第一图案层21(如图5)，该第一图案层21由多条的直线211及多条的电极线212组成，该些直线211以相对应电性连结该些通孔11，再以雷射光于该基板1底面的下金属层2b上形成有一第二图案层22(如图6)，该第二图案层22由多条的斜对角线221及多个电极部222组成，以该斜对角线221斜对角电性连结该些通孔11连结的该些通孔11，以该第一图案层21及该第二图案层22通过该导电层23的电性连结，以形成螺旋状的辐射体2。在本图式中，该些斜对角线221及该些直线211的线宽为0.05mm，该线距为0.05mm。
[0084] 步骤S112，第一油墨层制作，在该辐射体2制作完成后，通过印刷技术将黑色油墨印刷于该基板1的顶面及底面，并覆盖该辐射体2的螺旋状处以形成防焊层3(如图7)，该防焊层3仅使该辐射体2两端的电极线212及电极部222外露。在本图式中，该黑色油墨为绝缘材料。
[0085] 步骤S114，第二油墨层制作，在该第一油墨层制作完成后，再次通过印刷技术将白色油墨印刷于该顶面的防焊层3的表面上，以形成辨识方向的识别图案层4(如图8)。在本图式中，该识别图案层为文字、数字或图形。
[0086] 步骤S116，端电极制作，在上述的识别图案层4制作完成后，通过化金工艺将于该基板1两端上的顶面及底面形成有一平整性佳的第一金属层，以该第一金属层与该辐射体2两端外露的电极线212及电极部222电性连结。在于该第一金属层的表面上镀上一层的第二金属层，以形成该芯片信号元件10的端电极5(如图8、图9)。在本图式中，该第一金属层包含有铜、镍及金材质，该第二金属层包含锡及铜材质。
[0087] 步骤S118，切割制作，在上述的端电极5制作完成后，以该基板1上单一颗该芯片信号元件10与另一颗该芯片信号元件10的相邻该些通孔11之间具以有一裁切线6，以裁切工具对准该基板1上的裁切线6裁切(如图9)后，使该些通孔11与该基板1被裁切处侧边形成有一特定距离12，以形成具有螺旋状的辐射体2嵌设在该基板1中的单一颗芯片信号元件10(如图10)。在本图式中，切割误差在±0.05mm。
[0088] 请参阅图11，为本发明的第一实施例的芯片信号元件与天线的载板示意图。如图所示：在本发明的芯片信号元件10制作完成后，将该芯片信号元件10与载板20电性连结，该芯片信号元件10电性连结在一个具有净空区的载板20上做说明。
[0089] 该载板20正面上具有一第一接地金属层201及一裸空部202，该裸空部202上具有一固接端203及一信号馈入线204，该号馈入线204包含一第一信号馈入线204a、一第二信号馈入线204b及一位于该第一信号馈入线204a与该第二信号馈入线204b之间的间距204c，以及该第一信号馈入线204a及该第二信号馈入线204b与该第一接地金属层201之间的间隙205可通过匹配电路(图中未示)电性连结，以进行阻抗及频率调整。另，该载板20的背面具有一第二接地金属层(图中未示)及一净空区(图中未示)。
[0090] 在该芯片信号元件10与该载板20电性连结时，以该芯片信号元件10的端电极5电性连结于该固接端203及该第一信号馈入线204a的一端，该第二信号馈入线204b的另一端用以电性连结有一同轴电缆线(图中未示)，在天线接收信号或发射信号时，由该同轴电缆线传递给该信号馈入线204，或由该信号馈入线204将信号传给该同轴电缆线，以达到信号的收发传递。
[0091] 请参阅图12及图13，为本发明的第二实施例的芯片信号元件裁切及外观立体示意图。如图所示：本实施例中的芯片信号元件10a与图1至图11的芯片信号元件10的制作流程大致相同，所不同在于切割制作时，将该裁切线6a设于该些通孔11上，在裁切后，使该导电层2外露于基板1外部，以形成具有螺旋状缠绕于在该基板1外部的辐射体2的单一颗芯片信号元件10a。在本图式中，切割误差在±0.05mm。
[0092] 请参阅图14，为本发明的第三实施例的基板的顶面示意图。如图所示：本第三实施例的制作步骤与第一实施例制作步骤大致相同，所不同处在于第一实施例的步骤S104的侧边孔12是挖长条状的且位于每一列的该些芯片信号元件10的两侧，而第三实施例的圆形的侧边孔12a是位于每一个芯片信号元件10两侧，在后续的湿式或干式蚀刻后，该侧边孔12a位于顶面的电极线212及该电极部222上。且第三实施例的侧边孔12a的技术也可运用于该该第二实施例中。
[0093] 在裁切时，裁切工具依据该基板1上单一颗该芯片信号元件10与另一颗该芯片信号元件10的相邻该些通孔11之间的裁切线6进行裁切，使该些通孔11与该基板1被裁切处侧边形成有一特定距离12。在横向的裁切后，再次以裁切工具对准该基板1上位于该芯片信号元件10两侧的侧边孔12a中央的裁切线61裁切，使该芯片信号元件10形成具有螺旋状的辐射体2。
[0094] 请参阅图15、图16，为本发明的第四实施例的芯片信号元件制作流程及基板的顶面示意图。如图所示：第四实施例与第一实施例大致相同，所不同处在于第四实施例省去如第一实施例中的步骤S104的挖或钻侧边孔12、12a的制作步骤，在钻孔11后，直接进入该步骤S204的第一次镀铜制作等的后续步骤。
[0095] 在裁切时，裁切工具依据该基板1上单一颗该芯片信号元件10与另一颗该芯片信号元件10的相邻该些通孔11之间的裁切线6进行裁切，使该些通孔11与该基板1被裁切处侧边形成有一特定距离12。在横向的裁切后，再次以裁切工具对准每一列芯片信号元件10的端电极5与另一列芯片信号元件10的端电极5之间的中央的裁切线62处裁切，使该芯片信号元件10形成具有螺旋状的辐射体2。且第四实施例无挖或钻侧边孔12、12a的技术也可运用于该第二实施例中。
[0096] 请参阅图17、图18，为本发明的第五实施例的芯片信号元件及图17的侧剖视示意图。如图所示：第五实施例与第一实施例大致相同，所不同处在于第五实施例的芯片信号元件10在制作时，在步骤S102钻孔制作时，在基板1顶面及底面所形成的该电极线212及该电极部222a的区域里钻制有一补强孔13a，并在补强孔13a的孔壁13b上进行步骤S106的第一次镀铜制作形成一第一补强导电层(图中未示)及步骤S108的第二次镀铜制作在该第一补强导电层的表面上形成一第二补强导电层(图中未示)，以该第一补强导电层及该第二补强导电层形成一补强导电层24，该补强导电层24与步骤S110蚀刻后在基板1的顶面及底面所形成的电极部222a电性连结，最后在进行步骤S112-步骤S118的制作，以完成如图17的芯片信号元件10。
[0097] 此补强导电层24主要的作用是在芯片信号元件10进行回焊炉或锡炉进行上锡或焊接时，该补强导电层24可以防止该基板1顶面及底面的电极部222a剥落，使该芯片信号元件10不会产生导电不良的产品。
[0098] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
