一种ESD保护电路和方法

摘要

本发明实施例提供了一种ESD保护电路和方法，保护电路包括：分压电路和M个RC触发箝位电路；其中，分压电路，用于将直流电源的电压进行分压并输出分压后电压信号；每个RC触发箝位电路，用于基于所述分压后电压信号进行工作，并输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作。如此，可以将低压工艺下的晶体管等器件应用于高电源电压场景时，提供相应的ESD保护电路，使低压工艺下的器件可以承受由高电源电压而产生的ESD。

权利要求

1.一种静电释放ESD保护电路，其特征在于，所述保护电路接入直流电源，所述保护电路包括：分压电路和M个RC触发箝位电路，M为大于1的整数；其中，分压电路，用于将直流电源的电压进行分压并输出分压后电压信号；

每个RC触发箝位电路，用于基于所述分压后电压信号进行工作，并输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作；

所述ESD泄放器件包括N个金属氧化物半导体场效应晶体管MOS管，N为大于或等于1的自然数；

所述保护电路还包括用于对所述ESD泄放器件中至少一个MOS管的栅极进行充电的充电电路；

其中，所述充电电路包括至少一个MOS管；所述充电电路中的MOS管的个数为1时，所述充电电路中的MOS管的源极和漏极中的一个接入直流电源，所述充电电路中的MOS管的源极和漏极中的另一个连接所述ESD泄放器件MOS管的栅极；

令N为大于1的自然数，所述充电电路中的MOS管包括第1个MOS管至第N个MOS管时，所述第1个MOS管的源极接入直流电源，所述第N个MOS管的漏极连接所述ESD泄放器件的MOS管的栅极；第i个MOS管的漏极连接第i+1个MOS管的源极；或者，所述充电电路中的MOS管包括第1个MOS管至第N个MOS管时，所述第1个MOS管的漏极接入直流电源，所述第N个MOS管的源极连接所述ESD泄放器件MOS管的栅极，所述第i个MOS管的源极连接所述第i+1个MOS管的漏极；i为小于或者等于N-1的自然数。

2.根据权利要求1所述的保护电路，其特征在于，所述保护电路还包括：连接于所述ESD泄放器件中至少一个MOS管的栅极和漏极之间的电容。

3.根据权利要求1所述的保护电路，其特征在于，所述M个RC触发箝位电路的每个RC触发箝位电路包括：RC串联电路、由第1反相器至第m反相器依次串联形成的反相器组，所述反相器组的第1反相器的信号输入端接在RC串联电路的电阻和电容之间，所述反相器组的第m反相器的信号输出端连接所述ESD泄放器件中的一个MOS管的栅极；m为大于1的整数。

4.根据权利要求3所述的保护电路，其特征在于，所述M个RC触发箝位电路中的至少一个RC触发箝位电路还包括：延时处理电路，所述延时处理电路用于在出现正向ESD时将至少一个反相器的输出信号进行延时处理。

5.根据权利要求4所述的保护电路，其特征在于，所述至少一个RC触发箝位电路的RC串联电路的一端接入分压后电压信号，另一端连接地节点；

所述m等于3时，所述延时处理电路包括：第1电阻、第2电阻、第3电阻、第1电容和第2电容；其中，所述第1电阻接在所述第1反相器的接地端和地节点之间；所述第1电容的一端接在第1反相器的输出端和第2反相器的输入端之间，另一端连接地节点；所述第2电阻的一端接入分压后电压信号，另一端连接第2反相器的电源端；所述第2电容的一端接入所述分压后电压信号，另一端接在所述第2反相器的输出端和第3反相器的输入端之间；所述第3电阻的一端连接第3反相器的接地端，另一端连接地节点。

6.根据权利要求1所述的保护电路，其特征在于，所述分压电路为VDD/2产生电路，所述VDD/2产生电路连接于直流电源和地节点之间，所述VDD/2产生电路输出的分压后电压信号的电压值为Vdd/2，其中，Vdd表示直流电源的电压值。

7.一种静电释放ESD保护方法，其特征在于，应用于ESD保护电路中，所述保护电路接入直流电源，所述保护电路包括：分压电路和M个RC触发箝位电路，M为大于1的整数；所述方法包括：将直流电源的电压进行分压，并输出分压后电压信号；

在每个RC触发箝位电路基于所述分压后电压信号进行工作时，每个RC触发箝位电路输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作；

所述ESD泄放器件包括N个金属氧化物半导体效应晶体管MOS管，N为大于或等于1的自然数；

所述保护电路还包括充电电路，用于对所述ESD泄放器件中至少一个MOS管的栅极进行充电；

其中，所述充电电路包括至少一个MOS管；所述充电电路中的MOS管的个数为1时，所述充电电路中的MOS管的源极和漏极中的一个接入直流电源，所述充电电路中的MOS管的源极和漏极中的另一个连接所述ESD泄放器件MOS管的栅极；

令N为大于1的自然数，所述充电电路中的MOS管包括第1个MOS管至第N个MOS管时，所述第1个MOS管的源极接入直流电源，所述第N个MOS管的漏极连接所述ESD泄放器件的MOS管的栅极；第i个MOS管的漏极连接第i+1个MOS管的源极；或者，所述充电电路中的MOS管包括第1个MOS管至第N个MOS管时，所述第1个MOS管的漏极接入直流电源，所述第N个MOS管的源极连接所述ESD泄放器件MOS管的栅极，所述第i个MOS管的源极连接所述第i+1个MOS管的漏极；i为小于或者等于N-1的自然数。

说明书

一种ESD保护电路和方法

技术领域

[0001] 本发明涉及ESD保护技术，尤其涉及一种静电释放(Electro-Static discharge，ESD)保护电路和方法。

背景技术

[0002] ESD是一种常见的近场危害源，可形成高电压，瞬时大电流，对电路器件造成损伤。随着集成电路技术的发展，芯片内部器件的电源电压越来越低，但是对于特定的应用环境，外部供电电压远高于芯片内部器件的正常工作电压，比如射频功率芯片，其内部器件工作电压一般为2.5V，而外部锂电池供电电压高达2.8-4.6V；为了保护芯片不被ESD损坏，这就要求芯片的I/O接口电路和ESD保护电路既要忍受较高的外部供电电源，也要保证良好的ESD放电能力。

[0003] 在现有的ESD保护电路中，RC触发箝位电路常用于对电源端和地端的保护，RC触发箝位电路包括RC串联电路和反相器组，其中，反相器组的一端接在RC串联电路的电阻和电容之间，另一端连接ESD泄放器件；ESD泄放器件用于在ESD事件来临时，泄放ESD电荷；ESD泄放器件接在电源端和地节点之间，例如，当ESD泄放器件为金属—氧化物—半导体(Metal Oxide Semiconductor)场效应晶体管(简称MOS管)时，MOS管的栅极连接反相器组输出，漏极和源极分别连接电源端和地节点；显然，当电源电压高于ESD泄放器件的耐压值时，ESD泄放器件处于过压状态，存在被击穿损坏的风险。

发明内容

[0004] 为解决现有存在的技术问题，本发明实施例提供一种ESD保护电路和方法，可以将低压工艺下的晶体管等器件应用于高电源电压场景时，提供相应的ESD保护电路，使低压工艺下的器件可以承受由高电源电压而产生的ESD。

[0005] 为达到上述目的，本发明实施例的技术方案是这样实现的：

[0006] 本发明实施例提供一种ESD保护电路，所述保护电路接入直流电源，所述保护电路包括：分压电路和M个RC触发箝位电路，M为大于或等于1的整数；其中，

[0007] 分压电路，用于将直流电源的电压进行分压并输出分压后电压信号；

[0008] 每个RC触发箝位电路，用于基于所述分压后电压信号进行工作，并输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作。

[0009] 本发明实施例还提供一种ESD保护方法，应用于ESD保护电路中，所述保护电路接入直流电源，所述保护电路包括：分压电路和M个RC触发箝位电路，M为大于或等于1的整数；所述方法包括：

[0010] 将直流电源的电压进行分压，并输出分压后电压信号；

[0011] 在每个RC触发箝位电路基于所述分压后电压信号进行工作时，每个RC触发箝位电路输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作。

[0012] 本发明实施例提供的一种ESD保护电路和方法中，保护电路包括：分压电路和M个RC触发箝位电路；其中，分压电路，用于将直流电源的电压进行分压并输出分压后电压信号；每个RC触发箝位电路，用于基于所述分压后电压信号进行工作，并输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作。如此，可以在将低压工艺下的晶体管等器件应用于高电源电压场景时，提供相应的ESD保护电路，使低压工艺下的器件可以承受由高电源电压而产生的ESD。

附图说明

[0013] 图1为现有技术中采用RC触发箝位电路的一个示意图；

[0014] 图2为本发明实施例的ESD保护电路的一个示意图；

[0015] 图3为本发明实施例的VDD/2产生电路的一个示意图；

[0016] 图4为本发明实施例的ESD保护方法的流程图；

[0017] 图5为本发明实施例的ESD保护电路的另一个示意图。

具体实施方式

[0018] 以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0019] 图1为现有技术中采用RC触发箝位电路的一个示意图，如图1所示，现有的RC触发箝位电路包括：RC串联电路、反相器组；ESD泄放器件为N型金属-氧化物-半导体场效应晶体管(NMOS管)M0，这里，RC串联电路接在直流电源VDD和地节点GND之间，RC串联电路中的电阻记为电阻R，RC串联电路中的电容记为电容C；反相器组由三个反相器依次串联组成，反相器组的三个反相器分别记为反相器IN1、反相器IN2和反相器IN3，反相器IN1的输入端接在电阻R和电容C之间，反相器IN3的输出端连接NMOS管M0的栅极，NMOS管M0的漏极连接直流电源VDD，NMOS管M0的源极连接地节点GND。

[0020] 显然，当电源电压高于NMOS管的耐压值时，NMOS管处于过压状态，存在被击穿损坏的风险。

[0021] 针对上述问题，本发明实施例公开了一种ESD保护电路和方法，可以针对应用于高电源电压应用场景的低压工艺器件提供ESD保护，这里，低压工艺器件通常用于表示在低电源电压下可以正常工作的器件，这种器件在直接接入高电源电压可能会发生器件损坏等情况，本发明实施例中，低压工艺器件包括但不限于MOS管等；需要说明的是，上述记载的低电源电压与高电源电压是相对的概念，例如，低压工艺器件是可以在2.5V电源电压下正常工作的器件，当电源电压超过2.5V时，可认为电源为高电源电压；需要指出的是，此处仅仅是举例说明了低压工艺器件和高电源电压，根据实际情况，低压工艺器件还可以是在其他电源电压下正常工作的器件，高电源电压也可以实际情况进行设置。

[0022] 基于上述记载的低压工艺器件以及应用场景，提出以下各具体实施例。

[0023] 第一实施例

[0024] 图2为本发明实施例的ESD保护电路的一个示意图，如图2所示，该ESD保护电路接入直流电源201，该保护电路包括：分压电路202和M个RC触发箝位电路(图2中以一个RC触发箝位电路示出)203，M为大于或等于1的整数；其中，

[0025] 分压电路202，用于将直流电源的电压进行分压并输出分压后电压信号；

[0026] 每个RC触发箝位电路203，用于基于所述分压后电压信号进行工作，并输出电压信号或电流信号至ESD泄放器件204，以驱动所述ESD泄放器件204工作。

[0027] 这里，ESD泄放器件可以是MOS管，本发明实施例中并不对MOS管的种类进行限定。

[0028] 示例性地，ESD泄放器件包括N个金属氧化物半导体场效应晶体管MOS管，N为大于或等于1的自然数。

[0029] 进一步地，M等于N，每个RC触发箝位电路对应一个MOS管，即，RC触发箝位电路与MOS管形成一一对应关系。

[0030] 在实际应用中，ESD泄放器件的MOS管的栅极可以连接RC触发箝位电路的输出端，ESD泄放器件的MOS管的源极和漏极的电路连接方式可以根据实际应用需求而确定。

[0031] 本发明实施例中并不对ESD保护器件的MOS管的数量进行限制，ESD泄放器件中的MOS管的数量可以根据实际应用需求进行确定。

[0032] 示例性地，分压电路202的参数可以根据直流电源电压、以及ESD泄放器件的正常工作电压进行设置，例如，直流电源电压为6V，而ESD泄放器件的正常工作电压为3V，那么所设置的分压电路须确保其输出电压为3V，以保证电荷释放支路中器件的正常运行。

[0033] 在一个可选的实现方式中，分压电路202可以是VDD/2产生电路，VDD/2产生电路连接于直流电源和地节点之间，VDD/2产生电路输出的分压后电压信号的电压值为Vdd/2，其中，Vdd表示直流电源的电压值。

[0034] 可选的，VDD/2产生电路可以将直流电源VDD的电源域分为上下两部分，其中，下部电源范围0～VDD/2，上部电源范围为VDD/2～VDD。

[0035] 图3为本发明实施例的VDD/2产生电路的一个示意图，如图3所示，该VDD/2产生电路包括两个电阻和两个电容，VDD/2产生电路中的两个电阻分别记为电阻Rs和电阻Rs'，VDD/2产生电路中的两个电容分别记为电容Cs和电容Cs'，其中，电阻Rs和电阻Rs'的电阻值相等，电容Cs和电容Cs'的电容值相等。

[0036] 如图3所示，电阻Rs和电阻Rs'串联组成的串联支路接在直流电源VDD和地节点GND之间，电容Cs和电容Cs'串联组成的串联支路接在直流电源VDD和地节点GND之间，电阻Rs和电阻Rs'之间的连接线通过导线连接电容Cs和电容Cs'之间的连接线，显然，根据分压原理可以看出，通过设置两个相同电阻值的电阻、以及两个相同电容值的电容，电阻Rs和电阻Rs'之间的电压值为Vdd/2，并且，VDD/2产生电路输出的分压后电压信号可以较好地保持直流电源VDD的电压特征；其中，Vdd表示直流电源VDD的电压值。

[0037] 示例性地，RC触发箝位电路可以包括RC串联电路、由第1反相器至第m反相器依次串联形成的反相器组，反相器组的第1反相器的信号输入端接在RC串联电路的电阻和电容之间，反相器组的第m反相器的信号输出端连接ESD泄放器件；m为大于1或等于1的整数。例如，当ESD泄放器件为MOS管时，反相器组的第m反相器的信号输出端连接ESD泄放器件中的MOS管的栅极。

[0038] 对于任意一个RC触发箝位电路基于分压后电压信号进行工作的实现方式，在一个示例中，可以将RC触发箝位电路接在直流电源和分压电路的输出端之间，也可以将RC触发箝位电路接在分压电路的输出端和地节点之间。

[0039] 例如，当分压电路为上述记载的VDD/2产生电路时，保护电路包括2个RC触发箝位电路；此时，保护电路中的一个RC触发箝位电路(记为第1个RC触发箝位电路)接在直流电源VDD和VDD/2产生电路输出端之间，保护电路中的另一个RC触发箝位电路(记为第2个RC触发箝位电路)接在VDD/2产生电路输出端和地节点之间。

[0040] 在具体实施时，第1个RC触发箝位电路中的RC串联电路接在直流电源VDD和VDD/2产生电路输出端之间，第1个RC触发箝位电路中的每个反相器的电源端和接地端分别连接直流电源VDD和VDD/2产生电路输出端；第2个RC触发箝位电路中的RC串联电路接在VDD/2产生电路输出端和地节点之间，第2个RC触发箝位电路中的每个反相器的电源端和接地端分别连接VDD/2产生电路输出端和地节点。

[0041] 需要说明的是，RC触发箝位电路的反相器的电源端可以直接连接直流电源VDD或VDD/2产生电路输出端，也可以通过电阻连接直流电源VDD或VDD/2产生电路输出端(即电阻的一端连接RC触发箝位电路的反相器的电源端，另一端连接直流电源VDD或VDD/2产生电路输出端)；RC触发箝位电路的反相器的接地端可以直接连接VDD/2产生电路输出端或地节点，也可以通过电阻连接VDD/2产生电路输出端或地节点(即电阻的一端连接RC触发箝位电路的反相器的接地端，另一端连接VDD/2产生电路输出端或地节点)。

[0042] 可以看出，本发明实施例中，可以采用分压电路将直流电源的电压进行分压并输出分压后电压信号，RC触发箝位电路，基于所述分压后电压信号进行工作，并输出电压信号或电流信号至ESD泄放器件，如此，可以保证ESD泄放器件不处于过压状态，能够有效地卸掉电源地间的ESD电荷，实现ESD保护目的。

[0043] 可选的，上述记载的保护电路还可以包括用于对所述ESD泄放器件中至少一个MOS管的栅极进行充电的充电电路。

[0044] 可以理解的是，在采用上述记载的充电电路时，通过对MOS管的栅极进行充电，可以提高MOS管的开启速度。

[0045] 在实际实施时，上述记载的充电电路可以包括至少一个MOS管；这里，充电电路中的MOS管可以是NMOS管，也可以是P型金属-氧化物-半导体场效应晶体管(PMOS管)。

[0046] 上述记载的充电电路的MOS管的个数可以是1，也可以大于1，下面分别通过两个具体示例进行说明。

[0047] 示例1：

[0048] 所充电电路中的MOS管的个数为1时，充电电路中的MOS管的源极和漏极中的一个接入直流电源，充电电路中的MOS管的源极和漏极中的另一个连接ESD泄放器件MOS管的栅极；充电电路中的MOS管的栅极可以连接至RC触发箝位电路中，例如，充电电路中的MOS管的栅极可以连接在RC触发箝位电路的第m-1个反相器的输出端与RC触发箝位电路的第m个反相器的输入端之间或RC触发箝位电路的RC串联电路间。

[0049] 示例2：

[0050] 令N为大于1的自然数，i为小于或者等于N-1的自然数；上述记载的充电电路中的MOS管包括第1个MOS管至第N个MOS管时，第1个MOS管的源极接入直流电源，第N个MOS管的漏极连接所述ESD泄放器件MOS管的栅极；第i个MOS管的漏极连接所述第i+1个MOS管的源极；充电电路中的每个MOS管的栅极可以连接至RC触发箝位电路中；例如，充电电路中的MOS管的栅极可以连接在RC触发箝位电路的第m-1个反相器的输出端与RC触发箝位电路的第m个反相器的输入端之间。

[0051] 或者，上述记载充电电路中的MOS管包括第1个MOS管至第N个MOS管时，第1个MOS管的漏极接入直流电源，第N个MOS管的源极连接所述ESD泄放器件MOS管的栅极，第i个MOS管的源极连接所述第i+1个MOS管的漏极；充电电路中的每个MOS管的栅极可以连接至RC触发箝位电路中；例如，充电电路中的MOS管的栅极可以连接在RC触发箝位电路的第m-1个反相器的输出端与RC触发箝位电路的第m个反相器的输入端之间。

[0052] 可选的，上述记载的保护电路还可以包括：连接于所述ESD泄放器件中至少一个MOS管的栅极和漏极之间的电容。

[0053] 可以看出，通过在MOS管的栅极和漏极之间设置电容，可以利用电容以及MOS管的栅极和源极之间的通路，形成一个快速电流放电通路，从而可以降低ESD的峰值电压。

[0054] 可选的，上述记载的M个RC触发箝位电路中的至少一个RC触发箝位电路还包括：延时处理电路，延时处理电路用于在出现正向ESD时将至少一个反相器的输出信号进行延时处理。

[0055] 在一个具体的实现方式中，上述记载的至少一个RC触发箝位电路的RC串联电路的一端接入分压后电压信号，另一端连接地节点；

[0056] m等于3时，延时处理电路可以包括：第1电阻、第2电阻、第3电阻、第1电容和第2电容；其中，所述第1电阻接在所述第1反相器的接地端和地节点之间，所述第1反相器的电源端接入所述分压后电压信号；所述第1电容的一端接在第1反相器的输出端和第2反相器的输入端之间，另一端连接地节点；所述第2电阻的一端接入分压后电压信号，另一端连接第2反相器的电源端，所述第2反相器的接地端连接地节点；所述第2电容的一端接入所述分压后电压信号，另一端接在所述第2反相器的输出端和第3反相器的输入端之间；所述第3电阻的一端连接第3反相器的接地端，另一端连接地节点；所述第3反相器的电源端接入所述分压后电压信号。

[0057] 可以立即的是，采用上述记载的延时处理电路后，可以实现RC触发箝位电路中相应的反相器的延时放电，从而可以使ESD泄放器件中的MOS管延迟关闭，如此，可以在出现ESD时，得到充分放电。

[0058] 对于上述记载的ESD保护电路，可以采用ESD保护方法说明工作过程。

[0059] 图4为本发明实施例的ESD保护方法的流程图，如图4所示，该流程可以包括：

[0060] 步骤401：将直流电源的电压进行分压，并输出分压后电压信号；

[0061] 步骤402：在每个RC触发箝位电路基于所述分压后电压信号进行工作时，每个RC触发箝位电路输出电压信号或电流信号至ESD泄放器件，以驱动所述ESD泄放器件工作。

[0062] 第二实施例

[0063] 为了能够更加体现本发明的目的，在本发明上述实施例的基础上，进行进一步的举例说明。

[0064] 图5为本发明实施例的ESD保护电路的另一个示意图，如图5所示，ESD保护电路包括：VDD/2产生电路V＇、第1个RC触发箝位电路、第2个RC触发箝位电路；图5中，第一NMOS管M1和第二NMOS管M2为ESD泄放器件。

[0065] 图5中，VDD/2产生电路V＇、第1个RC触发箝位电路和第2个RC触发箝位电路之间的电路关系已经在本发明第一实施例中作出说明，这里不再详述。

[0066] 第1个RC触发箝位电路中的RC串联电路的电阻记为电阻Ra，第1个RC触发箝位电路中的RC串联电路的电容记为电容Ca，电阻Ra和电容Ca之间的电压值为V1，第1个RC触发箝位电路中包括的反相器组是由第1反相器INV1、第2反相器INV2和第3反相器INV3依次串联而形成的，第1个RC触发箝位电路的每个反相器的电源端和接地端分别连接直流电源VDD和VDD/2产生电路V＇的输出端；第3反相器INV3的输出端连接第一NMOS管M1的栅极，第一NMOS管M1的漏极连接至直流电源VDD，第一NMOS管M1的源极连接第二NMOS管M2的漏极。

[0067] 第2个RC触发箝位电路中的RC串联电路的电阻记为电阻Rb，第2个RC触发箝位电路中的RC串联电路的电容记为电容Cb，电阻Rb和电容Cb之间的电压值为V2，第2个RC触发箝位电路中包括的反相器组是由第4反相器INV4、第5反相器INV5和第6反相器INV6依次串联而形成的；第6反相器INV6的输出端连接第二NMOS管M1的栅极，第二NMOS管M1的源极连接至地节点GND。

[0068] 可选的，第2个RC触发箝位电路还可以包括延时处理电路。

[0069] 如图5所示，延时处理电路包括：第1电阻R1、第2电阻R2、第3电阻R3、第1电容C1和第2电容C2；其中，所述第1电阻R1接在第4反相器INV4的接地端和地节点之间，第4反相器INV4的电源端连接VDD/2产生电路V＇的输出端；第1电容C1的一端接在第4反相器INV4的输出端和第5反相器INV5的输入端之间，另一端连接地节点GND；第2电阻R2的一端连接VDD/2产生电路V＇的输出端，另一端连接第5反相器INV5的电源端，第5反相器INV5的接地端连接地节点GND；第2电容C2的一端连接VDD/2产生电路V＇的输出端，另一端接在所述第5反相器INV5的输出端和第6反相器INV6的输入端之间；第3电阻R3的一端连接第6反相器INV6的接地端，另一端连接地节点GND，第6反相器INV6的电源端连接VDD/2产生电路V＇的输出端。

[0070] 如图5所示，ESD保护电路还可以包括：第一PMOS管P1和第二PMOS管P2，其中，第一PMOS管P1的栅极接在第2反相器INV2的输出端和第3反相器INV3的输入端之间，第二PMOS管P2的栅极接在第5反相器INV5的输出端和第6反相器INV6的输入端之间，第一PMOS管P1的源极连接直流电源VDD，第一PMOS管P1的漏极连接第二PMOS管P2的源极，第二PMOS管P2的漏极连接第二NMOS管的栅极。

[0071] 如图5所示，ESD保护电路还可以包括：第三电容C3，第三电容C3接在第二NMOS管的漏极和栅极之间。

[0072] 在上述记载的ESD保护电路具体工作时，当ESD脉冲加载在直流电源VDD和GND端时，在上半部由于上部电容Ca的电压不能突变，V1表示低电平电压信号，在依次通过第1反相器INV1至第3反相器INV3后，INV3输出高电平使得第一NMOS管M1导通；同理，在下半部电容Cb的电压V2也为低电平电压信号，在依次通过第4反相器INV4至第6反相器INV6后，INV6输出高电平使得第二NMOS管M2导通；可以看出，在VDD/2产生电路输出分压后电压信号后，图5中的6个反相器的漏源电压均为VDD/2，而且通过将第一NMOS管M1和第二NMOS管M2串联，可以使各NMOS管的漏源电压降低至直流电源电压的一半，如此可以确保所有器件均不会出现过压。

[0073] 当第二NMOS管M2的开启电压值较大(尺寸较大)时，如果第6反相器INV6驱动能力有限，则通过增加第一PMOS管P1和第二PMOS管P2给第二NMOS管M2栅极充电，加快第二NMOS管M2开启，降低ESD的保持电压。

[0074] 在第一NMOS管M1和第二NMOS管刚开启时，第三电容C3和第二NMOS管M2的漏源通路(Cgs)增加了一个快速电流放电通路，从而降低ESD的峰值电压；

[0075] 在放电过程中，由于对电容Ca和电容Cb的充电，V1和V2慢慢拉高，第4反相器INV4输出将由高变低，第1电阻R1和第1电容C1可以实现第4反相器INV4的延时放电，第2电阻R2和第2电容C2延时第5反相器INV5输出充电，第3电阻R3延时第6反相器INV6放电，进而延迟第二NMOS管M2关闭，ESD得到充分放电。

[0076] 需要说明的是，图5所示的ESD保护电路仅仅是本发明的ESD保护电路的一个示例；根据实际情况，可以针对图5的电路，更改电阻、电容和MOS管的数量，也可以将图5中的电容C3或PMOS管等器件去掉；根据实际应用需求，可以将不同的电阻串联或并联，或者，将不同的电容串联或并联。

[0077] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。