一种同步整流转换器

摘要

本发明涉及一种同步整流转换器，包含功率电路和控制电路，功率电路包括开关MOS管和采样MOS管，控制电路包括开启比较器、调节控制电路、关断比较器、驱动电路和可过温保护的输出线损补偿电路；控制电路输出驱动信号GATE至功率电路，接收功率电路输出的采样信号VDET；采样MOS管精准地采样开关MOS管源漏极间电压信号VDET，调节控制电路根据设定的调节点产生调整信号，提前调整驱动信号GATE电位，开关MOS管的关断速度显著加快，应用同步整流转换器的电源系统的可靠性得到显著提高；调节控制电路的双向控制精细地调整GATE电位，使得开关MOS管源漏极间的电压被稳定在一很小的区间内，更好地配合前级芯片的工作。

权利要求

1.一种同步整流转换器，包含功率电路和控制电路，其特征在于：

所述功率电路包括开关MOS管(N1)和采样MOS管(N2)，所述控制电路包括开启比较器(201)、调节控制电路(202)、关断比较器(203)、驱动电路(204)以及可过温保护的输出线损补偿电路(205)；

所述开关MOS管(N1)和采样MOS管(N2)的漏极与高压端口(SW)相连；

所述开关MOS管(N1)的栅极与驱动电路(204)相连，接收其输出的驱动信号(GATE)，开关MOS管(N1)的源极与参考地端口(GND)相连；

所述采样MOS管(N2)的栅极与供电端口(VCC)相连，采样MOS管(N2)的源极连接开启比较器(201)、调节控制电路(202)以及关断比较器(203)，向其输出采样信号(VDET)；

所述开启比较器(201)的A端连接第一阈值(V1)，其B端与采样MOS管(N2)的源极相连，接收采样信号(VDET)，且开启比较器(201)与驱动电路(204)相连，输出开启信号(SR_on)至驱动电路(204)；

所述调节控制器(202)与采样MOS管(N2)的源极相连，接收采样信号(VDET)，且与驱动电路(204)相连，输出调节上拉信号(Reg_on)以及调节下拉信号(Reg_off)至驱动电路(204)；

所述关断比较器(203)的B端连接第二阈值(V2)，其A端与采样MOS管(N2)的源极相连，接收采样信号(VDET)，且关断比较器(203)与驱动电路(204)相连，输出关断信号(SR_off)到驱动电路(204)；

所述驱动电路(204)连接开启比较器(201)、调节控制电路(202)以及关断比较器(203)，分别接收开启比较器(201)输出的开启信号(SR_on)、调节控制电路(202)输出的调节上拉信号(Reg_on)以及调节下拉信号(Reg_off)、关断比较器(203)输出的关断信号(SR_off)，且连接开关MOS管(N1)的栅极和可过温保护的输出线损补偿电路(205)，输出驱动信号(GATE)至开关MOS管(N1)的栅极和可过温保护的输出线损补偿电路(205)；

所述可过温保护的输出线损补偿电路(205)连接开关MOS管(N1)的栅极和驱动电路(204)，接收驱动电路(204)输出的驱动信号(GATE)，且与输出补偿端口(COMP)相连；

所述调节控制电路(202)包含上下两子电路，其中，上子电路包括第一PMOS管(P1)、第二PMOS管(P2)、第一NPN管(Q1)、第二NPN管(Q2)、第三NPN管(Q3)、第四NPN管(Q4)、第一电阻(R1)、第二电阻(R2)、第一电流源(I1)和第二电流源(I2)，第一PMOS管(P1)的源极与供电端口(VCC)相连，其栅极连接自身的漏极、第二PMOS管(P2)的栅极和第一NPN管(Q1)的集电极；

第二PMOS管(P2)的源极与供电端口(VCC)相连，其栅极连接第一PMOS管(P1)的栅极、第一PMOS管(P1)的漏极和第一NPN管(Q1)的集电极，其漏极连接第四NPN管(Q4)的集电极和输出端Reg_off；

第一NPN管(Q1)的集电极连接第一PMOS管(P1)的栅极、第一PMOS管(P1)的漏极和第二PMOS管(P2)的栅极，其发射极连接参考地端口(GND)，其基极连接第二NPN管(Q2)的基极、第二NPN管(Q2)的集电极和第一电阻(R1)的一端；

第二NPN管(Q2)的基极连接自身的集电极、第一NPN管(Q1)的基极和第一电阻(R1)的一端，其发射极连接采样信号(VDET)；

第三NPN管(Q3)的基极连接第二电阻(R2)的一端和第二电流源(I2)，其集电极连接第二电阻(R2)的另一端、第四NPN管(Q4)的基极，其发射极连接参考地端口(GND)；

第四NPN管(Q4)的基极连接第三NPN管(Q3)的集电极、第二电阻(R2)的一端，其集电极连接第二PMOS管(P2)的漏极和输出端Reg_off，其发射极连接采样信号(VDET)；

第一电阻(R1)的一端连接第二NPN管(Q2)的基极、第二NPN管(Q2)的集电极和第一NPN管(Q1)的基极，第一电阻(R1)的另一端连接第一电流源(I1)；

第二电阻(R2)的一端连接第三NPN管(Q3)的集电极和第四NPN管(Q4)的基极，第二电阻(R2)的另一端连接第二电流源(I2)；

第一电流源(I1)连接第一电阻(R1)的一端；

第二电流源(I2)连接第二电阻(R2)的一端和第三NPN管(Q3)的基极；

下子电路包括第三PMOS管(P3)、第四PMOS管(P4)、第五NPN管(Q5)、第六NPN管(Q6)、第七NPN管(Q7)、第八NPN管(Q8)、第三电阻(R3)、第四电阻(R4)、第三电流源(I3)和第四电流源(I4)，第三PMOS管(P3)的源极与供电端口(VCC)相连，其栅极连接自身的漏极、第四PMOS管(P4)的栅极和第五NPN管(Q5)的集电极；

第四PMOS管(P4)的源极和供电端口(VCC)相连，其栅极连接第三PMOS管(P3)的栅极、第三PMOS管(P3)的漏极和第五NPN管(Q5)的集电极，其漏极连接第八NPN管(Q8)的集电极和输出端Reg_on；

第五NPN管(Q5)的集电极连接第三PMOS管(P3)的栅极、第三PMOS管(P3)的漏极和第四PMOS管(P4)的栅极，其发射极连接采样信号(VDET)，其基极连接第六NPN管(Q6)的集电极和第三电阻(R3)的一端；

第六NPN管(Q6)的基极连接第三电阻(R3)的一端和第三电流源(I3)，其发射极连接参考地端口(GND)，其集电极连接第三电阻(R3)的另一端和第五NPN管(Q5)的基极；

第七NPN管(Q7)的基极连接自身的集电极、第八NPN管(Q8)的基极和第四电阻(R4)的一端，其发射极连接采样信号(VDET)；

第八NPN管(Q8)的基极连接第七NPN管(Q7)的集电极、第七NPN管(Q7)的基极和第四电阻(R4)的一端，其集电极连接第四PMOS管(P4)的漏极和输出端Reg_on，其发射极连接参考地端口(GND)；

第三电阻(R3)的一端连接第六NPN管(Q6)的集电极和第五NPN管(Q5)的基极，第三电阻(R3)的另一端连接第六NPN管(Q6)的基极和第三电流源(I3)；

第四电阻(R4)的一端连接第七NPN管(Q7)的集电极、第七NPN管(Q7)的基极和第八NPN管(Q8)的基极，第四电阻(R4)的另一端连接第四电流源(I4)；

第三电流源(I3)连接第三电阻(R3)的一端和第六NPN管(Q6)的基极；

第四电流源(I4)连接第四电阻(R4)的一端。

2.根据权利要求1所述的一种同步整流转换器，其特征在于：所述开关MOS管(N1)与采样MOS管(N2)集成于同一硅片上，为共衬底结构。

3.根据权利要求1或2所述的一种同步整流转换器，其特征在于：采样MOS管(N2)检测开关MOS管(N1)源漏极间的电压信号，并输出采样信号(VDET)给控制电路；控制电路通过处理采样信号(VDET)，产生开启信号(SR_on)、调节上拉信号(Reg_on)、调节下拉信号(Reg_off)以及关断信号(SR_off)，调整接到开关MOS管(N1)栅极的驱动信号(GATE)的电位，控制同步整流转换器的开启与关断。

4.根据权利要求1所述的一种同步整流转换器，其特征在于：对于上子电路，当采样信号(VDET)电压大于设定的第三阈值V3时，输出端Reg_off为高电位，即满足如下关系：VDET+I1*R1>0

VDET>-I1*R1

输出端Reg_off为高电位；

其中，R1指第一电阻，I1指第一电流源，VDET指采样信号的电压值；将-I1*R1定义为第三阈值V3，且上子电路中的第一电阻(R1)和第二电阻(R2)为等阻值大小的电阻，第一电流源(I1)和第二电流源(I2)为电流源，其电流大小相同；

对于下子电路，当采样信号(VDET)电压小于设定的第四阈值V4时，输出端Reg_on为高电位，即满足如下关系：VDET+I4*R4<0

VDET<-I4*R4

输出端Reg_on为高电位；

其中，R4指第四电阻，I4指第四电流源，VDET指采样信号的电压值；将-I4*R4定义为第四阈值V4，且下子电路中的第三电阻(R3)和第四电阻(R4)为等阻值大小的电阻，第三电流源(I3)和第四电流源(I4)为电流源，其电流大小相同。

5.根据权利要求1所述的一种同步整流转换器，其特征在于：所述可过温保护的输出线损补偿电路(205)包括第五PMOS管(P5)、第六PMOS管(P6)、第七PMOS管(P7)、第八PMOS管(P8)、第九PMOS管(P9)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)、第九NMOS管(N9)、第九NPN管(Q9)、第一电压源(V1)、第五电流源(I5)、第六电流源(I6)、第七电流源(I7)以及第一逻辑非门(M1)；

第五PMOS管(P5)的源极与供电端口(VCC)相连，其栅极连接自身的漏极、第六PMOS管(P6)的栅极、第三NMOS管(N3)的漏极和第五NMOS管(N5)的漏极；

第六PMOS管(P6)的栅极连接第五PMOS管(P5)的栅极、第五PMOS管(P5)的漏极、第三NMOS管(N3)的漏极和第五NMOS管(N5)的漏极，其源极和供电端口(VCC)相连，其漏极连接第八NMOS管(N8)的漏极、第四NMOS管(N4)的栅极和第一逻辑非门(M1)的输入端；

第七PMOS管(P7)的栅极连接第九NPN管(Q9)的基极、第九NPN管(Q9)的集电极和第五电流源(I5)，其源极连接第六电流源(I6)，其漏极连接第六NMOS管(N6)的漏极、第六NMOS管(N6)的栅极、第五NMOS管(N5)的栅极和第三NMOS管(N3)的栅极；

第八PMOS管(P8)的栅极连接第一电压源(V1)，其源极连接第六电流源(I6)，其漏极连接第七NMOS管(N7)的漏极、第七NMOS管(N7)的栅极和第八NMOS管(N8)的栅极；

第九PMOS管(P9)的栅极连接第一逻辑非门(M1)的输出端，接收过温保护信号OTP，其源极连接第七电流源(I7)，其漏极连接第九NMOS管(N9)的漏极和输出补偿端口(COMP)；

第三NMOS管(N3)的栅极连接第五NMOS管(N5)的栅极、第六NMOS管(N6)的栅极、第六NMOS管(N6)的漏极和第七PMOS管(P7)的漏极，其漏极连接第五PMOS管(P5)的栅极、第五PMOS管(P5)的漏极、第六PMOS管(P6)的栅极和第五NMOS管(N5)的漏极，其源极与第四NMOS管(N4)的漏极相连；

第四NMOS管(N4)的栅极连接第六PMOS管(P6)的漏极、第八NMOS管(N8)的漏极和第一逻辑非门(M1)的输入端，其漏极连接第三NMOS管(N3)的源极，其源极与参考地端口(GND)相连；

第五NMOS管(N5)的栅极连接第三NMOS管(N3)的栅极、第六NMOS管(N6)的漏极、第六NMOS管(N6)的栅极和第七PMOS管(P7)的漏极，其漏极连接第五PMOS管(P5)的栅极、第五PMOS管(P5)的漏极、第六PMOS管(P6)的栅极和第三NMOS管(N3)的漏极，其源极与参考地端口(GND)相连；

第六NMOS管(N6)的栅极连接自身的漏极、第五NMOS管(N5)的栅极、第三NMOS管(N3)的栅极和第七PMOS管(P7)的漏极，其源极与参考地端口(GND)相连；

第七NMOS管(N7)的栅极连接自身的漏极、第八NMOS管(N8)的栅极和第八PMOS管(P8)的漏极，其源极与参考地端口(GND)相连；

第八NMOS管(N8)的栅极连接第七NMOS管(N7)的栅极、第七NMOS管(N7)的漏极和第八PMOS管(P8)的漏极，其漏极连接第六PMOS管(P6)的漏极、第四NMOS管(N4)的栅极和第一逻辑非门(M1)的输入端，其源极与参考地端口(GND)相连；

第九NMOS管(N9)的栅极与驱动信号(GATE)相连，其漏极连接输出补偿端口(COMP)和第九PMOS管(P9)的漏极，其源极与参考地端口(GND)相连；

第九NPN管(Q9)的基极连接自身的集电极、第五电流源(I5)和第七PMOS管(P7)的栅极，其发射极与参考地端口(GND)相连；

第一电压源(V1)连接第八PMOS管(P8)的栅极；

第五电流源(I5)连接第九NPN管(Q9)的基极、第九NPN管(Q9)的集电极和第七PMOS管(P7)的栅极；

第六电流源(I6)连接第七PMOS管(P7)的源极和第八PMOS管(P8)的源极；

第七电流源(I7)连接第九PMOS管(P9)的源极；

第一逻辑非门(M1)的输入端连接第六PMOS管(P6)的漏极、第四NMOS管(N4)的栅极、第八NMOS管(N8)的漏极，其输出端连接第九PMOS管(P9)的栅极，传输过温保护信号OTP到第九PMOS管(P9)的栅极。

6.根据权利要求5所述的一种同步整流转换器，其特征在于：驱动信号(GATE)为高时，第九NMOS管(N9)导通，有一电流Icomp从输出补偿端口(COMP)流入，利用电流实现输出线损补偿；

第七PMOS管(P7)的栅极连接第九NPN管(Q9)的基极和集电极，第八PMOS管(P8)的栅极连接第一电压源(V1)，第九NPN管(Q9)的基极和发射极间的结压降VBE为负温度系数，当芯片的工作环境温度过高时，此时：VBE

则过温保护信号OTP为低；

其中，VBE指第九NPN管(Q9)的基极和发射极间的结压降，V1指第一电压源；

当过温保护信号OTP为低，第九PMOS管(P9)导通，一电流Icomp从输出补偿端口(COMP)流出，利用电流实现过温保护。

说明书

一种同步整流转换器

技术领域

[0001] 本发明涉及一种同步整流转换器，属于开关电源技术领域。

背景技术

[0002] 目前，反激式开关电源系统由于具有电路简单、输入输出电压隔离、成本低、体积小等优点而得到广泛的应用，但是当输出电压较低、输出电流较大时，传统反激式开关电源系统中的次级整流二极管导通损耗和反向恢复损耗大，效率较低。为了减少整流二极管的损耗，采用导通阻值极低的开关MOS管来取代二极管作为整流器，这种同步整流技术能够很好地提高整个电源系统的转换效率。

[0003] 如图1，同步整流转换器100的电路框图，控制电路中采用一个高耐压MOS管N2作为采样MOS管，采样MOS管N2检测开关MOS管N1的漏源电压，从而获得电压采样信号VDET用于开启比较器101和关断比较器102判断。开启比较器101将采样信号VDET与第一阈值V1比较产生开启信号SR_on；关断比较器102将采样信号VDET与第二阈值V2比较产生关断信号SR_off。驱动电路103接收开启信号SR_on和关断信号SR_off，产生驱动信号GATE控制开关MOS管N1的导通与关闭。

[0004] 但是，同步整流转换器存在诸多问题：第一，采样MOS管与开关MOS管分开的结构，难以确保采样MOS管对开关MOS管漏源极之间电压变化的精确检测，继而无法实现对同步整流转换器更为精准的控制；第二，当同步整流转换器工作在连续导通模式，关断比较器难以迅速地将驱动信号GATE的电位从高点拉低，初次级之间存在直通情况，导致次级负电流变大，过大的次级负电流会造成系统的损坏。第三，当同步整流转换器所在电源系统工作于重载时，较大的输出电流会在输出线上造成一定的电压损失，可能会使提供至负载端的电压超出规格，且次级不具备过温保护功能，不能在工作环境温度过高时及时保护电源系统。

发明内容

[0005] 本发明的目的是克服现有技术存在的不足，提供一种同步整流转换器。

[0006] 本发明的目的通过以下技术方案来实现：

[0007] 一种同步整流转换器，包含功率电路和控制电路，特点是：

[0008] 所述功率电路包括开关MOS管和采样MOS管，所述控制电路包括开启比较器、调节控制电路、关断比较器、驱动电路以及可过温保护的输出线损补偿电路；

[0009] 所述开关MOS管和采样MOS管的漏极与高压端口相连；

[0010] 所述开关MOS管的栅极与驱动电路相连，接收其输出的驱动信号，开关MOS管的源极与参考地端口相连；

[0011] 所述采样MOS管的栅极与供电端口相连，采样MOS管的源极连接开启比较器、调节控制电路以及关断比较器，向其输出采样信号；

[0012] 所述开启比较器的A端连接第一阈值，其B端与采样MOS管的源极相连，接收采样信号，且开启比较器与驱动电路相连，输出开启信号至驱动电路；

[0013] 所述调节控制器与采样MOS管的源极相连，接收采样信号，且与驱动电路相连，输出调节上拉信号以及调节下拉信号至驱动电路；

[0014] 所述关断比较器的B端连接第二阈值，其A端与采样MOS管的源极相连，接收采样信号，且关断比较器与驱动电路相连，输出关断信号到驱动电路；

[0015] 所述驱动电路连接开启比较器、调节控制电路以及关断比较器，分别接收开启比较器输出的开启信号、调节控制电路输出的调节上拉信号以及调节下拉信号、关断比较器输出的关断信号，且连接开关MOS管的栅极和可过温保护的输出线损补偿电路，输出驱动信号至开关MOS管的栅极和可过温保护的输出线损补偿电路；

[0016] 所述可过温保护的输出线损补偿电路连接开关MOS管的栅极和驱动电路，接收驱动电路输出的驱动信号，且与补偿端口相连。

[0017] 进一步地，上述的一种同步整流转换器，其中，所述开关MOS管与采样MOS管集成于同一硅片上，为共衬底结构。

[0018] 进一步地，上述的一种同步整流转换器，其中，采样MOS管检测开关MOS管源漏极间的电压信号，并输出采样信号给控制电路；控制电路通过处理采样信号，产生开启信号、调节上拉信号、调节下拉信号以及关断信号，调整接到开关MOS管栅极的驱动信号的电位，控制同步整流器转换器的开启与关断。

[0019] 进一步地，上述的一种同步整流转换器，其中，所述调节控制电路包含上下两子电路，其中，上子电路包括第一PMOS管、第二PMOS管、第一NPN管、第二NPN管、第三NPN管、第四NPN管、第一电阻、第二电阻、第一电流源和第二电流源，第一PMOS管的源极与供电端口相连，其栅极连接自身的漏极、第二PMOS管的栅极和第一NPN管的集电极；

[0020] 第二PMOS管的源极与供电端口相连，其栅极连接第一PMOS管的栅极、第一PMOS管的漏极和第一NPN管的集电极，其漏极连接第四NPN管的集电极和输出端Reg_off；

[0021] 第一NPN管的集电极连接第一PMOS管的栅极、第一PMOS管的漏极和第二PMOS管的栅极，其发射极连接参考地端口，其基极连接第二NPN管的基极、第二NPN管的集电极和第一电阻的一端；

[0022] 第二NPN管的基极连接自身的集电极、第一NPN管的基极和第一电阻的一端，其发射极连接输入端VDET；

[0023] 第三NPN管的基极连接第二电阻的一端和第二电流源，其集电极连接第二电阻的另一端、第四NPN管的基极，其发射极连接参考地端口；

[0024] 第四NPN管的基极连接第三NPN管的集电极、第二电阻的一端，其集电极连接第二PMOS管的漏极和输出端Reg_off，其发射极连接输入端VDET；

[0025] 第一电阻的一端连接第二NPN管的基极、第二NPN管的集电极和第一NPN管的基极，第一电阻的另一端连接第一电流源；

[0026] 第二电阻的一端连接第三NPN管的集电极和第四NPN管的基极，第二电阻的另一端连接第二电流源；

[0027] 第一电流源连接第一电阻的一端；

[0028] 第二电流源连接第二电阻的一端和第三NPN管的基极；

[0029] 下子电路包括第三PMOS管、第四PMOS管、第五NPN管、第六NPN管、第七NPN管、第八NPN管、第三电阻、第四电阻、第三电流源和第四电流源，第三PMOS管的源极与供电端口相连，其栅极连接自身的漏极、第四PMOS管的栅极和第五NPN管的集电极；

[0030] 第四PMOS管的源极和供电端口相连，其栅极连接第三PMOS管的栅极、第三PMOS管的漏极和第五NPN管的集电极，其漏极连接第八NPN管的集电极和输出端Reg_on；

[0031] 第五NPN管的集电极连接第三PMOS管的栅极、第三PMOS管的漏极和第四PMOS管的栅极，其发射极连接输入端VDET，其基极连接第六NPN管的集电极和第三电阻的一端；

[0032] 第六NPN管的基极连接第三电阻的一端和第三电流源，其发射极连接参考地端口，其集电极连接第三电阻的另一端和第五NPN管的基极；

[0033] 第七NPN管的基极连接自身的集电极、第八NPN管的基极和第四电阻的一端，其发射极连接输入端VDET；

[0034] 第八NPN管的基极连接第七NPN管的集电极、第七NPN管的基极和第四电阻的一端，其集电极连接第四PMOS管的漏极和输出端Reg_on，其发射极连接参考地端口；

[0035] 第三电阻的一端连接第六NPN管的集电极和第五NPN管的基极，第三电阻的另一端连接第六NPN管的基极和第三电流源；

[0036] 第四电阻的一端连接第七NPN管的集电极、第七NPN管的基极和第八NPN管的基极，第四电阻的另一端连接第四电流源；

[0037] 第三电流源连接第三电阻的一端和第六NPN管的基极；

[0038] 第四电流源连接第四电阻的一端。

[0039] 进一步地，上述的一种同步整流转换器，其中，对上子电路，当输入端VDET电压大于设定的第三阈值V3时，输出端Reg_off为高电位，即满足如下关系：

[0040] VDET+I1*R1>0

[0041] VDET>-I1*R1

[0042] 输出端Reg_off为高电位。

[0043] 其中，R1指第一电阻，I1指第一电流源，VDET指输入端输入的采样信号；将-I1*R1定义为第三阈值V3，且上子电路中的第一电阻和第二电阻为等阻值大小的电阻，第一电流源和第二电流源为等相同电流大小的电流源；

[0044] 对于下子电路，当输入端VDET电压小于设定的第四阈值V4时，输出端Reg_on为高电位，即满足如下关系：

[0045] VDET+I4*R4<0

[0046] VDET<-I4*R4

[0047] 输出端Reg_on为高电位；

[0048] 其中，R4指第四电阻，I4指第四电流源，VDET指输入端输入的采样信号；将-I4*R4定义为第四阈值V4，且下子电路中的第三电阻和第四电阻为等阻值大小的电阻，第三电流源和第四电流源为等相同电流大小的电流源。

[0049] 进一步地，上述的一种同步整流转换器，其中，所述可过温保护的输出线损补偿电路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第九NPN管、第一电压源、第五电流源、第六电流源、第七电流源以及第一逻辑非门；

[0050] 第五PMOS管的源极与供电端口相连，其栅极连接自身的漏极、第六PMOS管的栅极、第三NMOS管的漏极和第五NMOS管的漏极；

[0051] 第六PMOS管的栅极连接第五PMOS管的栅极、第五PMOS管的漏极、第三NMOS管的漏极和第五NMOS管的漏极，其源极和供电端口相连，其漏极连接第八NMOS管的漏极、第四NMOS管的栅极和第一逻辑非门的输入端；

[0052] 第七PMOS管的栅极连接第九NPN管的基极、第九NPN管的集电极和第五电流源，其源极连接第六电流源，其漏极连接第六NMOS管的漏极、第六NMOS管的栅极、第五NMOS管的栅极和第三NMOS管的栅极；

[0053] 第八PMOS管的栅极连接第一电压源，其源极连接第六电流源，其漏极连接第七NMOS管的漏极、第七NMOS管的栅极和第八NMOS管的栅极；

[0054] 第九PMOS管的栅极连接第一逻辑非门的输出端，接收过温保护信号OTP，其源极连接第七电流源，其漏极连接第九NMOS管的漏极和输出补偿端口；

[0055] 第三NMOS管的栅极连接第五NMOS管的栅极、第六NMOS管的栅极、第六NMOS管的漏极和第七PMOS管的漏极，其漏极连接第五PMOS管的栅极、第五PMOS管的漏极、第六PMOS管的栅极和第五NMOS管的漏极，其源极与第四NMOS管的漏极相连；

[0056] 第四NMOS管的栅极连接第六PMOS管的漏极、第八NMOS管的漏极和第一逻辑非门的输入端，其漏极连接第三NMOS管的源极，其源极与参考地端口相连；

[0057] 第五NMOS管的栅极连接第三NMOS管的栅极、第六NMOS管的漏极、第六NMOS管的栅极和第七PMOS管的漏极，其漏极连接第五PMOS管的栅极、第五PMOS管的漏极、第六PMOS管的栅极和第三NMOS管的漏极，其源极与参考地端口相连；

[0058] 第六NMOS管的栅极连接自身的漏极、第五NMOS管的栅极、第三NMOS管的栅极和第七PMOS管的漏极，其源极与参考地端口相连；

[0059] 第七NMOS管的栅极连接自身的漏极、第八NMOS管的栅极和第八PMOS管的漏极，其源极与参考地端口相连；

[0060] 第八NMOS管的栅极连接第七NMOS管的栅极、第七NMOS管的漏极和第八PMOS管的漏极，其漏极连接第六PMOS管的漏极、第四NMOS管的栅极和第一逻辑非门的输入端，其源极与参考地端口相连；

[0061] 第九NMOS管的栅极与输入端GATE相连，其漏极连接输出补偿端口和第九PMOS管的漏极，其源极与参考地端口相连；

[0062] 第九NPN管的基极连接自身的集电极、第五电流源和第七PMOS管的栅极，其发射极与参考地端口相连；

[0063] 第一电压源连接第八PMOS管的栅极；

[0064] 第五电流源连接第九NPN管的基极、第九NPN管的集电极和第七PMOS管的栅极；

[0065] 第六电流源连接第七PMOS管的源极和第八PMOS管的源极；

[0066] 第七电流源连接第九PMOS管的源极；

[0067] 第一逻辑非门的输入端连接第六PMOS管的漏极、第四NMOS管的栅极、第八NMOS管的漏极，其输出端连接第九PMOS管的栅极，传输过温保护信号OTP到第九PMOS管的栅极。

[0068] 进一步地，上述的一种同步整流转换器，其中，输入驱动信号GATE为高时，第九NMOS管导通，有一电流Icomp从补偿端口流入，利用电流实现输出线损补偿；

[0069] 第七PMOS管的栅极连接第九NPN管的基极和集电极，第八PMOS管的栅极连接第一电压源，第九NPN管的基极和发射极间的结压降VBE为负温度系数，当芯片的工作环境温度过高时，此时：

[0070] VBE

[0071] 则过温保护信号OTP为低；

[0072] 其中，VBE指第九NPN管的基极和发射极间的结压降，V1指第一电压源；

[0073] 当过温保护信号OTP为低，第九PMOS管导通，一电流Icomp从补偿端口流出，利用电流实现过温保护。

[0074] 本发明与现有技术相比具有显著的优点和有益效果，具体体现在以下方面：

[0075] ①同步整流转换器功率电路中的开关MOS管和采样MOS管集成在同一硅片上，为共衬底结构；控制电路输出驱动信号GATE至功率电路，并接收功率电路输出的采样信号VDET；采样MOS管能精准地采样到开关MOS管源漏极间的电压信号VDET；

[0076] ②同步整流转换器的调节控制电路根据精确电压采样信号在设定的调节点提前调整驱动信号GATE电位，可加快开关MOS管的关断速度，应用同步整流转换器的电源系统的可靠性得到显著提高；同时调节控制电路的双向控制可以精细地调整GATE电位，使得开关MOS管源漏极间的电压被稳定在一个很小的区间内，更好地配合前级芯片的工作。

[0077] ③同步整流转换器增加补偿COMP端口，可过温保护的输出线补偿电路利用COMP端口可实现输出线损补偿功能，改善不同负载下输出线损差异对输出电压带来的一致性的影响；同时输出线补偿电路带有过温保护功能，当检测到工作环境温度过高时，利用COMP端口可实现过温保护，及时保护电源系统。

[0078] 本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明具体实施方式了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

[0079] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

[0080] 图1：背景技术同步整流转换器的电路框图；

[0081] 图2：本发明同步整流转换器的电路框图；

[0082] 图3：本发明的调节控制电路的结构示意图；

[0083] 图4：本发明的同步整流转换器的工作波形图；

[0084] 图5：本发明的可过温保护的输出线损补偿电路的结构示意图；

[0085] 图6：本发明的同步整流转换器实现输出线损补偿及过温保护功能的工作波形图。

具体实施方式

[0086] 下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0087] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，方位术语和次序术语等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0088] 如图2所示，一种同步整流转换器，包含功率电路和控制电路，

[0089] 功率电路包括开关MOS管N1和采样MOS管N2，控制电路包括开启比较器201、调节控制电路202、关断比较器203、驱动电路204以及可过温保护的输出线损补偿电路205；

[0090] 开关MOS管N1和采样MOS管N2的漏极与高压端口SW相连；

[0091] 开关MOS管N1的栅极与驱动电路204相连，接收其输出的驱动信号GATE，开关MOS管N1的源极与参考地端口GND相连；

[0092] 采样MOS管N2的栅极与供电端口VCC相连，采样MOS管N2的源极连接开启比较器201、调节控制电路202以及关断比较器203，向其输出采样信号VDET；

[0093] 开启比较器201的A端连接第一阈值V1，其B端与采样MOS管N2的源极相连，接收采样信号VDET，且开启比较器201与驱动电路204相连，输出开启信号SR_on至驱动电路204；

[0094] 调节控制器202与采样MOS管N2的源极相连，接收采样信号VDET，且与驱动电路204相连，输出调节上拉信号Reg_on以及调节下拉信号Reg_off至驱动电路204；

[0095] 关断比较器203的B端连接第二阈值V2，其A端与采样MOS管N2的源极相连，接收采样信号VDET，且关断比较器203与驱动电路204相连，输出关断信号SR_off到驱动电路204；

[0096] 驱动电路204连接开启比较器201、调节控制电路202以及关断比较器203，分别接收开启比较器201输出的开启信号SR_on、调节控制电路202输出的调节上拉信号Reg_on以及调节下拉信号Reg_off、关断比较器203输出的关断信号SR_off，且连接开关MOS管N1的栅极和可过温保护的输出线损补偿电路205，输出驱动信号GATE至开关MOS管N1的栅极和可过温保护的输出线损补偿电路205；

[0097] 可过温保护的输出线损补偿电路205连接开关MOS管N1的栅极和驱动电路204，接收驱动电路204输出的驱动信号GATE，且与补偿端口COMP相连。

[0098] 开关MOS管N1与采样MOS管N2集成于同一硅片上，为共衬底结构。

[0099] 采样MOS管N2检测开关MOS管N1源漏极间的电压信号，并输出采样信号VDET给控制电路；控制电路通过处理采样信号VDET，产生开启信号SR_on、调节上拉信号Reg_on、调节下拉信号Reg_off以及关断信号SR_off，调整接到开关MOS管N1栅极的驱动信号GATE的电位，控制同步整流器转换器的开启与关断。

[0100] 如图3所示，调节控制电路202包含上下两子电路，其中，上子电路包括第一PMOS管P1、第二PMOS管P2、第一NPN管Q1、第二NPN管Q2、第三NPN管Q3、第四NPN管Q4、第一电阻R1、第二电阻R2、第一电流源I1和第二电流源I2，第一PMOS管P1的源极与供电端口VCC相连，其栅极连接自身的漏极、第二PMOS管P2的栅极和第一NPN管Q1的集电极；

[0101] 第二PMOS管P2的源极与供电端口VCC相连，其栅极连接第一PMOS管P1的栅极、第一PMOS管P1的漏极和第一NPN管Q1的集电极，其漏极连接第四NPN管Q4的集电极和输出端Reg_off；

[0102] 第一NPN管Q1的集电极连接第一PMOS管P1的栅极、第一PMOS管P1的漏极和第二PMOS管P2的栅极，其发射极连接参考地端口GND，其基极连接第二NPN管Q2的基极、第二NPN管Q2的集电极和第一电阻R1的一端；

[0103] 第二NPN管Q2的基极连接自身的集电极、第一NPN管Q1的基极和第一电阻R1的一端，其发射极连接输入端VDET；

[0104] 第三NPN管Q3的基极连接第二电阻R2的一端和第二电流源I2，其集电极连接第二电阻R2的另一端、第四NPN管Q4的基极，其发射极连接参考地端口GND；

[0105] 第四NPN管Q4的基极连接第三NPN管Q3的集电极、第二电阻R2的一端，其集电极连接第二PMOS管P2的漏极和输出端Reg_off，其发射极连接输入端VDET；

[0106] 第一电阻R1的一端连接第二NPN管Q2的基极、第二NPN管Q2的集电极和第一NPN管Q1的基极，第一电阻R1的另一端连接第一电流源I1；

[0107] 第二电阻R2的一端连接第三NPN管Q3的集电极和第四NPN管Q4的基极，第二电阻R2的另一端连接第二电流源I2；

[0108] 第一电流源I1连接第一电阻R1的一端；

[0109] 第二电流源I2连接第二电阻R2的一端和第三NPN管Q3的基极；

[0110] 下子电路包括第三PMOS管P3、第四PMOS管P4、第五NPN管Q5、第六NPN管Q6、第七NPN管Q7、第八NPN管Q8、第三电阻R3、第四电阻R4、第三电流源I3和第四电流源I4，第三PMOS管P3的源极与供电端口VCC相连，其栅极连接自身的漏极、第四PMOS管P4的栅极和第五NPN管Q5的集电极；

[0111] 第四PMOS管P4的源极和供电端口VCC相连，其栅极连接第三PMOS管P3的栅极、第三PMOS管P3的漏极和第五NPN管Q5的集电极，其漏极连接第八NPN管Q8的集电极和输出端Reg_on；

[0112] 第五NPN管Q5的集电极连接第三PMOS管P3的栅极、第三PMOS管P3的漏极和第四PMOS管P4的栅极，其发射极连接输入端VDET，其基极连接第六NPN管Q6的集电极和第三电阻R3的一端；

[0113] 第六NPN管Q6的基极连接第三电阻R3的一端和第三电流源I3，其发射极连接参考地端口GND，其集电极连接第三电阻R3的另一端和第五NPN管Q5的基极；

[0114] 第七NPN管Q7的基极连接自身的集电极、第八NPN管Q8的基极和第四电阻R4的一端，其发射极连接输入端VDET；

[0115] 第八NPN管Q8的基极连接第七NPN管Q7的集电极、第七NPN管Q7的基极和第四电阻R4的一端，其集电极连接第四PMOS管P4的漏极和输出端Reg_on，其发射极连接参考地端口GND；

[0116] 第三电阻R3的一端连接第六NPN管Q6的集电极和第五NPN管Q5的基极，第三电阻R3的另一端连接第六NPN管Q6的基极和第三电流源I3；

[0117] 第四电阻R4的一端连接第七NPN管Q7的集电极、第七NPN管Q7的基极和第八NPN管Q8的基极，第四电阻R4的另一端连接第四电流源I4；

[0118] 第三电流源I3连接第三电阻R3的一端和第六NPN管Q6的基极；

[0119] 第四电流源I4连接第四电阻R4的一端。

[0120] 对于上子电路，当输入端VDET电压大于设定的第三阈值V3时，输出端Reg_off为高电位，即满足如下关系：

[0121] VDET+I1*R1>0

[0122] VDET>-I1*R1

[0123] 输出端Reg_off为高电位。

[0124] 其中，R1指第一电阻，I1指第一电流源，VDET指输入端输入的采样信号；将-I1*R1定义为第三阈值V3，且上子电路中的第一电阻R1和第二电阻R2为等阻值大小的电阻，第一电流源I1和第二电流源I2为等相同电流大小的电流源；

[0125] 对于下子电路，当输入端VDET电压小于设定的第四阈值V4时，输出端Reg_on为高电位，即满足如下关系：

[0126] VDET+I4*R4<0

[0127] VDET<-I4*R4

[0128] 输出端Reg_on为高电位；

[0129] 其中，R4指第四电阻，I4指第四电流源，VDET指输入端输入的采样信号；将-I4*R4定义为第四阈值V4，且下子电路中的第三电阻R3和第四电阻R4为等阻值大小的电阻，第三电流源I3和第四电流源I4为等相同电流大小的电流源。

[0130] 如图4所示，本发明同步整流转换器的工作波形图，具体工作机制如下：

[0131] 采样MOS管N2精准地采样到开关MOS管N1源漏极间的电压信号VDET，并传输到开启比较器201、调节控制电路202和关断比较器203。

[0132] 对应t0时刻，当采样信号VDET的电压下降至小于第一阈值V1，开启比较器201输出的开启信号SR_on为高，此时驱动电路204快速拉高接到开关MOS管N1栅极的驱动信号GATE。

[0133] 对应t0～t1时期，开关MOS管N1导通后，次级电流Ids经开关MOS管N1流过，此时采样信号VDET的电压开始上升。

[0134] 对应t1时刻，当采样信号VDET的电压上升至大于第三阈值V3，调节控制电路202输出的调节下拉信号Reg_off为高，此时驱动电路204拉低接到开关MOS管N1栅极的驱动信号GATE。

[0135] 对应t1～t2时期，当开关MOS管N1的驱动信号GATE被拉低后，采样信号VDET的电压缓慢下降，当采样信号VDET的电压下降至小于第四阈值V4，调节控制电路202输出的调节上拉信号Reg_on为高，此时驱动电路204拉高接到开关MOS管N1栅极的驱动信号GATE，采样信号VDET的电压又缓慢下降。在该时期，驱动信号GATE被重复地拉低和拉高，采样信号VDET的电压被维持在第三阈值V3和第四阈值V4之间。调节控制电路产生的双向控制信号：调节上拉信号Reg_on和调节下拉信号Reg_off，可精细地调整GATE电位，使得开关MOS管源漏极间的电压被稳定在一个很小的区间内，更好地配合前级芯片的工作。

[0136] 对应t2时刻，如果同步整流转换器工作于连续导通模式，此时流过开关MOS管N1的次级电流Ids下降斜率突变，采样信号VDET的电压也突变上升，当采样信号VDET的电压上升至大于第二阈值V2时，关断比较器203输出的关断信号SR_off为高，此时驱动电路204快速拉低接到开关MOS管N1栅极的驱动信号GATE。由于驱动信号GATE经过t1～t2时期的调整，此时驱动信号GATE的电位较低，驱动电路204接收到为高的关断信号SR_off后可以迅速地拉低驱动信号GATE，此时次级电流Ids未反向或反向电流很小，提高了系统工作的可靠性。

[0137] 如图5所示，可过温保护的输出线损补偿电路205包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第九NPN管Q9、第一电压源V1、第五电流源I5、第六电流源I6、第七电流源I7以及第一逻辑非门M1；

[0138] 第五PMOS管P5的源极与供电端口VCC相连，其栅极连接自身的漏极、第六PMOS管P6的栅极、第三NMOS管N3的漏极和第五NMOS管N5的漏极；

[0139] 第六PMOS管P6的栅极连接第五PMOS管P5的栅极、第五PMOS管P5的漏极、第三NMOS管N3的漏极和第五NMOS管N5的漏极，其源极和供电端口VCC相连，其漏极连接第八NMOS管N8的漏极、第四NMOS管N4的栅极和第一逻辑非门M1的输入端；

[0140] 第七PMOS管P7的栅极连接第九NPN管Q9的基极、第九NPN管Q9的集电极和第五电流源I5，其源极连接第六电流源I6，其漏极连接第六NMOS管N6的漏极、第六NMOS管N6的栅极、第五NMOS管N5的栅极和第三NMOS管N3的栅极；

[0141] 第八PMOS管P8的栅极连接第一电压源V1，其源极连接第六电流源I6，其漏极连接第七NMOS管N7的漏极、第七NMOS管N7的栅极和第八NMOS管N8的栅极；

[0142] 第九PMOS管P9的栅极连接第一逻辑非门M1的输出端，接收过温保护信号OTP，其源极连接第七电流源I7，其漏极连接第九NMOS管N9的漏极和输出补偿端口COMP；

[0143] 第三NMOS管N3的栅极连接第五NMOS管N5的栅极、第六NMOS管N6的栅极、第六NMOS管N6的漏极和第七PMOS管P7的漏极，其漏极连接第五PMOS管P5的栅极、第五PMOS管P5的漏极、第六PMOS管P6的栅极和第五NMOS管N5的漏极，其源极与第四NMOS管N4的漏极相连；

[0144] 第四NMOS管N4的栅极连接第六PMOS管P6的漏极、第八NMOS管N8的漏极和第一逻辑非门M1的输入端，其漏极连接第三NMOS管N3的源极，其源极与参考地端口GND相连；

[0145] 第五NMOS管N5的栅极连接第三NMOS管N3的栅极、第六NMOS管N6的漏极、第六NMOS管N6的栅极和第七PMOS管P7的漏极，其漏极连接第五PMOS管P5的栅极、第五PMOS管P5的漏极、第六PMOS管P6的栅极和第三NMOS管N3的漏极，其源极与参考地端口GND相连；

[0146] 第六NMOS管N6的栅极连接自身的漏极、第五NMOS管N5的栅极、第三NMOS管N3的栅极和第七PMOS管P7的漏极，其源极与参考地端口GND相连；

[0147] 第七NMOS管N7的栅极连接自身的漏极、第八NMOS管N8的栅极和第八PMOS管P8的漏极，其源极与参考地端口GND相连；

[0148] 第八NMOS管N8的栅极连接第七NMOS管N7的栅极、第七NMOS管N7的漏极和第八PMOS管P8的漏极，其漏极连接第六PMOS管P6的漏极、第四NMOS管N4的栅极和第一逻辑非门M1的输入端，其源极与参考地端口GND相连；

[0149] 第九NMOS管N9的栅极与输入端GATE相连，其漏极连接输出补偿端口COMP和第九PMOS管P9的漏极，其源极与参考地端口GND相连；

[0150] 第九NPN管Q9的基极连接自身的集电极、第五电流源I5和第七PMOS管P7的栅极，其发射极与参考地端口GND相连；

[0151] 第一电压源V1连接第八PMOS管P8的栅极；

[0152] 第五电流源I5)连接第九NPN管Q9的基极、第九NPN管Q9的集电极和第七PMOS管P7的栅极；

[0153] 第六电流源I6连接第七PMOS管P7的源极和第八PMOS管P8的源极；

[0154] 第七电流源I7连接第九PMOS管P9的源极；

[0155] 第一逻辑非门M1的输入端连接第六PMOS管P6的漏极、第四NMOS管N4的栅极、第八NMOS管N8的漏极，其输出端连接第九PMOS管P9的栅极，传输过温保护信号OTP到第九PMOS管P9的栅极。

[0156] 当输入驱动信号GATE为高时，第九NMOS管N9导通，有一电流Icomp从补偿端口COMP流入，利用电流实现输出线损补偿；

[0157] 第七PMOS管P7的栅极连接第九NPN管Q9的基极和集电极，第八PMOS管P8的栅极连接第一电压源V1，第九NPN管Q9的基极和发射极间的结压降VBE为负温度系数，当芯片的工作环境温度过高时，此时：

[0158] VBE

[0159] 则过温保护信号OTP为低；

[0160] 其中，VBE指第九NPN管Q9的基极和发射极间的结压降，V1指第一电压源；

[0161] 当过温保护信号OTP为低，第九PMOS管P9导通，一电流Icomp从补偿端口COMP流出，利用电流实现过温保护。

[0162] 如图6所示，本发明同步整流转换器实现输出线损补偿及过温保护功能实现的工作波形图，具体工作机制如下：

[0163] 可过温保护的输出线损补偿电路205，其接收驱动电路204输入的驱动信号GATE，GATE开启和关断持续时间的不同，可以反映此时负载的轻重，此时在补偿COMP端口会相应的电流Icomp流入，该电流为平均电流。

[0164] 对应t0～t1时期，根据GATE的开启和关断持续时间，判断此时负载较轻，此时补偿COMP端口流入电流Icomp1，输出端电压Vout(实线)微调到Vo1，则线端的电压基本稳定在电压Vo附近(虚线)。

[0165] 对应t1～t2时期，根据GATE的开启和关断持续时间，判断此时负载相对于t0～t1时期加重，此时补偿COMP端口流入电流Icomp2，输出端电压Vout(实线)微调到Vo2，则线端的电压基本稳定在电压Vo附近(虚线)。

[0166] 对应t2～t3时期，根据GATE的开启和关断持续时间，判断此时负载相对于t1～t2时期又进一步加重，此时补偿COMP端口流入电流Icomp3，输出端电压Vout(实线)微调到Vo3，则线端的电压基本稳定在电压Vo附近(虚线)。

[0167] 对应t3时刻，可过温保护的输出线损补偿电路205检测到芯片的工作温度过高，此时补偿COMP端口流出电流Icomp4，输出端电压Vout(实线)下调到Vo4，电源系统的输出功率减小，温度下降，继而实现过温保护。

[0168] 综上所述，本发明的控制电路输出驱动信号GATE至功率电路，并接收功率电路输出的采样信号VDET；同步整流转换器的采样MOS管能精准地采样到开关MOS管源漏极间的电压信号VDET，调节控制电路根据设定的调节点产生调整信号，提前调整驱动信号GATE电位，开关MOS管的关断速度显著加快，应用同步整流转换器的电源系统的可靠性得到显著提高；调节控制电路的双向控制可以精细地调整GATE电位，使得开关MOS管源漏极间的电压被稳定在一个很小的区间内，更好地配合前级芯片的工作；同时，本发明同步整流转换器增加补偿端口COMP，可实现带有过温保护的输出线损补偿功能。

[0169] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

[0170] 上述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求所述的保护范围为准。

[0171] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。