一种伪随机信号动态配置系统及方法

摘要

本发明实施例提供了一种伪随机信号动态配置系统及方法，系统包括：MCU模块和CPLD模块；MCU模块通过数据交互总线与CPLD模块连接；MCU模块用于在接收到CPLD模块发送的信号数据加载请求后，将预存的或动态配置的伪随机信号序列字节码流发送给CPLD模块；CPLD模块用于将接收的序列字节码流进行数据处理后，同步输出目标伪随机信号。本发明实施例提供的一种伪随机信号动态配置系统及方法，通过预先在MCU模块中预存或动态配置伪随机信号序列字节流，再通过CPLD模块进行数据处理后，同步输出伪随机信号波形。应用本发明实施例提供的系统和方法可以快速的根据需求配置信号波形，并且对于大而长和较复杂的组合波形序列均能以较少的存储空间动态进行配置。

权利要求

1.一种伪随机信号动态配置系统，其特征在于，包括：微控制处理器MCU模块和可编程逻辑器件CPLD模块；

其中，所述MCU模块通过数据交互总线与所述CPLD模块连接；

所述MCU模块用于在接收到所述CPLD模块发送的信号数据加载请求后，将预存的或动态配置的伪随机信号序列字节码流发送给所述CPLD模块；

所述CPLD模块用于将接收的所述序列字节码流进行数据处理后，同步输出目标伪随机信号；

所述动态配置结果包括：

伪随机信号序列字节码流、死区配置信息和驱动配置信息；

其中，所述伪随机信号序列字节码流通过动态配置的方式装载到MCU模块；

所述死区配置信息用于产生相应的死区时序，以供所述CPLD模块同步输出所述目标伪随机信号；

所述驱动配置信息用于配置CPLD产生基础驱动源，以供所述CPLD模块同步输出所述目标伪随机信号。

2.根据权利要求1所述的伪随机信号动态配置系统，其特征在于，所述CPLD模块发送的信号数据加载请求为按照预设时间间隔周期性发送的。

3.根据权利要求1所述的伪随机信号动态配置系统，其特征在于，所述MCU模块包括：波形数据存储单元和中断服务单元；

所述波形数据存储单元用于存储预先预设的多种伪随机信号序列字节码流或存储动态配置的伪随机信号序列字节码流；

所述中断服务单元用于在接收到所述CPLD模块发送的信号数据加载请求后，启动中断响应程序，加载所述波形数据存储单元中相应的伪随机信号序列字节码流，并将所述伪随机信号序列字节码流发送给所述CPLD模块。

4.根据权利要求1所述的伪随机信号动态配置系统，其特征在于，所述CPLD模块包括：配置寄存器单元，所述配置寄存器单元用于接收所述MCU模块发送的动态配置结果并存储在本地。

5.根据权利要求4所述的伪随机信号动态配置系统，其特征在于，所述CPLD模块还包括：并行数据转串行码流单元，所述并行数据转串行码流单元用于将接收的伪随机信号序列字节码流由并行转换为串行的位数据。

6.根据权利要求5所述的伪随机信号动态配置系统，其特征在于，所述CPLD模块还包括：波形生成逻辑单元，所述波形生成逻辑单元用于根据所述动态配置结果驱动所述串行的位数据按位输出。

7.根据权利要求1所述的伪随机信号动态配置系统，其特征在于，所述系统还包括：输出隔离模块，所述输出隔离模块与所述CPLD模块连接；

所述输出隔离模块用于隔离输出的目标伪随机信号。

8.一种伪随机信号动态配置系统的方法，其特征在于，包括：将预设的或动态配置的伪随机信号序列字节码流存储在MCU模块内部或外部的存储空间中；

当检测到CPLD模块发送的信号数据加载请求后，加载所述MCU模块存储的伪随机信号序列字节码流，并对所述序列字节码流进行数据处理后，同步输出目标伪随机信号；所述动态配置结果包括：伪随机信号序列字节码流、死区配置信息和驱动配置信息；

其中，所述伪随机信号序列字节码流通过动态配置的方式装载到MCU模块；

所述死区配置信息用于产生相应的死区时序，以供所述CPLD模块同步输出所述目标伪随机信号；

所述驱动配置信息用于配置CPLD产生基础驱动源，以供所述CPLD模块同步输出所述目标伪随机信号。

说明书

一种伪随机信号动态配置系统及方法

技术领域

[0001] 本发明实施例涉及地球物理勘探技术领域，尤其涉及一种伪随机信号动态配置系统及方法。

背景技术

[0002] 伪随机信号，是一种看起来像随机的、没有规律的，但实际上却是有规律的、并不随机的信号。电法勘探需要使用一定的信号来激励，除了大地电磁（MT）法和自然电场（SP）法利用天然电（磁）场作为场源外，直流（DC）法采用直流电源供电，激发极化（IP）法和人工源电磁法（CSAMT或TEM）多采用连续的周期性的矩形方波来激励（虽然原则上也可以用正弦n电流波）。本专利所涉及的伪随机信号，是一种适用于电法勘探的以a 序列为基础的伪随机信号。在可控源电法勘探技术中，应用伪随机信号，通过特定的收-发技术来识别目标体，在地球物理勘探设备中已经有相当广泛和成熟的应用。

[0003] 目前，现有技术中主流应用伪随机信号研制的地球物理勘探设备普遍存在信号波形固化，无法根据实际需求进行动态配置，对于大而长或者较复杂的组合波形序列生成困难，输出序列“死区时间”不能配置等问题。

[0004] 因此现在亟需一种伪随机信号动态配置系统及方法来解决上述问题。

发明内容

[0005] 为了解决上述问题，本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的伪随机信号动态配置系统及方法。

[0006] 第一方面本发明实施例提供一种伪随机信号动态配置系统，包括：

[0007] 微控制处理器MCU模块和可编程逻辑器件CPLD模块；

[0008] 其中，所述MCU模块通过数据交互总线与所述CPLD模块连接；

[0009] 所述MCU模块用于在接收到所述CPLD模块发送的信号数据加载请求后，将预存的或动态配置的伪随机信号序列字节码流发送给所述CPLD模块；

[0010] 所述CPLD模块用于将接收的所述序列字节码流进行数据处理后，同步输出目标伪随机信号。

[0011] 第二方面本发明实施例还提供了一种伪随机信号动态配置方法，包括：

[0012] 将预设的或动态配置的伪随机信号序列字节码流存储在MCU模块内部或外部的存储空间中；

[0013] 当检测到CPLD模块发送的信号数据加载请求后，加载所述MCU模块存储的伪随机信号序列字节码流，并对所述序列字节码流进行数据处理后，同步输出目标伪随机信号。

[0014] 本发明实施例提供的一种伪随机信号动态配置系统及方法，通过预先在MCU模块中预存或动态配置伪随机信号序列字节流，再通过CPLD模块进行数据处理后，同步输出伪随机信号波形。应用本发明实施例提供的系统和方法可以快速的根据需求配置信号波形，并且对于大而长和较复杂的组合波形序列均能以较少的存储空间动态进行配置。

附图说明

[0015] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0016] 图1是本发明实施例提供的一种伪随机信号动态配置系统结构示意图；

[0017] 图2是本发明实施例提供的MCU模块结构示意图；

[0018] 图3是本发明实施例提供的CPLD模块结构示意图；

[0019] 图4是本发明实施例提供的一种伪随机信号动态配置方法流程示意图。

具体实施方式

[0020] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0021] 目前，对于伪随机信号的配置系统，往往采用了两种方式：

[0022] 1、运用单纯的与门、或门、非门、计数器等基本的电子电路集成芯片，以及一些基本电子元器件辅助，通过一定的电子电路组合设计，从而产生所需要的目标伪随机波形信号。

[0023] 2、随着电子技术的发展，应用通用可编程逻辑器件（CPLD），以及一些基本电子元器件辅助，通过一定的电子电路组合设计，从而产生所需要的特定伪随机波形信号。这种技术通常是将特定的、预先编码好的伪随机信号波形序列按位码的形式，以常量存储到可编程逻辑器件中，再以基本的驱动源来驱动，循环、逐位读取位码码流，从而产生伪随机信号波形；或者对于特定的、有一定规律的（例如对于n较小，a=2的an伪随机信号）伪随机序列，应用可编程逻辑器件内部的与门、或门、非门、计数器等基本逻辑单元的特定组合来产生伪随机信号波形。

[0024] 但上述两种方式均存在各自的问题，第一种方式由于设计的电子线路比较复杂，电子器件应用较多，集成度低，并且只能设计生成一些特定的、较简单的、波形序列不复杂的、单一的伪随机信号，从而对于通用的、较复杂的目标伪随机信号波形无能为力。

[0025] 第二种方式运用的电子元器件较少，电子线路简单，集成度高，但是第二种方式是将伪随机信号波形序列预先固化到可编程逻辑器件中，或者应用可编程逻辑器件内部的基本逻辑单元的特定组合来产生伪随机信号波形。但是受限于可编程逻辑器件的逻辑资源的限制，这种方式只能用来产生一些相对复杂或规律特别的伪随机信号波形，且不能根据需求的灵活来动态配置，更不能产生一些大而长且较复杂的组合伪随机信号波形。

[0026] 针对上述现有技术中存在的问题，图1是本发明实施例提供的一种伪随机信号动态配置系统结构示意图，如图1所示，所述系统包括：

[0027] 微控制处理器MCU模块110和可编程逻辑器件CPLD模块120；

[0028] 其中，所述MCU模块110通过数据交互总线130与所述CPLD模块120连接；

[0029] 所述MCU模块110用于在接收到所述CPLD模块120发送的信号数据加载请求后，将预存的或动态配置的伪随机信号序列字节码流发送给所述CPLD模块120；

[0030] 所述CPLD模块用于将接收的所述序列字节码流进行数据处理后，同步输出目标伪随机信号。

[0031] 如图1所示，本发明实施例提供的伪随机信号动态配置系统主要包括两个模块，微控制处理器MCU模块110和可编程逻辑器件CPLD模块120，两个模块之间由数据交互总线130连接，从而可以相互完成数据通信。

[0032] 可以理解的是，MCU模块110具有较大的存储空间，包括内部存储空间和外部存储空间，并且可以随时扩展。而CPLD模块120具有较强的逻辑设计优势，通过合理的数据装载以及逻辑控制策略，能够将MCU模块110和CPLD模块120整合成一套通用的伪随机信号动态配置方案，使得本发明实施例提供的系统按照该配置方案合理配置出需要的目标伪随机信号。

[0033] 其中，在本发明实施例中的伪随机信号以an伪随机信号为例，是种含有按a进制分布的k个主频率的编码信号，是利用1，0，-1三元素集合中的自封闭加法原理，它有着自身的编码规律。这种编码具有一定的随机性，元素1和-1呈不等的间距相间出现，出现的概率相等，又具有周期性，可以预先确定和重复产生，并非真正的随机，所以称为伪随机编码序列。

[0034] 而本发明实施例所述的目标伪随机信号可以是以上述an为基础的各种长度序列的伪随机信号，也可以是诸如x*an+y*bn等为参考的通用伪随机编码序列的伪随机信号。

[0035] 那么应用本发明实施例提供的伪随机信号动态配置系统，即可完成任意目标伪随机信号的配置，且配置过程快速、高效、简单、灵活。

[0036] 具体的，本发明实施例提供的MCU模块110在接收到CPLD模块120发送的信号加载请求后，则将预存的或动态配置的伪随机信号序列字节码流发送给所述CPLD模块120。可以理解的是，当需要进行目标伪随机信号配置时，CPLD模块120会生成相应的信号数据加载请求，根据该信号数据加载请求在MCU模块110中加载数据存储区相应的伪随机信号序列字节码流，再将伪随机信号序列字节码流发送给CPLD模块120进行数据处理，得到所需的目标伪随机序列。

[0037] 在上述实施例的基础上，所述MCU模块110还用于将动态配置结果发送至所述CPLD模块。所述动态配置结果包括：

[0038] 伪随机信号序列字节码流、死区配置信息和驱动配置信息；

[0039] 其中，所述伪随机信号序列字节码流通过动态配置的方式装载到MCU模块110；

[0040] 所述死区配置信息用于产生相应的死区时序，以供所述CPLD模块同步输出所述目标伪随机信号；

[0041] 所述驱动配置信息用于配置CPLD产生基础驱动源，以供所述CPLD模块同步输出所述目标伪随机信号。

[0042] 可以理解的是，本发明实施例提供的MCU模块110不仅可以预存伪随机信号序列字节码流，还可以进行动态配置，通过动态配置来合理规划信号处理过程的驱动和控制策略。

[0043] 动态配置的内容主要包括伪随机信号序列字节码流配置、死区配置和驱动配置，相应的，动态配置的结果即为新装载的伪随机信号序列字节码流、配置好的死区配置信息和驱动配置信息。可以理解的是，CPLD模块通过死区配置信息设计死区控制逻辑，通过驱动配置信息设计驱动源驱动逻辑，二者协调配合，从而完成整个目标伪随机信号的同步输出。可以理解的是，同步输出的过程还包括同步源的配合，一般的，可选用畸变较小，频率较为稳定的输入信号作为同步源。

[0044] 在上述实施例的基础上，所述CPLD模块发送的信号数据加载请求为按照预设时间间隔周期性发送的。

[0045] 可以理解的是，本发明实施例提供的CPLD模块120在发送信号数据加载请求时是按照一定时间间隔周期性发送的，对于每一个周期均采用如上述实施例的方式进行数据处理和输出目标伪随机序列。由于该过程是周期反复性过程，从而实现了循环加载，缩减信号序列位码装载的速度，从而减少CPLD逻辑资源的消耗和逻辑的复杂度，提高系统的稳定性和抗干扰能力。

[0046] 在上述实施例的基础上，图2是本发明实施例提供的MCU模块结构示意图，如图2所示，所述MCU模块110包括：

[0047] 波形数据存储单元210和中断服务单元220；

[0048] 所述波形数据存储单元210用于存储预先预设的多种伪随机信号序列字节码流或存储动态配置的伪随机信号序列字节码流；

[0049] 所述中断服务单元220用于在接收到所述CPLD模块120发送的信号数据加载请求后，启动中断响应程序，加载所述波形数据存储单元210中相应的伪随机信号序列字节码流，并将所述伪随机信号序列字节码流发送给所述CPLD模块120。

[0050] 具体的，本发明实施例会预先由PC端进行应用程序设计波形组合形式，波形参数，“死区时间”等，并产生一个整周期的以字节为单位的伪随机信号序列字节流，然后将多个这样预先设计的伪随机信号序列字节流存储在MCU模块110内部或外部的存储空间中。

[0051] 那么相应的，该存储空间在本发明实施例中即为波形数据存储单元210，用于预先存储或动态配置多种伪随机信号序列字节码流。

[0052] 而中断服务单元220与所述波形数据存储单元210逻辑连接，主要用于当收到CPLD模块120发送的信号数据加载请求后，从波形数据存储单元210中加载相应的伪随机信号序列字节码流，再将加载的伪随机信号序列字节码流发送给CPLD模块120。

[0053] 在上述实施例的基础上，图3是本发明实施例提供的CPLD模块结构示意图，如图3所示，所述CPLD模块包括：

[0054] 配置寄存器单元310，所述配置寄存器单元310用于接收所述MCU模块110发送的动态配置结果并存储在本地。

[0055] 并行数据转串行码流单元320，所述并行数据转串行码流单元320用于将接收的伪随机信号序列字节码流由并行转换为串行的位数据。

[0056] 波形生成逻辑单元330，所述波形生成逻辑单330用于根据所述动态配置结果驱动所述串行的位数据按位输出。

[0057] 如图3所示，本发明实施例提供的CPLD模块120主要实现如下逻辑控制功能。根据预设的数据加载逻辑周期性的生成信号数据加载请求，并将该信号数据加载请求发送给MCU模块，再通过从MCU模块接收伪随机信号序列字节码流以及动态配置结果，使得配置寄存器单元310完成配置数据缓存，并行数据转串行码流单元320进行并行数据到串行位数据的转换。

[0058] 再根据动态配置结果中配置的死区配置信息和驱动配置信息，在波形生成逻辑单元330中按照驱动逻辑和死区控制逻辑等完成相应的波形输出。最后再在同步源的同步控制逻辑下，完成目标伪随机信号的同步输出。

[0059] 在上述实施例的基础上，所述系统还包括：

[0060] 输出隔离模块140，所述输出隔离模块140与所述CPLD模块120连接；

[0061] 所述输出隔离模块140用于隔离输出的目标伪随机信号。

[0062] 可以理解的是，本发明实施例输出的伪随机信号属于弱电信号，为了避免大功率强电逆变系统对弱电信号产生干扰，影响系统的稳定性和可靠性，输出的目标伪随机信号还需要经过输出隔离电路进行隔离。

[0063] 图4是本发明实施例提供的一种伪随机信号动态配置方法流程示意图，如图4所示，所述方法包括：

[0064] S1、将预设的或动态配置的伪随机信号序列字节码流存储在MCU模块内部或外部的存储空间中；

[0065] S2、当检测到CPLD模块发送的信号数据加载请求后，加载所述MCU模块存储的伪随机信号序列字节码流，并对所述序列字节码流进行数据处理后，同步输出目标伪随机信号。

[0066] 需要说明的是，本发明实施例提供的伪随机信号动态配置方法可应用于上述任一伪随机信号配置系统的实施例中完成相应的目标伪随机信号的配置过程。

[0067] 在步骤S1中，可以理解的是，本发明实施例在进行配置目标伪随机信号之前，会预先由PC端的应用程序设计波形组合形式，波形参数，“死区时间”等参数，并相应的将一个整周期的以字节为单位的伪随机信号序列字节码流存储在MCU模块内部或外部的存储空间中，可以理解的是，对于一些常用的配置情况，会预先存储多个已设计好的伪随机信号序列字节码流。而对于一些不常见的配置情况，则需要重新进行规划设计后，由PC端导入到MCU模块中进行预存。

[0068] 在步骤S2中，那么当CPLD模块开始发起目标伪随机信号的配置时，会检测到CPLD模块发送的信号数据加载请求，那么根据该加载请求加载所述MCU模块发送的伪随机信号序列字节码流，并对所述序列字节码流进行数据处理后，同步输出目标伪随机信号。

[0069] 本发明实施例以波形长度L=7（L为大于1的奇数自然数），a=2的an伪随机信号为例对目标伪随机信号的配置过程进行说明，但其它任意形式的伪随机信号均可采用本发明实施例提供的配置系统和配置方法，本发明实施例对此不作具体限定。

[0070] L=7，a=2的an伪随机信号包含了7个主要频率成分，假设最低的频率分量为1Hz，那么这7个频率成分为1Hz, 2Hz, 4Hz, 8Hz, 16Hz, 32Hz, 64Hz，信号周期T=1s。假设数据交互总线宽度为N=8，所产生的伪随机信号序列码流=27=128位，换算成字节流=128位/N=16字节。

[0071] 可以理解的是，若采用现有技术的存储方案，需要将128位的码流存储到CPLD中，但CPLD的逻辑资源极其有限，根本不能满足大量存储空间的配置要求。

[0072] 针对上述情形，采用本发明实施例提供的伪随机信号动态配置系统及方法，可以将16字节码流存储到逻辑资源相对丰富的MCU内部或外部的存储空间中，从而减少CPLD逻辑资源的消耗，并能够以较少的存储空间动态进行配置，从而实现大而长和较复杂的组合波形序列配置。

[0073] 进一步的，在L=7，a=2的an伪随机信号中，64Hz为最高频率成分，那么驱动源的频率即为64Hz，最小的位码流时间宽度t=1/64=0.015625s，那么相应的可以计算出CPLD产生的数据加载信号请求时间间隔t1=0.015625*N =0.125s，可以发现，采用本发明实施例的方案能够N倍缩减信号序列位码装载的速度，从而减少CPLD逻辑资源的消耗和逻辑的复杂度，提高系统的稳定性和抗干扰能力。

[0074] 更具体的，本发明实施例能够配置电磁勘探工程所需的各种典型频波波形，例如：伪随机信号7频波、13频波、19频波等多种波形。并且和PC端连接，随时根据PC端的波形设计方案，动态配置任意所需的目标伪随机信号。

[0075] 通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

[0076] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。