一种中心波长稳定的多种孤子发生器

摘要

本发明的一种中心波长稳定的多种孤子发生器属于光电子设备技术领域。其主要结构有偏振控制器(1)、1×N光开关(2)、光纤组(3)、1×N光耦合器(4)、可饱和吸收体(5)、中心波长调谐装置(6)等。本发明能够产生多种不同类型的光孤子，使用方便，且在环境参数发生变化时，输出的光孤子中心波长稳定。

权利要求

1.一种中心波长稳定的多种孤子发生器，其结构有，光隔离器(7)的输出端通过掺铒光纤(8)与光波分复用器(9)的公共端相连，光波分复用器(9)的980nm端与泵浦光源(10)的输出端相连，光波分复用器(9)的1550nm端与第一光耦合器(11)的输入端相连，第一光耦合器(11)的90％输出端与偏振控制器(1)的输入端相连，偏振控制器(1)的输出端与1×N光开关(2)的公共输入端相连，1×N光开关(2)的N个输出端分别通过光纤组(3)中的N条不同的单模光纤与1×N光耦合器(4)的N个输入端相连，所述的光纤组(3)是由N条长度不同的单模光纤构成的，N是2～8的整数，1×N光耦合器(4)的公共输出端与可饱和吸收体(5)的一端相连；

其特征在于，结构还有，可饱和吸收体(5)的另一端与中心波长调谐装置(6)的输入端相连，中心波长调谐装置(6)的输出端与光隔离器(7)的输入端相连；第一光耦合器(11)的

10％输出端与第二光耦合器(12)的输入端相连，第二光耦合器(12)的10％输出端作为最终输出，第二光耦合器(12)的90％输出端与第三光耦合器(13)的输入端相连，第三光耦合器(13)的一个输出端与第四光耦合器(15)的一个输入端相连，第三光耦合器(13)的另一个输出端与缠绕在压电陶瓷(14)上的光纤的一端相连，缠绕在压电陶瓷(14)上的光纤的另一端与第四光耦合器(15)的另一个输入端相连，第四光耦合器(15)的输出端与光电转换电路(16)的输入端相连，光电转换电路(16)的输出端与函数变换电路(17)的输入端相连，函数变换电路(17)的输出端与自适应幅度归一电路(18)的信号输入端相连，自适应幅度归一电路(18)的信号输出端与相位比较电路(19)的一个输入端相连，基准电压电路(24)的输出端与自适应幅度归一电路(18)的参考电压输入端相连，自适应幅度归一电路(18)的输出端与相位比较电路(19)的一个输入端相连，相位比较电路(19)的输出端与单片机(20)相连，单片机(20)与可控频率源(22)的输入控制端相连，可控频率源(22)的正弦信号输出端与相位比较电路(19)的另一个输入端相连，还与压电陶瓷驱动电路(23)的输入端相连，压电陶瓷驱动电路(23)的输出端与压电陶瓷(14)的控制端相连，单片机(20)与温度控制电路(21)的温度设置端相连，温度控制电路(21)的电流输出端与中心波长调谐装置(6)中的半导体热电致冷器(64)相连，温度控制电路(21)的热敏电阻输入端与中心波长调谐装置(6)的热敏电阻(63)相连；

所述的中心波长调谐装置(6)的结构为，在铝块(61)的下表面和散热片(65)的上表面之间夹有半导体热电致冷器(64)；热敏电阻(63)和布拉格光栅(62)贴在铝块(61)的上表面；热敏电阻(63)与温度控制电路(22)的热敏电阻输入端相连；半导体热电致冷器(64)与温度控制电路(22)的电流输出端相连；布拉格光栅(62)的一端与光环形器(66)的第二端口相连，光环形器(66)的第一端口作为中心波长调谐装置(6)的输入端，与所述的可饱和吸收体(5)相连，光环形器(66)的第三端口作为中心波长调谐装置(6)的输出端与所述的光隔离器(7)的输入端相连；

所述的函数变换电路(17)的结构为,电容C3的一端与三角函数转换器U1的管脚12及电阻R2的一端相连，电容C3的另一端作为函数变换电路(17)的输入端，记为端口ACOS_in，与光电转换电路(16)的输出端相连；电阻R2的另一端接地；三角函数转换器U1的管脚2、3、4、

5、8、11、13接地，管脚9、10与电容C2的一端及-12V电源相连，电容C2的另一端接地；三角函数转换器U1的管脚6与管脚7相连，管脚16与+12V电源及电容C1的一端相连，电容C1的另一端接地；三角函数转换器U1的管脚1与滑动变阻器W1的滑动端相连，滑动变阻器W1的一端与电阻R1的一端相连，电阻R1的另一端与三角函数转换器U1的管脚14相连，滑动变阻器W1的滑动端作为函数变换电路(17)的输出端，记为端口ACOS_out，与自适应幅度归一电路(18)的输入端相连；所述的三角函数转换器U1的型号为AD639；

所述的自适应幅度归一电路(18)的结构为，电容C11的一端与电阻R21的一端及芯片U2的管脚3相连，电阻R21的另一端接地，电容C11的另一端作为自适应幅度归一电路(18)的信号输入端，记为端口ADAPT_in，与函数变换电路(17)的端口ACOS_out相连；芯片U2的管脚1、管脚7、管脚8、管脚14均接地，管脚2与管脚4均与+5V电源相连，管脚11与管脚12相连并与电容C5的一端及+5V电源相连，电容C5的另一端接地；芯片U2的管脚13与电容C4的一端相连，电容C4的另一端接地；芯片U2的管脚9与电容C6的一端相连，电容C6的另一端接地；芯片U2的管脚5与电阻R20及电阻R19的一端相连，电阻R20的另一端接地，电阻R19的另一端与运放U8的输出端及电阻R17的一端相连，运放U8的正电源端接+5V电源，负电源端接地；电阻R17的另一端与电阻R15的一端及电阻R16的一端相连，并接到运放U8的反相输入端；运放U8的同相输入端与电阻R18的一端相连，电阻R18的另一端与+2.5V电源相连；电阻R15的另一端与电容C10的一端相连，并接到运放U7的输出端；运放U7的正电源端接+5V电源，负电源端接地；电容C10的另一端与滑动变阻器W3的一端及滑动端相连，并接到运放U7的反相输入端；

运放U7的同相输入端与电阻R14的一端相连，电阻R14的另一端与+2.5V电源相连；滑动变阻器W3的另一端与电阻R13的一端相连；电阻R16的另一端与滑动变阻器W2的滑动端及运放U6的输出端相连，滑动变阻器W2的一端与电阻R11的一端相连；电阻R11的另一端与电阻R10的一端相连，并接到运放U6的反相输入端；运放U6的正电源端接+5V电源，负电源端接地；运放U6的同相输入端与电阻R12的一端相连，电阻R12的另一端与+2.5V电源相连；电阻R10的另一端与电阻R13的另一端及电阻R7的一端相连，并接到运放U5的输出端；电阻R7的另一端与电阻R6的一端相连，并接到运放U5的反相输入端；电阻R6的另一端接运放U4的输出端，运放U5的正电源端接+5V电源，负电源端接地；电阻R8的一端与电阻R9的一端相连，并接到运放U5的同相输入端，电阻R9的另一端与+2.5V电源相连；电阻R8的另一端作为自适应幅度归一电路(18)的参考电压输入端，与基准电压电路(24)的参考电压输出端相连；芯片U2的管脚

10作为自适应幅度归一电路(18)的信号输出端，记为端口ADAPT_out，与相位比较电路(19)的一个输入端相连；芯片U2的管脚10与电容C7的一端相连，电容C7的另一端与电阻R22的一端及运放U3的同相输入端相连，电阻R22的另一端接地；电阻R3的一端与电容C8的一端及二极管D1的正极相连，并接到运放U3的反相输入端，运放U3的衬底接到运放U3的反相输入端；

运放U3的正电源端接+5V电源，负电源端接-5V电源；电容C8的另一端与二极管D1的负极及二极管D2的正极相连，并接到运放U3的输出端；电阻R3的另一端与电阻R4的一端及运放U4的反相输入端相连，电阻R4的另一端与二极管D2的负极及场效应管Q1的栅极相连，场效应管Q1的源极与电容C9的一端及电阻R5的一端相连，电容C9的另一端与电阻R5的另一端相连并接地；场效应管Q1的源极与场效应管Q1的漏极相连，并接到运放U4的同相输入端；运放U4的反相输入端与运放U4的衬底及运放U4的输出端相连；运放U3的正电源端接+5V电源，负电源端接-5V电源；所述的芯片U2是可变增益放大器芯片，型号是AD8367；

所述的相位比较电路(19)的结构为，电容C12的一端与运放U9的同相输入端及电阻R23的一端相连，电容C12的另一端作为相位比较电路(19)的一个输入端，记为端口PHASE_in1，与自适应幅度归一电路(18)的端口ADAPT_out相连；电阻R23的另一端接地；运放U9的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U10A的CLK端；D触发器U10A的D端口接地；电容C13一端接地，另一端接D触发器U10A的PR端；电阻R24一端接D触发器U10A的PR端，另一端接D触发器U10A的Q端；D触发器U10A的CLR端接+5V电源，D触发器U10A的Q非端接D触发器U12A的PR端；电容C14的一端与运放U11的同相输入端及电阻R25的一端相连，电容C14的另一端作为相位比较电路(19)的另一个输入端，记为端口PHASE_in2，与可控频率源(22)的端口SineM_out相连；电阻R25的另一端接地；运放U11的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U10B的CLK端；D触发器U10B的D端口接地；电容C15一端接地，另一端接D触发器U10B的PR端；电阻R26一端接D触发器U10B的PR端，另一端接D触发器U10B的Q端；D触发器U10B的CLR端接+5V电源，D触发器U10B的Q非端接D触发器U12A的CLR端；D触发器U12A的D端和CLK端均接地，Q端作为相位比较电路(19)的输出端，记为端口PHASE_out，与单片机(20)相连；

所述的基准电压电路(24)的结构为，电阻R27的一端接+5V电源，另一端接运放U13的同相输入端，稳压二极管D3的正极接地，负极接运放U13同相输入端，运放U13的反相输入端与输出端相连，正电源端接+5V电源，负电源端接地，输出端为+2.5V电源，自适应幅度归一电路( 18)中的+2.5V电源均由该输出端提供；滑动变阻器W4的一端接+2.5V电源，另一端接地，滑动端接运放U14的同相输入端；运放U14的反相输入端接其输出端，正电源端接+5V电源，负电源端接地，输出端作为基准电压电路(24)的输出端，记为端口Vref，与自适应幅度归一电路(18)的参考电压输入端相连；

所述的可控频率源(22)的结构为，电阻R28的一端接+12V电源，另一端接三极管Q2的基极；电阻R29的一端接三极管Q2的基极，另一端接地；电阻R30的一端接+12V，另一端接三极管Q2的集电极；电容C17的一端接三极管Q2的集电极，另一端接芯片U15的管脚2；电阻R31的一端接三极管Q2的发射极，另一端接地；电解电容C16的正极接三极管Q2的发射极；电解电容C16的负极接地；电容C18的一端接芯片U15的管脚2，另一端接芯片U16的管脚2；电容C19的一端接芯片U16的管脚2，另一端作为可控频率源(22)的输出端，记为端口SineM_out；三极管Q2的基极与端口SineM_out相连；电容C20的一端接芯片U15的管脚5，另一端接地；电容C21的一端接芯片U16的管脚5，另一端接地；芯片U15的管脚1和管脚10接+5V电源，管脚3、管脚4和管脚6接地；管脚9接电阻R32的一端，管脚8接电阻R33的一端，管脚7接电阻R34的一端；电阻R32的另一端作为可控频率源(22)的一个输入端口，记为端口SineM_in1；电阻R33的另一端作为可控频率源(22)的另一个输入端口，记为端口SineM_in2；端口SineM_in1和端口SineM_in2与单片机(20)的输出端相连；电阻R34的另一端接+5V电源；芯片U16的管脚1和管脚10接+5V电源，管脚3、管脚4和管脚6接地；管脚9接电阻R35的一端，管脚8接电阻R36的一端，管脚7接电阻R37的一端；电阻R35的另一端接端口SineM_in1；电阻R36的另一端接端口SineM_in2；电阻R37的另一端接+5V电源。

2.根据权利要求1所述的一种中心波长稳定的多种孤子发生器，其特征在于，所述的泵浦光源(10)是980nm激光光源。

3.根据权利要求1所述的一种中心波长稳定的多种孤子发生器，其特征在于，所述的第一光耦合器(11)和第二光耦合器(12)都是分光比为10：90的1×2光耦合器；所述的第三光耦合器(13)是分光比为50：50的1×2光耦合器；第四光耦合器(15)是分光比为50：50的2×2光耦合器。

说明书

一种中心波长稳定的多种孤子发生器

技术领域

[0001] 本发明属于光纤传感器的技术领域，特别涉及一种中心波长稳定的多种孤子发生器。

背景技术

[0002] 光孤子是一种特殊形式的超短光脉冲，它在传播的过程中形状、幅度和速度都维持不变。光孤子的特点决定了它在通信领域有着广泛的应用前景，首先它的通信容量大：传输码率一般可达20Gb/s，最高可达100Gb/s以上，其次误码率低、抗干扰能力强：光孤子在传输过程中保持不变及光孤子的绝热特性决定了光孤子传输的误码率大大低于常规光纤通信，甚至可实现误码率低于10－12的无差错光纤通信，再次可以不用中继站：只要对光纤损耗进行增益补偿，即可将光信号无畸变地传输极远距离，从而免去了光电转换、重新整形放大、检查误码、电光转换、再重新发送等复杂过程。但众所周知，光孤子产生系统输出的光孤子中心波长很容易受环境温度等外界条件的影响，在实际应用中，中心波长作为光孤子的最重要的参数，其稳定性直接决定了光孤子的质量，尤其将光孤子应用于通信时，中心波长的不稳定将会影响到通信的稳定性等，进而影响通信质量。

[0003] 与本发明最接近的现有技术是本课题组2014年6月7日申请的“一种掺铒光纤激光器构成的光孤子脉冲发生器”(申请号为2014102507203)，该专利通过光开关控制单模光纤的长度，实现了同一个装置产生不同类型光孤子的目的。但该专利和其它产生光孤子的现有技术一样普遍存在中心波长不稳定的缺点。因此，现有的产生光孤子的技术还需要进一步完善。

发明内容

[0004] 为了克服现有的光孤子产生系统产生的光孤子的中心波长易受环境参数影响导致中心波长不稳定的缺陷，本发明提供一种中心波长稳定的光孤子产生系统，当环境条件发生变化导致光孤子的中心波长发生偏移时，本发明采用补偿电路抑制外界环境产生的影响，进而使系统产生的光孤子的中心波长保持不变，从而提高了光孤子中心波长的稳定性。

[0005] 本发明的目的通过以下技术方案实现：

[0006] 一种中心波长稳定的多种孤子发生器，其结构有，光隔离器7的输出端通过掺铒光纤8与光波分复用器9的公共端相连，光波分复用器9的980nm端与泵浦光源10的输出端相连，光波分复用器9的1550nm端与第一光耦合器11的输入端相连，第一光耦合器11的90％输出端与偏振控制器1的输入端相连，偏振控制器1的输出端与1×N光开关2的公共输入端相连，1×N光开关2的N个输出端分别通过光纤组3中的N条不同的单模光纤与1×N光耦合器4的N个输入端相连，所述的光纤组3是由N条长度不同的单模光纤构成的，N是2～8的整数，1×N光耦合器4的公共输出端与可饱和吸收体5的一端相连；

[0007] 其特征在于，结构还有，可饱和吸收体5的另一端与中心波长调谐装置6的输入端相连，中心波长调谐装置6的输出端与光隔离器7的输入端相连；第一光耦合器11的10％输出端与第二光耦合器12的输入端相连，第二光耦合器12的10％输出端作为本发明的最终输出，第二光耦合器12的90％输出端与第三光耦合器13的输入端相连，第三光耦合器13的一个输出端与第四光耦合器15的一个输入端相连，第三光耦合器13的另一个输出端与缠绕在压电陶瓷14上的光纤的一端相连，缠绕在压电陶瓷14上的光纤的另一端与第四光耦合器15的另一个输入端相连，第四光耦合器15的输出端与光电转换电路16的输入端相连，光电转换电路16的输出端与函数变换电路17的输入端相连，函数变换电路17的输出端与自适应幅度归一电路18的信号输入端相连，自适应幅度归一电路18的信号输出端与相位比较电路19的一个输入端相连，基准电压电路24的输出端与自适应幅度归一电路18的参考电压输入端相连，自适应幅度归一电路18的输出端与相位比较电路19的一个输入端相连，相位比较电路19的输出端与单片机20相连，单片机20与可控频率源22的输入控制端相连，可控频率源22的正弦信号输出端与相位比较电路19的另一个输入端相连，还与压电陶瓷驱动电路23的输入端相连，压电陶瓷驱动电路23的输出端与压电陶瓷14的控制端相连，单片机20与温度控制电路21的温度设置端相连，温度控制电路21的电流输出端与中心波长调谐装置6中的半导体热电致冷器64相连，温度控制电路21的热敏电阻输入端与中心波长调谐装置6的热敏电阻63相连；

[0008] 所述的中心波长调谐装置6的结构为，在铝块61的下表面和散热片65的上表面之间夹有半导体热电致冷器64；热敏电阻63和布拉格光栅62贴在铝块61的上表面；热敏电阻63与温度控制电路22的热敏电阻输入端相连；半导体热电致冷器64与温度控制电路22的电流输出端相连；布拉格光栅62的一端与光环形器66的第二端口相连，光环形器66的第一端口作为中心波长调谐装置6的输入端，与所述的可饱和吸收体5相连，光环形器66的第三端口作为中心波长调谐装置6的输出端与所述的光隔离器7的输入端相连；

[0009] 所述的函数变换电路17的结构为,电容C3的一端与三角函数转换器U1的管脚12及电阻R2的一端相连，电容C3的另一端作为函数变换电路17的输入端，记为端口ACOS_in，与光电转换电路16的输出端相连；电阻R2的另一端接地；三角函数转换器U1的管脚2、3、4、5、8、11、13接地，管脚9、10与电容C2的一端及-12V电源相连，电容C2的另一端接地；三角函数转换器U1的管脚6与管脚7相连，管脚16与+12V电源及电容C1的一端相连，电容C1的另一端接地；三角函数转换器U1的管脚1与滑动变阻器W1的滑动端相连，滑动变阻器W1的一端与电阻R1的一端相连，电阻R1的另一端与三角函数转换器U1的管脚14相连，滑动变阻器W1的滑动端作为函数变换电路17的输出端，记为端口ACOS_out，与自适应幅度归一电路18的输入端相连；所述的三角函数转换器U1的型号为AD639；

[0010] 所述的自适应幅度归一电路18的结构为，电容C11的一端与电阻R21的一端及芯片U2的管脚3相连，电阻R21的另一端接地，电容C11的另一端作为自适应幅度归一电路18的信号输入端，记为端口ADAPT_in，与函数变换电路17的端口ACOS_out相连；芯片U2的管脚1、管脚7、管脚8、管脚14均接地，管脚2与管脚4均与+5V电源相连，管脚11与管脚12相连并与电容C5的一端及+5V电源相连，电容C5的另一端接地；芯片U2的管脚13与电容C4的一端相连，电容C4的另一端接地；芯片U2的管脚9与电容C6的一端相连，电容C6的另一端接地；芯片U2的管脚5与电阻R20及电阻R19的一端相连，电阻R20的另一端接地，电阻R19的另一端与运放U8的输出端及电阻R17的一端相连，运放U8的正电源端接+5V电源，负电源端接地；电阻R17的另一端与电阻R15的一端及电阻R16的一端相连，并接到运放U8的反相输入端；运放U8的同相输入端与电阻R18的一端相连，电阻R18的另一端与+2.5V电源相连；电阻R15的另一端与电容C10的一端相连，并接到运放U7的输出端；运放U7的正电源端接+5V电源，负电源端接地；电容C10的另一端与滑动变阻器W3的一端及滑动端相连，并接到运放U7的反相输入端；运放U7的同相输入端与电阻R14的一端相连，电阻R14的另一端与+2.5V电源相连；滑动变阻器W3的另一端与电阻R13的一端相连；电阻R16的另一端与滑动变阻器W2的滑动端及运放U6的输出端相连，滑动变阻器W2的一端与电阻R11的一端相连；电阻R11的另一端与电阻R10的一端相连，并接到运放U6的反相输入端；运放U6的正电源端接+5V电源，负电源端接地；运放U6的同相输入端与电阻R12的一端相连，电阻R12的另一端与+2.5V电源相连；电阻R10的另一端与电阻R13的另一端及电阻R7的一端相连，并接到运放U5的输出端；电阻R7的另一端与电阻R6的一端相连，并接到运放U5的反相输入端；电阻R6的另一端接运放U4的输出端，运放U5的正电源端接+5V电源，负电源端接地；电阻R8的一端与电阻R9的一端相连，并接到运放U5的同相输入端，电阻R9的另一端与+2.5V电源相连；电阻R8的另一端作为自适应幅度归一电路18的参考电压输入端，与基准电压电路24的参考电压输出端相连；芯片U2的管脚10作为自适应幅度归一电路18的信号输出端，记为端口ADAPT_out，与相位比较电路19的一个输入端相连；芯片U2的管脚10与电容C7的一端相连，电容C7的另一端与电阻R22的一端及运放U3的同相输入端相连，电阻R22的另一端接地；电阻R3的一端与电容C8的一端及二极管D1的正极相连，并接到运放U3的反相输入端，运放U3的衬底(即管脚8)接到运放U3的反相输入端；运放U3的正电源端接+5V电源，负电源端接-5V电源；电容C8的另一端与二极管D1的负极及二极管D2的正极相连，并接到运放U3的输出端；电阻R3的另一端与电阻R4的一端及运放U4的反相输入端相连，电阻R4的另一端与二极管D2的负极及场效应管Q1的栅极相连，场效应管Q1的源极与电容C9的一端及电阻R5的一端相连，电容C9的另一端与电阻R5的另一端相连并接地；场效应管Q1的源极与场效应管Q1的漏极相连，并接到运放U4的同相输入端；运放U4的反相输入端与运放U4的衬底及运放U4的输出端相连；运放U3的正电源端接+5V电源，负电源端接-5V电源；所述的芯片U2是可变增益放大器芯片，型号是AD8367；

[0011] 所述的相位比较电路19的结构为，电容C12的一端与运放U9的同相输入端及电阻R23的一端相连，电容C12的另一端作为相位比较电路19的一个输入端，记为端口PHASE_in1，与自适应幅度归一电路18的端口ADAPT_out相连；电阻R23的另一端接地；运放U9的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U10A的CLK端；D触发器U10A的D端口接地；电容C13一端接地，另一端接D触发器U10A的PR端；电阻R24一端接D触发器U10A的PR端，另一端接D触发器U10A的Q端；D触发器U10A的CLR端接+5V电源，D触发器U10A的Q非端接D触发器U12A的PR端；电容C14的一端与运放U11的同相输入端及电阻R25的一端相连，电容C14的另一端作为相位比较电路19的另一个输入端，记为端口PHASE_in2，与可控频率源22的端口SineM_out相连；电阻R25的另一端接地；运放U11的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U10B的CLK端；D触发器U10B的D端口接地；电容C15一端接地，另一端接D触发器U10B的PR端；电阻R26一端接D触发器U10B的PR端，另一端接D触发器U10B的Q端；D触发器U10B的CLR端接+5V电源，D触发器U10B的Q非端接D触发器U12A的CLR端；D触发器U12A的D端和CLK端均接地，Q端作为相位比较电路19的输出端，记为端口PHASE_out，与单片机20相连；

[0012] 所述的基准电压电路24的结构为，电阻R27的一端接+5V电源，另一端接运放U13的同相输入端，稳压二极管D3的正极接地，负极接运放U13同相输入端，运放U13的反相输入端与输出端相连，正电源端接+5V电源，负电源端接地，输出端为+2.5V电源，各模块中的+2.5V电源均由该输出端提供；滑动变阻器W4的一端接+2.5V电源，另一端接地，滑动端接运放U14的同相输入端；运放U14的反相输入端接其输出端，正电源端接+5V电源，负电源端接地，输出端作为基准电压电路24的输出端，记为端口Vref，与自适应幅度归一电路18的参考电压输入端相连。

[0013] 所述的可控频率源22的结构为，电阻R28的一端接+12V电源，另一端接三极管Q2的基极；电阻R29的一端接三极管Q2的基极，另一端接地；电阻R30的一端接+12V，另一端接三极管Q2的集电极；电容C17的一端接三极管Q2的集电极，另一端接芯片U15的管脚2；电阻R31的一端接三极管Q2的发射极，另一端接地；电解电容C16的正极接三极管Q2的发射极；电解电容C16的负极接地；电容C18的一端接芯片U15的管脚2，另一端接芯片U16的管脚2；电容C19的一端接芯片U16的管脚2，另一端作为可控频率源22的输出端，记为端口SineM_out；三极管Q2的基极与端口SineM_out相连；电容C20的一端接芯片U15的管脚5，另一端接地；电容C21的一端接芯片U16的管脚5，另一端接地；芯片U15的管脚1和管脚10接+5V电源，管脚3、管脚4和管脚6接地；管脚9接电阻R32的一端，管脚8接电阻R33的一端，管脚7接电阻R34的一端；电阻R32的另一端作为可控频率源22的一个输入端口，记为端口SineM_in1；电阻R33的另一端作为可控频率源22的另一个输入端口，记为端口SineM_in2；端口SineM_in1和端口SineM_in2与单片机20的输出端相连；电阻R34的另一端接+5V电源；芯片U16的管脚1和管脚10接+5V电源，管脚3、管脚4和管脚6接地；管脚9接电阻R35的一端，管脚8接电阻R36的一端，管脚7接电阻R37的一端；电阻R35的另一端接端口SineM_in1；电阻R36的另一端接端口SineM_in2；电阻R37的另一端接+5V电源；

[0014] 所述的泵浦源10优选980nm激光光源。

[0015] 所述的第一光耦合器11和第二光耦合器12优选分光比为10：90的1×2光耦合器。

[0016] 所述的第三光耦合器13优选分光比为50：50的1×2光耦合器，第四光耦合器15优选分光比为50：50的2×2光耦合器。

[0017] 所述的温度控制电路21是现有技术，具体结构可参考本课题组2007年7月27日申请的发明专利“高稳定度恒温控制器”(申请号：2007100559129)。

[0018] 所述的压电陶瓷驱动电路23是现有技术，具体结构可参考本课题组2007年7月11日申请的发明专利“用于光纤应力调节的压电陶瓷驱动电路”(申请号：2007100558658)。

[0019] 所述的光电转换电路16是现有技术，是能将光信号转换成电信号的电路。

[0020] 有益效果：

[0021] 1、本发明引入了可主动调节的中心波长调谐装置，在环境条件发生变化时，可对环境引起的中心波长的偏移起到补偿作用，有效提高了系统输出的光孤子的中心波长稳定度。

[0022] 2、本发明采取了自适应幅度归一电路，将函数变换电路的输出信号进行幅度归一化，为后续的相位比较电路提供了高质量的信号，提高了相位比较电路的精确度。

附图说明

[0023] 图1是本发明的整体原理框图。

[0024] 图2是本发明使用的中心波长调谐装置结构框图。

[0025] 图3是本发明使用的函数变换电路的原理电路图。

[0026] 图4是本发明使用的自适应幅度归一电路的原理电路图。

[0027] 图5是本发明使用的相位比较电路的原理电路图。

[0028] 图6是本发明使用的基准电压电路的原理电路图。

[0029] 图7是本发明使用的可控频率源的原理电路图。

具体实施方式

[0030] 下面结合附图对本发明的工作原理进一步说明，应理解，附图中所标注的元器件参数为以下实施例使用的优选参数，而不是对本发明保护范围的限制。

[0031] 实施例1本发明的整体结构

[0032] 如图1所示，本发明的整体结构有，偏振控制器1(OZ-OPTICS公司生产的HFPC-11-1064-S-9/125-3U全光纤偏振控制器)的输入端与第一光耦合器11(OZ-OPTICS公司生产，型号为FUSED-12-1064-7/125-90/10-3U-3mm，分光比为90:10)的90％输出端相连，偏振控制器1的输出端与1×N光开关2(OZ-OPTICS公司生产的型号为MFOS-12-9/125-S-1060-3U的全光纤光开关)的公共输入端相连，1×N光开关2的N个输出端分别通过光纤组3中的N条不同的单模光纤与1×N光耦合器4(OZ-OPTICS公司生产的型号FUSED-12-1060-7/125-50/50-
3U-3mm的光纤耦合器)的N个输入端相连，所述的光纤组3(FIBERCORE公司的SM1500型普通单模光纤)是由N条长度不同的单模光纤构成的，N是2～8的整数，1×N光耦合器4的公共输出端与可饱和吸收体5(德国BATOP公司SA-1064-25-2ps-FC/PC可饱和吸收体)的一端相连，可饱和吸收体5的另一端与中心波长调谐装置6的输入端相连，中心波长调谐装置6的输出与光隔离器7(THORLABS公司IO-H-1064B单模光隔离器)的输入端相连，光隔离器7的输出端通过掺铒光纤8(美国Nufern公司生产的SM-ESF-7/125掺铒光纤)与光波分复用器9(COMCORE公司980/1550nm单模光纤波分复用器)的公共端相连，光波分复用器9的980nm端与泵浦光源10(OCLARO公司的LC962U型泵浦源，中心波长980nm，最大单模输出光功率为
750mW)的输出端相连，光波分复用器9的1550nm端与第一光耦合器11的输入端相连，第一光耦合器11的10％输出端与第二光耦合器12(OZ-OPTICS公司生产，型号为FUSED-12-1064-7/
125-90/10-3U-3mm，分光比为90:10)的输入端相连，第二光耦合器12的10％输出端作为本发明的最终输出，第二光耦合器12的90％输出端与第三光耦合器13的输入端相连，第三光耦合器13(OZ-OPTICS公司生产的型号为FUSED-12-1060-7/125-50/50-3U-3mm，分光比为
50:50的1×2光纤耦合器)的一个输出端与第四光耦合器15的一个输入端相连，第三光耦合器13的另一个输出端与缠绕在压电陶瓷14(圆柱形压电陶瓷，外径50mm，内径40mm，高50mm)的上的光纤的一端相连，缠绕在压电陶瓷14上的光纤的另一端与第四光耦合器15(OZ-OPTICS公司生产的型号为FUSED-12-1060-7/125-50/50-3U-3mm，分光比为50:50的1×2光纤耦合器)的另一个输入端相连，第四光耦合器15的输出端与光电转换电路16的输入端相连，光电转换电路16的输出端与函数变换电路17的输入端相连，函数变换电路17的输出端与自适应幅度归一电路18的信号输入端相连，自适应幅度归一电路18的信号输出端与相位比较电路19的一个输入端相连，基准电压电路24的输出端与自适应幅度归一电路18的参考电压输入端相连，自适应幅度归一电路18的输出端与相位比较电路19的一个输入端相连，相位比较电路19的输出端与单片机20(STC89151)相连，单片机20与可控频率源22的输入控制端相连，可控频率源22的正弦信号输出端与相位比较电路19的另一个输入端相连，还与压电陶瓷驱动电路23(本课题组自制的装置，具体结构见专利ZL200710055865.8)的输入端相连，压电陶瓷驱动电路23的输出端与压电陶瓷14控制端相连，单片机20与温度控制电路
21的温度设置端相连，温度控制电路21的电流输出端与中心波长调谐装置6中的半导体热电致冷器64相连，温度控制电路21的热敏电阻输入端与中心波长调谐装置6的热敏电阻63相连。

[0033] 实施例2中心波长调谐装置

[0034] 所述的中心波长调谐装置6的结构为，在铝块61的下表面和散热片65的上表面之间夹有半导体热电致冷器64(TEC12705)；热敏电阻63(10kΩ@25°)和布拉格光栅62(JH-FGA-A101)贴在铝块61的上表面；热敏电阻63与温度控制电路22的热敏电阻输入端相连；半导体热电致冷器64与温度控制电路22的电流输出端相连；布拉格光栅62的一端与光环形器66(上海瀚宇公司的PIOC3型光环形器)的第二端口相连，光环形器66的第一端口与所述的可饱和吸收体5(德国BATOP公司SA-1064-25-2ps-FC/PC可饱和吸收体)相连，第三端口与所述的光隔离器7的输入端相连。当系统检测到输出的光孤子中心波长发生变化时，会通过中心波长调谐装置6进行反向调节，进而稳定输出光孤子的中心波长。

[0035] 实施例3函数变换电路

[0036] 所述的函数变换电路17的结构为,电容C3的一端与三角函数转换器U1的管脚12及电阻R2的一端相连，电容C3的另一端作为函数变换电路17的输入端，记为端口ACOS_in，与光电转换电路16的输出端相连；电阻R2的另一端接地；三角函数转换器U1的管脚2、3、4、5、8、11、13接地，管脚9、10与电容C2的一端及-12V电源相连，电容C2的另一端接地；三角函数转换器U1的管脚6与管脚7相连，管脚16与+12V电源及电容C1的一端相连，电容C1的另一端接地；三角函数转换器U1的管脚1与滑动变阻器W1的滑动端相连，滑动变阻器W1的一端与电阻R1的一端相连，电阻R1的另一端与三角函数转换器U1的管脚14相连，滑动变阻器W1的滑动端作为函数变换电路17的输出端，记为端口ACOS_out，与自适应幅度归一电路18的输入端相连；所述的三角函数转换器U1的型号为AD639。该电路具有反余弦变换功能，对光电转换电路16输出的信号进行反余弦处理。

[0037] 实施例4自适应幅度归一电路

[0038] 由于在不同条件下所述的函数变换电路17输出的信号幅度也不同，时大时小，因此为了方便相位比较电路19进行处理，提高相位比较的精度，本发明还设计了自适应幅度归一电路18，具体结构如图4所示，电容C11的一端与电阻R21的一端及芯片U2的管脚3相连，电阻R21的另一端接地，电容C11的另一端作为自适应幅度归一电路18的信号输入端，记为端口ADAPT_in，与函数变换电路17的端口ACOS_out相连；芯片U2的管脚1、管脚7、管脚8、管脚14均接地，管脚2与管脚4均与+5V电源相连，管脚11与管脚12相连并与电容C5的一端及+5V电源相连，电容C5的另一端接地；芯片U2的管脚13与电容C4的一端相连，电容C4的另一端接地；芯片U2的管脚9与电容C6的一端相连，电容C6的另一端接地；芯片U2的管脚5与电阻R20及电阻R19的一端相连，电阻R20的另一端接地，电阻R19的另一端与运放U8的输出端及电阻R17的一端相连，运放U8的正电源端接+5V电源，负电源端接地；电阻R17的另一端与电阻R15的一端及电阻R16的一端相连，并接到运放U8的反相输入端；运放U8的同相输入端与电阻R18的一端相连，电阻R18的另一端与+2.5V电源相连；电阻R15的另一端与电容C10的一端相连，并接到运放U7的输出端；运放U7的正电源端接+5V电源，负电源端接地；电容C10的另一端与滑动变阻器W3的一端及滑动端相连，并接到运放U7的反相输入端；运放U7的同相输入端与电阻R14的一端相连，电阻R14的另一端与+2.5V电源相连；滑动变阻器W3的另一端与电阻R13的一端相连；电阻R16的另一端与滑动变阻器W2的滑动端及运放U6的输出端相连，滑动变阻器W2的一端与电阻R11的一端相连；电阻R11的另一端与电阻R10的一端相连，并接到运放U6的反相输入端；运放U6的正电源端接+5V电源，负电源端接地；运放U6的同相输入端与电阻R12的一端相连，电阻R12的另一端与+2.5V电源相连；电阻R10的另一端与电阻R13的另一端及电阻R7的一端相连，并接到运放U5的输出端；电阻R7的另一端与电阻R6的一端相连，并接到运放U5的反相输入端；电阻R6的另一端接运放U4的输出端，运放U5的正电源端接+5V电源，负电源端接地；电阻R8的一端与电阻R9的一端相连，并接到运放U5的同相输入端，电阻R9的另一端与+2.5V电源相连；电阻R8的另一端作为自适应幅度归一电路18的参考电压输入端，与基准电压电路24的参考电压输出端相连；芯片U2的管脚10作为自适应幅度归一电路18的信号输出端，记为端口ADAPT_out，与相位比较电路19的一个输入端相连；芯片U2的管脚10与电容C7的一端相连，电容C7的另一端与电阻R22的一端及运放U3的同相输入端相连，电阻R22的另一端接地；电阻R3的一端与电容C8的一端及二极管D1的正极相连，并接到运放U3的反相输入端，运放U3的衬底(即管脚8)接到运放U3的反相输入端；运放U3的正电源端接+5V电源，负电源端接-5V电源；电容C8的另一端与二极管D1的负极及二极管D2的正极相连，并接到运放U3的输出端；电阻R3的另一端与电阻R4的一端及运放U4的反相输入端相连，电阻R4的另一端与二极管D2的负极及场效应管Q1的栅极相连，场效应管Q1的源极与电容C9的一端及电阻R5的一端相连，电容C9的另一端与电阻R5的另一端相连并接地；场效应管Q1的源极与场效应管Q1的漏极相连，并接到运放U4的同相输入端；运放U4的反相输入端与运放U4的衬底及运放U4的输出端相连；运放U3的正电源端接+5V电源，负电源端接-5V电源；所述的芯片U2是可变增益放大器芯片，型号是AD8367。该电路将函数变换电路
17输出的信号幅度统一成适中大小(频率、相位不变)，以适合相位比较电路19处理，提高相位比较的精度。

[0039] 实施例5相位比较电路

[0040] 所述的相位比较电路19的结构如图5所示，电容C12的一端与运放U9的同相输入端及电阻R23的一端相连，电容C12的另一端作为相位比较电路19的一个输入端，记为端口PHASE_in1，与自适应幅度归一电路18的端口ADAPT_out相连；电阻R23的另一端接地；运放U9的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U10A的CLK端；D触发器U10A的D端口接地；电容C13一端接地，另一端接D触发器U10A的PR端；电阻R24一端接D触发器U10A的PR端，另一端接D触发器U10A的Q端；D触发器U10A的CLR端接+5V电源，D触发器U10A的Q非端接D触发器U12A的PR端；电容C14的一端与运放U11的同相输入端及电阻R25的一端相连，电容C14的另一端作为相位比较电路19的另一个输入端，记为端口PHASE_in2，与可控频率源22的端口SineM_out相连；电阻R25的另一端接地；运放U11的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U10B的CLK端；D触发器U10B的D端口接地；电容C15一端接地，另一端接D触发器U10B的PR端；电阻R26一端接D触发器U10B的PR端，另一端接D触发器U10B的Q端；D触发器U10B的CLR端接+5V电源，D触发器U10B的Q非端接D触发器U12A的CLR端；D触发器U12A的D端和CLK端均接地，Q端作为相位比较电路19的输出端，记为端口PHASE_out，与单片机20的一个I/O口相连。该电路将可控频率源22输出的标准正弦波与自适应幅度归一电路18输出的正弦波进行相位比较，比较的结果给单片机。

[0041] 实施例6基准电压电路

[0042] 所述的基准电压电路24的结构为，电阻R27的一端接+5V电源，另一端接运放U13的同相输入端，稳压二极管D3的正极接地，负极接运放U13同相输入端，运放U13的反相输入端与输出端相连，正电源端接+5V电源，负电源端接地，输出端为+2.5V电源，自适应幅度归一电路18中的+2.5V电源由该输出端提供；滑动变阻器W4的一端接+2.5V电源，另一端接地，滑动端接运放U14的同相输入端；运放U14的反相输入端接其输出端，正电源端接+5V电源，负电源端接地，输出端作为基准电压电路24的输出端，记为端口Vref，与自适应幅度归一电路18的参考电压输入端相连。该电路为自适应幅度归一电路18提供参考电压及+2.5V电压。

[0043] 实施例7可控频率源

[0044] 如图7所示，所述的可控频率源22的结构为，电阻R28的一端接+12V电源，另一端接三极管Q2的基极；电阻R29的一端接三极管Q2的基极，另一端接地；电阻R30的一端接+12V，另一端接三极管Q2的集电极；电容C17的一端接三极管Q2的集电极，另一端接芯片U15的管脚2；电阻R31的一端接三极管Q2的发射极，另一端接地；电解电容C16的正极接三极管Q2的发射极；电解电容C16的负极接地；电容C18的一端接芯片U15的管脚2，另一端接芯片U16的管脚2；电容C19的一端接芯片U16的管脚2，另一端作为可控频率源22的输出端，记为端口SineM_out；三极管Q2的基极与端口SineM_out相连；电容C20的一端接芯片U15的管脚5，另一端接地；电容C21的一端接芯片U16的管脚5，另一端接地；芯片U15的管脚1和管脚10接+5V电源，管脚3、管脚4和管脚6接地；管脚9接电阻R32的一端，管脚8接电阻R33的一端，管脚7接电阻R34的一端；电阻R32的另一端作为可控频率源22的一个输入端口，记为端口SineM_in1；电阻R33的另一端作为可控频率源22的另一个输入端口，记为端口SineM_in2；端口SineM_in1和端口SineM_in2与单片机20的输出端相连；电阻R34的另一端接+5V电源；芯片U16的管脚1和管脚10接+5V电源，管脚3、管脚4和管脚6接地；管脚9接电阻R35的一端，管脚8接电阻R36的一端，管脚7接电阻R37的一端；电阻R35的另一端接端口SineM_in1；电阻R36的另一端接端口SineM_in2；电阻R37的另一端接+5V电源。该模块输出频率可调的标准正弦波，为压电陶瓷驱动电路23提供所需的调制信号，同时为相位比较电路19提供基准相位参考。

[0045] 实施例8本发明的工作原理

[0046] 结合上述各实施例及各附图，说明本发明的工作原理。

[0047] 在图1所示的整体框图中，由偏振控制器1、1×N光开关2、光纤组3～第一光耦合器11构成用来产生光孤子的基本谐振腔，当通过1×N光开关2和1×N光耦合器4从光纤组3中选择不同长度的光纤时，谐振腔会产生不同类型的光孤子，所产生的光孤子一部分信号通过第二光耦合器12进入到由第三光耦合器13、压电陶瓷14、压电陶瓷驱动电路23、第四光耦合器15构成的马赫泽德尔干涉仪进行干涉，同时可控频率源22为马赫泽德尔干涉仪提供一个控制信号sin(ωt)，该信号在干涉仪中受光孤子中心波长的影响，再经光电转换电路16转换成电信号并由函数变换电路17的反余弦变换之后得到sin(ωt+Δθ)，该信号通过自适应幅度归一电路18后幅度被调节到一个固定的大小，此时的信号与可控频率源22产生正弦信号sin(ωt)相比，相位发生了变化，通过相位比较电路19将两者的相位差检测出来并送入单片机20，该相位差由基本谐振腔所产生的光孤子的中心波长所决定，当单片机20检测到中心波长与预先设定的中心波长发生变化时，会通过温度控制电路21对中心波长调谐装置6中的布拉格光栅的温度进行调节，以反向影响基本谐振腔中光孤子的中心波长，进而实现稳定中心波长的目的，最终的光孤子信号从第二光耦合器12的10％输出端进行输出。