一种非易失性存储器的编程方法及装置

摘要

本发明实施例提供了一种非易失性存储器的编程方法及装置，涉及存储器技术领域。本发明实施例将静态随机存储器中的待编程数据与非易失性存储器中的数据信息进行第一校验，并将第一校验结果回写至静态随机存储器内，对第一校验中校验失败的数据信息进行编程操作，根据第一校验结果对编程操作后的数据信息进行第二校验，确定编程是否成功。通过将校验结果回写至静态随机存储器中，再根据静态随机存储器中的校验结果判断是否对非易失性存储器中的数据信息进行编程，采用分时复用的思路，使静态随机存储器既可以存储待编程数据，又可以代替存储器件A存储校验结果，提高了逻辑电路的利用率，简化了逻辑结构，并缩小了电路的面积。

权利要求

1.一种非易失性存储器的编程方法，其特征在于，包括：依次读取静态随机存储器指定地址的待编程数据；

根据所述指定地址读取非易失性存储器中相应地址的数据信息；

将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内；

对所述第一校验中校验失败的数据信息进行编程操作；

根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功；

当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数；

所述根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功的步骤，包括：根据所述第一校验结果对所述编程操作后的数据信息进行第二校验；

当所述第一校验结果为0，且所述编程操作后的数据信息为1时，编程失败，将第二校验结果0回写至所述静态随机存储器的指定地址内；

当所述第一校验结果与所述编程操作后的数据信息均为0时，编程成功，将第二校验结果1回写至所述静态随机存储器的指定地址内。

2.根据权利要求1所述的方法，其特征在于，所述将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内的步骤，包括：将所述待编程数据与所述数据信息进行第一校验；

当所述待编程数据为0，且所述数据信息为1时，第一校验失败，将第一校验结果0回写至所述静态随机存储器的指定地址内；

当所述待编程数据为1，或所述待编程数据与所述数据信息均为0时，第一校验成功，将第一校验结果1回写至所述静态随机存储器的指定地址内。

3.根据权利要求1所述的方法，其特征在于，在所述依次读取静态随机存储器指定地址的待编程数据的步骤之前，还包括：依次将待编程数据写入静态随机存储器中。

4.根据权利要求1所述的方法，其特征在于，所述根据所述指定地址读取非易失性存储器中相应地址的数据信息的步骤，包括：根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息；

当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息。

5.根据权利要求1所述的方法，其特征在于，所述对所述第一校验中校验失败的数据信息进行编程操作的步骤，包括：当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作。

6.根据权利要求1所述的方法，其特征在于，所述编程操作为针对所述非易失性存储器中的数据信息施加编程脉冲的操作。

7.一种非易失性存储器的编程装置，其特征在于，包括：待编程数据读取模块，用于依次读取静态随机存储器指定地址的待编程数据；

数据信息读取模块，用于根据所述指定地址读取非易失性存储器中相应地址的数据信息；

第一校验模块，用于将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内；

编程操作模块，用于对所述第一校验中校验失败的数据信息进行编程操作；

第二校验模块，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功；

重复操作模块，用于当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数；

所述第二校验模块，包括：

第二校验子模块，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验；

第三回写子模块，用于当所述第一校验结果为0，且所述编程操作后的数据信息为1时，编程失败，将第二校验结果0回写至所述静态随机存储器的指定地址内；

第四回写子模块，用于当所述第一校验结果与所述编程操作后的数据信息均为0时，编程成功，将第二校验结果1回写至所述静态随机存储器的指定地址内。

8.根据权利要求7所述的装置，其特征在于，所述第一校验模块，包括：第一校验子模块，用于将所述待编程数据与所述数据信息进行第一校验；

第一回写子模块，用于当所述待编程数据为0，且所述数据信息为1时，第一校验失败，将第一校验结果0回写至所述静态随机存储器的指定地址内；

第二回写子模块，用于当所述待编程数据为1，或所述待编程数据与所述数据信息均为

0时，第一校验成功，将第一校验结果1回写至所述静态随机存储器的指定地址内。

说明书

一种非易失性存储器的编程方法及装置

技术领域

[0001] 本发明涉及存储器技术领域，特别是涉及一种非易失性存储器的编程方法及装置。

背景技术

[0002] 非易失性存储器是一种在断电情况下，能够保持所存储的数据的存储器，因此，非易失性存储器被广泛用作计算机、个人数字助理、移动电话、数字相机等电子产品的数据存储装置。

[0003] 目前，非易失性存储器的编程方法是将1个页面的待编程数据写入静态随机存储器中，将待编程数据与非易失性存储器中原本的数据信息进行校验，将校验结果存于一个额外的存储器件A中，再根据存储器件A中的校验结果判断是否对非易失性存储器中原本的数据信息进行编程。

[0004] 在发明人应用在先技术时，发现在先技术中的静态随机存储器仅用于存储待编程的数据，将待编程数据与非易失性存储器中的数据信息校验后的校验结果更新至存储器件A中，静态随机存储器便处于闲置状态，导致逻辑电路的利用率不高，且由于设置了额外的存储器件，造成电路的面积较大。

发明内容

[0005] 鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的非易失性存储器的编程方法及装置。

[0006] 依据本发明的一个方面，提供了一种非易失性存储器的编程方法，包括：

[0007] 依次读取静态随机存储器指定地址的待编程数据；

[0008] 根据所述指定地址读取非易失性存储器中相应地址的数据信息；

[0009] 将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内；

[0010] 对所述第一校验中校验失败的数据信息进行编程操作；

[0011] 根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功；

[0012] 当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。

[0013] 优选地，所述将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内的步骤，包括：

[0014] 将所述待编程数据与所述数据信息进行第一校验；

[0015] 当所述待编程数据为0，且所述数据信息为1时，第一校验失败，将第一校验结果0回写至所述静态随机存储器的指定地址内；

[0016] 当所述待编程数据为1，或所述待编程数据与所述数据信息均为0时，第一校验成功，将第一校验结果1回写至所述静态随机存储器的指定地址内。

[0017] 优选地，所述根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功的步骤，包括：

[0018] 根据所述第一校验结果对所述编程操作后的数据信息进行第二校验；

[0019] 当所述第一校验结果为0，且所述编程操作后的数据信息为1时，编程失败，将第二校验结果0回写至所述静态随机存储器的指定地址内；

[0020] 当所述第一校验结果与所述编程操作后的数据信息均为0时，编程成功，将第二校验结果1回写至所述静态随机存储器的指定地址内。

[0021] 优选地，在所述依次读取静态随机存储器指定地址的待编程数据的步骤之前，还包括：

[0022] 依次将待编程数据写入静态随机存储器中。

[0023] 优选地，所述根据所述指定地址读取非易失性存储器中相应地址的数据信息的步骤，包括：

[0024] 根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息；

[0025] 当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息。

[0026] 优选地，所述对所述第一校验中校验失败的数据信息进行编程操作的步骤，包括：

[0027] 当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作。

[0028] 优选地，所述编程操作为针对所述非易失性存储器中的数据信息施加编程脉冲的操作。

[0029] 根据本发明的另一方面，提供了一种非易失性存储器的编程装置，包括：

[0030] 待编程数据读取模块，用于依次读取静态随机存储器指定地址的待编程数据；

[0031] 数据信息读取模块，用于根据所述指定地址读取非易失性存储器中相应地址的数据信息；

[0032] 第一校验模块，用于将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内；

[0033] 编程操作模块，用于对所述第一校验中校验失败的数据信息进行编程操作；

[0034] 第二校验模块，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功；

[0035] 重复操作模块，用于当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。

[0036] 优选地，所述第一校验模块，包括：

[0037] 第一校验子模块，用于将所述待编程数据与所述数据信息进行第一校验；

[0038] 第一回写子模块，用于当所述待编程数据为0，且所述数据信息为1时，第一校验失败，将第一校验结果0回写至所述静态随机存储器的指定地址内；

[0039] 第二回写子模块，用于当所述待编程数据为1，或所述待编程数据与所述数据信息均为0时，第一校验成功，将第一校验结果1回写至所述静态随机存储器的指定地址内。

[0040] 优选地，所述第二校验模块，包括：

[0041] 第二校验子模块，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验；

[0042] 第三回写子模块，用于当所述第一校验结果为0，且所述编程操作后的数据信息为1时，编程失败，将第二校验结果0回写至所述静态随机存储器的指定地址内；

[0043] 第四回写子模块，用于当所述第一校验结果与所述编程操作后的数据信息均为0时，编程成功，将第二校验结果1回写至所述静态随机存储器的指定地址内。

[0044] 优选地，还包括：

[0045] 待编程数据写入模块，用于依次将待编程数据写入静态随机存储器中。

[0046] 优选地，所述数据信息读取模块，包括：

[0047] 数据信息读取确定模块，用于根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息；

[0048] 信息读取模块，用于当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息。

[0049] 优选地，所述编程操作模块，包括：

[0050] 编程模块，用于当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作。

[0051] 优选地，所述编程操作为针对所述非易失性存储器中的数据信息施加编程脉冲的操作。

[0052] 针对在先技术，本发明具备如下优点：

[0053] 本发明提供了一种非易失性存储器的编程方法及装置，通过依次读取静态随机存储器指定地址的待编程数据，根据所述指定地址读取非易失性存储器中相应地址的数据信息，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内，对所述第一校验中校验失败的数据信息进行编程操作，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。将待编程数据与非易失性存储器中的数据信息校验后的校验结果回写至静态随机存储器中，再根据静态随机存储器中的校验结果判断是否对非易失性存储器中的数据信息进行编程，采用分时复用的思路，使静态随机存储器既可以存储待编程数据，又可以代替存储器件A存储校验结果，提高了逻辑电路的利用率，简化了逻辑结构，并缩小了电路的面积。

[0054] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

[0055] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

[0056] 图1示出了本发明实施例一中的一种非易失性存储器的编程方法的流程图；

[0057] 图2示出了本发明实施例二中的一种非易失性存储器的编程方法的流程图；

[0058] 图3示出了本发明的校验原理的示意图；

[0059] 图4示出了本发明实施例三中的一种非易失性存储器的编程装置的结构框图；

[0060] 图5示出了本发明实施例四中的一种非易失性存储器的编程装置的结构框图。

具体实施方式

[0061] 下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

[0062] 实施例一

[0063] 参照图1，示出了本发明实施例一中的一种非易失性存储器的编程方法的流程图，具体可以包括如下步骤：

[0064] 步骤101，依次读取静态随机存储器指定地址的待编程数据。

[0065] 本发明实施例中，按照顺序依次读取静态随机存储器指定地址的待编程数据，对于静态随机存储器中的一个页面的待编程数据，从页面的首地址开始依次读取，直至读取到页面的尾地址。

[0066] 其中，一个页面也可描述成1page，1page数据为256byte(字节)，静态随机存储器也可描述为SRAM(Static Random Access Memory，静态随机存储器)。

[0067] 例如，在静态随机存储器中的某一行的0-255区间范围内存储着待编程数据，从页面的首地址0开始依次读取，直至读取到页面的尾地址255。

[0068] 步骤102，根据所述指定地址读取非易失性存储器中相应地址的数据信息。

[0069] 本发明实施例中，当在静态随机存储器中读取到某个指定地址的待编程数据时，根据指定地址在非易失性存储器中的相应地址内，读取数据信息。

[0070] 其中，静态随机存储器中指定地址的待编程数据，与非易失性存储器中相应地址内的数据信息一一对应，确保数据信息读取的准确性。非易失性存储器也可描述为NOR Flash。

[0071] 例如，当在静态随机存储器中读取到指定地址10的待编程数据时，在非易失性存储器中的相应地址内读取数据信息。

[0072] 步骤103，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内。

[0073] 本发明实施例中，将读取到待编程数据与数据信息进行第一校验，如果第一校验成功，则将第一校验结果1回写至静态随机存储器的指定地址内，将静态随机存储器中存储的待编程数据修改为第一校验结果1；如果第一校验失败，则将第一校验结果0回写至静态随机存储器的指定地址内，将静态随机存储器中存储的待编程数据修改为第一校验结果0。

[0074] 例如，当指定地址10的待编程数据与数据信息第一校验成功时，将第一校验结果1回写至静态随机存储器的指定地址10内；当指定地址10的待编程数据与数据信息第一校验失败时，将第一校验结果0回写至静态随机存储器的指定地址10内。

[0075] 步骤104，对所述第一校验中校验失败的数据信息进行编程操作。

[0076] 本发明实施例中，读取静态随机存储器中的第一校验结果，根据第一校验结果判断是否对非易失性存储器中的数据信息进行编程，对第一校验中校验成功的数据信息无需进行编程操作，对第一校验中校验失败的数据信息进行编程操作。

[0077] 例如，当读取到静态随机存储器中指定地址10的第一校验结果为1时，确定第一校验成功，无需对相应地址的数据信息进行编程操作；当读取到静态随机存储器中指定地址10的第一校验结果为0时，确定第一校验失败，对相应地址的数据信息进行编程操作。

[0078] 步骤105，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功。

[0079] 本发明实施例中，对第一校验中校验失败的数据信息进行编程操作后，再次读取静态随机存储器中的第一校验结果，根据第一校验结果对编程操作后的数据信息进行第二校验，确定编程是否成功。

[0080] 在实际应用中，对第一校验中校验失败的数据信息进行编程操作，编程操作后的数据信息有可能成功也有可能失败，因此，需要对编程操作后的数据信息进行第二校验，确定编程是否成功。若第一校验中校验失败的数据信息全部编程成功，则将第二校验结果1回写至静态随机存储器的指定地址内，结束编程；若第一校验中校验失败的数据信息编程失败，则将第二校验结果0回写至静态随机存储器的指定地址内，进入步骤106。

[0081] 例如，当静态随机存储器中指定地址10的第一校验结果为0时，对相应地址的数据信息进行编程操作，然后根据第一校验结果为0对编程操作后的数据信息进行第二校验，若编程操作后的数据信息为1时，编程失败；若编程操作后的数据信息为0时，编程成功。

[0082] 步骤106，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。

[0083] 本发明实施例中，当第一校验中校验失败的数据信息编程失败时，对编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功，或达到最大编程次数后还未编程成功，结束编程。

[0084] 例如，若编程操作后的数据信息为1时，编程失败，则对编程操作后的数据信息1重复进行编程操作与第二校验，直至数据信息为0时，编程成功；或重复进行编程操作与第二校验的次数达到最大编程次数后，结束编程，其中，最大编程次数根据实际情况具体设定，本发明实施例对此不做限制。

[0085] 本发明实施例提供了一种非易失性存储器的编程方法，通过依次读取静态随机存储器指定地址的待编程数据，根据所述指定地址读取非易失性存储器中相应地址的数据信息，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内，对所述第一校验中校验失败的数据信息进行编程操作，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。将待编程数据与非易失性存储器中的数据信息校验后的校验结果回写至静态随机存储器中，再根据静态随机存储器中的校验结果判断是否对非易失性存储器中的数据信息进行编程，采用分时复用的思路，使静态随机存储器既可以存储待编程数据，又可以代替存储器件A存储校验结果，提高了逻辑电路的利用率，简化了逻辑结构，并缩小了电路的面积。

[0086] 实施例二

[0087] 参照图2，示出了本发明实施例二中的一种非易失性存储器的编程方法的流程图，具体可以包括如下步骤：

[0088] 步骤201，依次将待编程数据写入静态随机存储器中。

[0089] 本发明实施例中，将待编程数据按照顺序依次写入到静态随机存储器中。

[0090] 步骤202，依次读取静态随机存储器指定地址的待编程数据。

[0091] 此步骤与实施例一中的步骤101相同，在此不再详述。

[0092] 步骤203，根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息。

[0093] 本发明实施例中，根据读取到的静态随机存储器指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息。

[0094] 当待编程数据全部为1时，无需读取非易失性存储器中相应地址的数据信息进行第一校验。根据校验原理，仅当待编程数据为0，且数据信息为1时，校验失败，校验结果为0；当待编程数据全部为1时，无需关注非易失性存储器中的数据信息具体的值，进行第一校验后的第一校验结果均为1，与待编程数据对应的二进制数据相同，因此，无需读取非易失性存储器中相应地址的数据信息进行第一校验。

[0095] 其中，二进制数据1表示erase cell(擦除单元)，二进制数据0表示program cell(编程单元)。

[0096] 步骤204，当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息。

[0097] 本发明实施例中，根据校验原理，当静态随机存储器指定地址的待编程数据不全部为1时，需要读取非易失性存储器中相应地址的数据信息。

[0098] 步骤205，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内。

[0099] 本发明实施例中，将读取到待编程数据与数据信息进行第一校验，如果第一校验成功，则将第一校验结果1回写至静态随机存储器的指定地址内；如果第一校验失败，则将第一校验结果0回写至静态随机存储器的指定地址内。

[0100] 具体的，将所述待编程数据与所述数据信息进行第一校验；当所述待编程数据为0，且所述数据信息为1时，第一校验失败，将第一校验结果0回写至所述静态随机存储器的指定地址内；当所述待编程数据为1，或所述待编程数据与所述数据信息均为0时，第一校验成功，将第一校验结果1回写至所述静态随机存储器的指定地址内。

[0101] 参照图3，示出了本发明的校验原理的示意图。

[0102] 非易失性存储器中的数据信息默认状态下全为1，本发明实施例根据待编程数据与数据信息的随机组合对校验原理进行说明。如图3所示，静态随机存储器中的待编程数据与非易失性存储器中的数据信息可能出现4种组合，分别为：待编程数据0与数据信息0，待编程数据0与数据信息1，待编程数据1与数据信息0，待编程数据1与数据信息1。

[0103] 在进行第一校验时，第一列的组合中，待编程数据与数据信息均为0，第一校验成功，将第一校验结果1回写至静态随机存储器的第一列对应的位置，将第一列中的待编程数据0擦除掉，在原本待编程数据0的位置写入第一校验结果1；第二列的组合中，待编程数据为0，数据信息为1，第一校验失败，将第一校验结果0回写至静态随机存储器的第二列对应的位置；第三列的组合中，待编程数据为1，数据信息为0，第一校验成功，将第一校验结果1回写至静态随机存储器的第三列对应的位置；第四列的组合中，待编程数据与数据信息均为1，第一校验成功，将第一校验结果1回写至静态随机存储器的第四列对应的位置。

[0104] 步骤206，当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作。

[0105] 本发明实施例中，当待编程数据与数据信息全部校验完成时，读取静态随机存储器中的第一校验结果，根据第一校验结果判断是否对非易失性存储器中的数据信息进行编程，对第一校验中校验成功的数据信息无需进行编程操作，对第一校验中校验失败的数据信息进行编程操作。

[0106] 其中，编程操作为针对非易失性存储器中的数据信息施加编程脉冲的操作，通过施加编程脉冲信号，对数据信息执行编程操作。

[0107] 当待编程数据与数据信息没有全部校验完成时，需要将当前地址切换至下一组地址，重复进行步骤202至步骤205，直至待编程数据与数据信息全部校验完成。

[0108] 如图3所示，对第一校验中校验失败的数据信息进行编程操作，在非易失性存储器的第二列对应的位置施加编程脉冲，对数据信息1进行编程，数据信息1经过编程操作，可能出现编程失败(a)或编程成功(b)两种情况。当编程失败时，第二列编程操作后的数据信息依旧为1，当编程成功时，第二列编程操作后的数据信息为0。

[0109] 步骤207，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功。

[0110] 具体的，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验；当所述第一校验结果为0，且所述编程操作后的数据信息为1时，编程失败，将第二校验结果0回写至所述静态随机存储器的指定地址内；当所述第一校验结果与所述编程操作后的数据信息均为0时，编程成功，将第二校验结果1回写至所述静态随机存储器的指定地址内。

[0111] 如图3所示，第二校验的原理与第一校验的原理相同，对编程失败(a)的情况进行说明，第二列的第一校验结果为0，第二列编程操作后的数据信息为1，则编程失败，第二校验结果为0，其余位置的数据信息未进行编程操作，第二校验结果为1，出现图3中的(c)所示的结果，将第二校验结果回写静态随机存储器的相应位置；对编程失败(b)的情况进行说明，第二列的第一校验结果为0，第二列编程操作后的数据信息为0，则编程成功，第二校验结果为1，其余位置的数据信息未进行编程操作，第二校验结果也为1，出现图3中的(d)所示的结果，将第二校验结果回写静态随机存储器的相应位置。

[0112] 步骤208，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。

[0113] 此步骤与实施例一中的步骤106相同，在此不再详述。

[0114] 本发明实施例提供了一种非易失性存储器的编程方法，通过依次将待编程数据写入静态随机存储器中，依次读取静态随机存储器指定地址的待编程数据，根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息，当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内，当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。将待编程数据与非易失性存储器中的数据信息校验后的校验结果回写至静态随机存储器中，再根据静态随机存储器中的校验结果判断是否对非易失性存储器中的数据信息进行编程，采用分时复用的思路，使静态随机存储器既可以存储待编程数据，又可以代替存储器件A存储校验结果，提高了逻辑电路的利用率，简化了逻辑结构，并缩小了电路的面积。

[0115] 对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

[0116] 实施例三

[0117] 参照图4，示出了本发明实施例三中的一种非易失性存储器的编程装置的结构框图。

[0118] 本发明实施例的非易失性存储器的编程装置400包括：

[0119] 待编程数据读取模块401，用于依次读取静态随机存储器指定地址的待编程数据。

[0120] 数据信息读取模块402，用于根据所述指定地址读取非易失性存储器中相应地址的数据信息。

[0121] 第一校验模块403，用于将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内。

[0122] 编程操作模块404，用于对所述第一校验中校验失败的数据信息进行编程操作。

[0123] 第二校验模块405，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功。

[0124] 重复操作模块406，用于当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。

[0125] 本发明实施例提供了一种非易失性存储器的编程装置，通过依次读取静态随机存储器指定地址的待编程数据，根据所述指定地址读取非易失性存储器中相应地址的数据信息，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内，对所述第一校验中校验失败的数据信息进行编程操作，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。将待编程数据与非易失性存储器中的数据信息校验后的校验结果回写至静态随机存储器中，再根据静态随机存储器中的校验结果判断是否对非易失性存储器中的数据信息进行编程，采用分时复用的思路，使静态随机存储器既可以存储待编程数据，又可以代替存储器件A存储校验结果，提高了逻辑电路的利用率，简化了逻辑结构，并缩小了电路的面积。

[0126] 实施例四

[0127] 参照图5，示出了本发明实施例四中的一种非易失性存储器的编程装置的结构框图。

[0128] 本发明实施例的非易失性存储器的编程装置500包括：

[0129] 待编程数据写入模块501，用于依次将待编程数据写入静态随机存储器中。

[0130] 待编程数据读取模块502，用于依次读取静态随机存储器指定地址的待编程数据。

[0131] 数据信息读取确定模块503，用于根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息。

[0132] 信息读取模块504，用于当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息。

[0133] 第一校验模块505，用于将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内。

[0134] 在本发明实施例中，所述第一校验模块505，可以包括：

[0135] 第一校验子模块5051，用于将所述待编程数据与所述数据信息进行第一校验；

[0136] 第一回写子模块5052，用于当所述待编程数据为0，且所述数据信息为1时，第一校验失败，将第一校验结果0回写至所述静态随机存储器的指定地址内；

[0137] 第二回写子模块5053，用于当所述待编程数据为1，或所述待编程数据与所述数据信息均为0时，第一校验成功，将第一校验结果1回写至所述静态随机存储器的指定地址内。

[0138] 编程模块506，用于当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作。

[0139] 其中，所述编程操作为针对所述非易失性存储器中的数据信息施加编程脉冲的操作。

[0140] 第二校验模块507，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功。

[0141] 在本发明实施例中，所述第二校验模块507，可以包括：

[0142] 第二校验子模块5071，用于根据所述第一校验结果对所述编程操作后的数据信息进行第二校验；

[0143] 第三回写子模块5072，用于当所述第一校验结果为0，且所述编程操作后的数据信息为1时，编程失败，将第二校验结果0回写至所述静态随机存储器的指定地址内；

[0144] 第四回写子模块5073，用于当所述第一校验结果与所述编程操作后的数据信息均为0时，编程成功，将第二校验结果1回写至所述静态随机存储器的指定地址内。

[0145] 重复操作模块508，用于当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。

[0146] 本发明实施例提供了一种非易失性存储器的编程装置，通过依次将待编程数据写入静态随机存储器中，依次读取静态随机存储器指定地址的待编程数据，根据所述指定地址的待编程数据，确定是否需要读取非易失性存储器中相应地址的数据信息，当所述待编程数据不全部为1时，读取非易失性存储器中相应地址的数据信息，将所述待编程数据与所述数据信息进行第一校验，并将第一校验结果回写至所述静态随机存储器的指定地址内，当所述待编程数据与所述数据信息全部校验完成时，对所述第一校验中校验失败的数据信息进行编程操作，根据所述第一校验结果对所述编程操作后的数据信息进行第二校验，确定编程是否成功，当所述编程失败时，对所述编程操作后的数据信息重复进行编程操作与第二校验，直至编程成功或达到最大编程次数。将待编程数据与非易失性存储器中的数据信息校验后的校验结果回写至静态随机存储器中，再根据静态随机存储器中的校验结果判断是否对非易失性存储器中的数据信息进行编程，采用分时复用的思路，使静态随机存储器既可以存储待编程数据，又可以代替存储器件A存储校验结果，提高了逻辑电路的利用率，简化了逻辑结构，并缩小了电路的面积。

[0147] 对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

[0148] 在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。

[0149] 在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

[0150] 类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

[0151] 本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

[0152] 此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

[0153] 本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的非易失性存储器的编程设备中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

[0154] 应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。