电子封装件及其制法

摘要

一种电子封装件及其制法，通过于第一线路结构上设置电子元件与多个不同高度的导电柱与支撑件，再将块体设于支撑件上，之后形成包覆该电子元件、块体、支撑件与导电柱的包覆层，使该电子元件外围覆盖有块体与支撑件，以于该电子封装件运作时，避免该电子元件遭受外界的电磁干扰。

权利要求

1.一种电子封装件，其特征为，该电子封装件包括：第一线路结构，其具有相对的第一侧与第二侧；

多个导电柱，其设于该第一侧上并电性连接该第一线路结构；

多个支撑件，其设于该第一线路结构的第一侧上；

电子元件，其结合并电性连接至该第一线路结构的第一侧上；

块体，其设于该支撑件上以遮盖该电子元件；

包覆层，其形成于该第一线路结构的第一侧上，以包覆该电子元件、块体、支撑件与该导电柱；以及第二线路结构，其形成于该包覆层上且电性连接该导电柱。

2.根据权利要求1所述的电子封装件，其特征为，该电子元件以覆晶方式设于该第一线路结构上。

3.根据权利要求1所述的电子封装件，其特征为，该支撑件相对该第一侧的高度小于该导电柱相对该第一侧的高度。

4.根据权利要求1所述的电子封装件，其特征为，该支撑件位于该电子元件与该导电柱之间。

5.根据权利要求1所述的电子封装件，其特征为，形成该支撑件与该块体的材质为导电材。

6.根据权利要求1所述的电子封装件，其特征为，该支撑件用以接地。

7.根据权利要求1所述的电子封装件，其特征为，该块体的顶面外露出该包覆层。

8.根据权利要求1所述的电子封装件，其特征为，该第二线路结构连接该块体。

9.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第一线路结构的第二侧上的多个导电元件。

10.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第二线路结构上的多个导电元件。

11.一种电子封装件的制法，其特征为，该制法包括：提供一具有相对的第一侧与第二侧的第一线路结构，且于该第一侧上形成有多个导电柱与多个支撑件并接置有至少一电子元件；

设置块体于该支撑件上，以令该块体遮盖该电子元件；

形成包覆层于该第一线路结构的第一侧上，以令该包覆层包覆该电子元件、该块体、该支撑件与该导电柱；以及形成第二线路结构于该包覆层上，且令该第二线路结构电性连接该导电柱。

12.根据权利要求11所述的电子封装件的制法，其特征为，该电子元件以覆晶方式设于该第一线路结构上。

13.根据权利要求11所述的电子封装件的制法，其特征为，该支撑件相对该第一侧的高度小于该导电柱相对该第一侧的高度。

14.根据权利要求11所述的电子封装件的制法，其特征为，该支撑件位于该电子元件与该导电柱之间。

15.根据权利要求11所述的电子封装件的制法，其特征为，形成该支撑件与该块体的材质为导电材。

16.根据权利要求11所述的电子封装件的制法，其特征为，该支撑件用以接地。

17.根据权利要求11所述的电子封装件的制法，其特征为，该块体的顶面外露出该包覆层。

18.根据权利要求11所述的电子封装件的制法，其特征为，该第二线路结构连接该块体。

19.根据权利要求11所述的电子封装件的制法，其特征为，该制法还包括形成多个导电元件于该第一线路结构的第二侧上。

20.根据权利要求11所述的电子封装件的制法，其特征为，该制法还包括形成多个导电元件于该第二线路结构上。

21.根据权利要求11所述的电子封装件的制法，其特征为，设置该块体的制程包括：结合一导电盖件于该导电柱与该支撑件上，其中，该导电盖件包含设于该支撑件上的该块体及通过多个支架连接该块体的框架，且该框架设于该导电柱上；以及于形成该包覆层后，移除该框架。

22.根据权利要求21所述的电子封装件的制法，其特征为，该制法还包括于形成该包覆层后，移除该支架。

说明书

电子封装件及其制法

技术领域

[0001] 本发明有关一种封装技术，尤指一种避免电磁干扰的半导体封装件及其制法。

背景技术

[0002] 随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子产品及设于其中的电子封装件微型化(miniaturization)的需求，遂发展出芯片尺寸封装件(Chip Scale Package,CSP)的技术，其特征在于此种芯片尺寸封装件仅具有与芯片尺寸相等或略大的尺寸。

[0003] 图1A至图1E为现有芯片尺寸封装件1的制法的剖面示意图。

[0004] 如图1A所示，形成一热化离形胶层(thermal release tape)100于一承载件10上。

[0005] 接着，置放多个半导体元件11于该热化离形胶层100上，该些半导体元件11具有相对的作用面11a与非作用面11b，各该作用面11a上均具有多个电极垫110，且各该作用面11a黏着于该热化离形胶层100上。

[0006] 如图1B所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体元件11。

[0007] 如图1C所示，烘烤该封装胶体14以硬化该热化离形胶层100并移除该热化离形胶层100与该承载件10，以外露出该半导体元件11的作用面11a。

[0008] 如图1D所示，形成一线路结构16于该封装胶体14与该半导体元件11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。

[0009] 如图1E所示，沿如图1D所示的切割路径L进行切单制程，以获取多个个芯片尺寸封装件1。

[0010] 惟，现有芯片尺寸封装件1中，其仅能将半导体元件11置放于单一层中，故终端产品的应用受到大幅的限制。据此，业界遂开发出立体式的晶圆级系统封装(Wafer Level System in Package，简称WLSiP)结构，以符合现今终端产品应用的需求。

[0011] 图2A至图2E为现有WLSiP型式电子封装件2的制法的剖面示意图。

[0012] 如图2A所示，于一具有离型层90及结合层91的承载板9上结合一第一线路结构20，该第一线路结构20具有相对的第一侧20a与第二侧20b并以其第二侧20b结合至该结合层91上，且该第一线路结构20包括有第一绝缘层200与设于该第一绝缘层200上的第一线路重布层(redistribution layer，简称RDL)201。

[0013] 接着，于该第一侧20a上形成多个电性连接该第一线路结构20的导电柱23，且设置第一电子元件21于该第一线路结构20的第一侧20a上。该第一电子元件21具有相对的作用面21a与非作用面21b，该第一电子元件21以其非作用面21b通过一结合层214黏固于该第一线路结构20的第一侧20a上，而该作用面21a具有多个电极垫210，其上形成有导电体212，另于该作用面21a上形成有一绝缘层211，以令该绝缘层211覆盖该些电极垫220与该些导电体212。

[0014] 如图2B所示，形成一包覆层25于该第一线路结构20的第一侧20a上，以包覆该第一电子元件21与该些导电柱23，且令该包覆层25的表面齐平该绝缘层211的表面、该导电柱23的端面与该导电体212的端面，使该绝缘层211的表面、该导电柱23的端面与该导电体212的端面外露出该包覆层25。

[0015] 如图2C所示，形成一第二线路结构26于该包覆层25上，且令该第二线路结构26电性连接该些导电柱23与该导电体212，其中，该第二线路结构26包括多个第二绝缘层260,260’及设于该第二绝缘层260,260’上的多个第二线路重布层(RDL)261,261’。

[0016] 如图2D所示，移除该承载板9及其上的离型层90。接着，形成一绝缘保护层28于该结合层91上，再形成多个开孔于该绝缘保护层28与该结合层91中，以令该第一线路重布层201的部分表面外露于该些开孔，俾供结合多个如焊球的导电元件27于该第一线路结构20的第二侧20b上，以接置第二电子元件22。

[0017] 如图2E所示，形成一封装层24于该第一线路结构20的第二侧20b上，以包覆该些第二电子元件22。接着，形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)270于最外层的第二线路重布层261’上，以形成多个如焊球的导电元件27’，俾供接置如封装结构或芯片等电子装置(图略)。

[0018] 然而，现有电子封装件2于运作时，位于该第一与第二线路结构20,26之间的第一电子元件21对于外界电磁波非常敏感，不仅会使该第一电子元件21无法进行正常运作，且外界电磁波亦有可能损毁该第一电子元件21。

[0019] 因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

[0020] 鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，避免该电子元件遭受外界的电磁干扰。

[0021] 本发明的电子封装件，包括：第一线路结构，其具有相对的第一侧与第二侧；多个导电柱，其设于该第一侧上并电性连接该第一线路结构；多个支撑件，其设于该第一线路结构的第一侧上；电子元件，其结合并电性连接至该第一线路结构的第一侧上；块体，其设于该支撑件上以遮盖该电子元件；包覆层，其形成于该第一线路结构的第一侧上，以包覆该电子元件、块体、支撑件与该导电柱；以及第二线路结构，其形成于该包覆层上且电性连接该导电柱。

[0022] 本发明亦提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的第一线路结构，且于该第一侧上形成有多个导电柱与多个支撑件，并接置有至少一电子元件；设置块体于该支撑件上，以令该块体遮盖该电子元件；形成包覆层于该第一线路结构的第一侧上，以令该包覆层包覆该电子元件、该块体、该支撑件与该导电柱；以及形成第二线路结构于该包覆层上，且令该第二线路结构电性连接该导电柱。

[0023] 前述的制法中，设置该块体的制程包括：结合一导电盖件于该导电柱与该支撑件上，其中，该导电盖件包含设于该支撑件上的该块体及通过多个支架连接该块体的框架，且该框架设于该导电柱上；以及于形成该包覆层后，移除该框架。进一步，可于形成该包覆层后，一并移除该支架。

[0024] 前述的电子封装件及其制法中，该电子元件以覆晶方式设于该第一线路结构上。

[0025] 前述的电子封装件及其制法中，该支撑件相对该第一侧的高度小于该导电柱相对该第一侧的高度。

[0026] 前述的电子封装件及其制法中，该支撑件位于该电子元件与该导电柱之间。

[0027] 前述的电子封装件及其制法中，该支撑件用以接地。

[0028] 前述的电子封装件及其制法中，形成该支撑件与块体的材质为导电材。

[0029] 前述的电子封装件及其制法中，该块体的顶面外露出该包覆层。

[0030] 前述的电子封装件及其制法中，该第二线路结构连接该块体。

[0031] 前述的电子封装件及其制法中，还包括形成多个导电元件于该第一线路结构的第二侧上。

[0032] 前述的电子封装件及其制法中，还包括形成多个导电元件于该第二线路结构上。

[0033] 由上可知，本发明的电子封装件及其制法，主要通过该块体与支撑件的设计，使该电子元件外围覆盖有屏蔽结构，以于运作该电子封装件时，该电子元件不会遭受外界的电磁干扰。

[0034] 再者，本发明利用金属框架作成屏蔽用的块体，因而无需以电镀或溅渡方式形成金属屏蔽层，不仅能降低制程成本，且能维持电子产品的一致性。

附图说明

[0035] 图1A至图1E为现有芯片尺寸封装件的制法的剖面示意图；

[0036] 图2A至图2E为现有WLSiP型式电子封装件的制法的剖面示意图；

[0037] 图3A至图3G为本发明的电子封装件的制法的剖面示意图；

[0038] 图3C’为对应图3C的局部上视平面图；以及

[0039] 图3D’为对应图3D的另一实施例的剖面示意图。

[0040] 符号说明：

[0041] 1                   芯片尺寸封装件

[0042] 10                  承载件

[0043] 100                 热化离形胶层

[0044] 11                  半导体元件

[0045] 11a,21a,31a         作用面

[0046] 11b,21b,31b         非作用面

[0047] 110,210,310         电极垫

[0048] 14                  封装胶体

[0049] 16                  线路结构

[0050] 17,27,27’,37,37’   导电元件

[0051] 18,28,38            绝缘保护层

[0052] 2,3                 电子封装件

[0053] 20,30               第一线路结构

[0054] 20a,30a             第一侧

[0055] 20b,30b             第二侧

[0056] 200,300             第一绝缘层

[0057] 201,301             第一线路重布层

[0058] 21                  第一电子元件

[0059] 211,311             绝缘层

[0060] 212,312             导电体

[0061] 214,91              结合层

[0062] 22                  第二电子元件

[0063] 23,33               导电柱

[0064] 24                  封装层

[0065] 25,35               包覆层

[0066] 26,36               第二线路结构

[0067] 260,260’,360,360’  第二绝缘层

[0068] 261,261’,361,361’  第二线路重布层

[0069] 270,370            凸块底下金属层

[0070] 31                 电子元件

[0071] 32                 导电盖件

[0072] 320                块体

[0073] 321                框架

[0074] 321’              支架

[0075] 34                 支撑件

[0076] 4                  电子装置

[0077] 40                 芯片

[0078] 9                  承载板

[0079] 90                 离型层

[0080] L,S                切割路径。

具体实施方式

[0081] 以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

[0082] 须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

[0083] 图3A至图3G为本发明的电子封装件3的制法的剖面示意图。

[0084] 如图3A所示，于一承载板9上形成具有相对的第一侧30a与第二侧30b的第一线路结构30，并该第一侧30a上形成有多个导电柱33与多个支撑件34，且以该第二侧30b结合至该承载板9上。

[0085] 于本实施例中，该承载板9为如玻璃的半导体材质的圆形板体，其上以例如涂布方式依序形成有一离型层90与一结合层91，以供该第一线路结构30设于该结合层91上。

[0086] 再者，该第一线路结构30包括至少一第一绝缘层300与设于该第一绝缘层300上的一第一线路重布层(redistribution layer，简称RDL)301。具体地，形成该第一线路重布层301的材质为例如铜，且形成该第一绝缘层300的材质为介电材，例如聚对二唑苯
(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)。

[0087] 又，该导电柱33设于该第一线路重布层301上以电性连接该第一线路重布层301，且形成该导电柱33的材质为如铜的金属材或焊锡材。

[0088] 另外，该支撑件34设于该第一线路重布层301上以作为接地用，且形成该支撑件34的材质为如铜的金属材或焊锡材，并使该些导电柱33围绕于该些支撑件34外围，其中，该支撑件34相对该第一侧30a的高度h小于该导电柱33相对该第一侧30a的高度H。

[0089] 具体地，于本实施例中该支撑件34为柱状(亦可为片状)，其可与该导电柱33一同制作，例如，Double image制程。详言之，该导电柱33与该支撑件34可分开制作，例如，可不移除制作该导电柱33的光阻而直接形成制作该支撑件34的光阻，以形成高低柱，再移除该两层光阻；或者，先形成低柱(该支撑件34)并移除其所用的光阻，再形成高柱(该导电柱33)并移除其所用的光阻；或者移除制作该导电柱33的光阻再设置另一光阻而形成该支撑件34。因此，有关该导电柱33与该支撑件34的制作方式繁多，并不限前述。

[0090] 如图3B所示，结合至少一电子元件31至该第一线路结构30的第一侧30a上，且该电子元件31电性连接至该第一线路结构30，并使该些支撑件34围绕于该电子元件31外围，以令该支撑件34位于该电子元件31与该导电柱33之间。

[0091] 于本实施例中，该电子元件31为半导体元件为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件31为半导体芯片，其具有相对的作用面31a与非作用面31b，该作用面31a具有多个电极垫310，且该电子元件31以覆晶方式(如通过多个具有铜块311a的焊锡凸块311)电性连接该第一线路重布层301与该电极垫310。

[0092] 如图3C所示，结合一导电盖件32于该导电柱33与该支撑件34上，使该导电盖件32遮盖该电子元件30。

[0093] 于本实施例中，该导电盖件32为金属体，其包含框架321与块体320，该框架321通过多个支架321’连接该块体320，如第3C’图所示，且该框架321连接该导电柱33上，而该块体320连接该支撑件34上以遮盖该电子元件30。

[0094] 如图3D所示，形成一包覆层35于该第一线路结构30的第一侧30a上，以令该包覆层35包覆该电子元件31、该导电盖件32、该些导电柱33与该些支撑件34，再通过整平制程，令该导电柱33的端面与该块体320外露出该包覆层35。

[0095] 于本实施例中，该包覆层35为绝缘材，如环氧树脂(epoxy)的封装胶体，其可用压合(lamination)或模压(molding)的方式形成于该第一线路结构30的第一侧30a上。

[0096] 再者，该整平制程通过研磨方式，移除该导电柱33的部分材质、该导电盖件32的框架321(含支架321’)与该包覆层35的部分材质，令该导电柱33的端面与该块体320的顶面齐平该包覆层35的表面。

[0097] 又，该块体320亦可不外露于该包覆层35的表面。如图3D’所示，该框架321可通过弯折该支架321’以下压该块体320，使该框架321与该块体320形成高度差(stand off high)，故当形成该包覆层35于该第一线路结构30的第一侧30a上后，该框架321会凸设于该包覆层35外，再通过整平制程，移除该框架321，使该支架321’与该块体320埋设于该包覆层35中。

[0098] 如图3E所示，形成一第二线路结构36于该包覆层35上，且令该第二线路结构36电性连接该些导电柱33与该块体320。

[0099] 于本实施例中，该第二线路结构36包括多个第二绝缘层360、及设于该第二绝缘层360上的多个第二线路重布层361，且最外层的第二绝缘层360’可作为防焊层，以令最外层的第二线路重布层361’外露于该防焊层。或者，该第二线路结构36亦可仅包括单一第二绝缘层360及单一第二线路重布层361。

[0100] 再者，形成该第二线路重布层361,361’的材质为铜，且形成该第二绝缘层360,360’的材质为如聚对二唑苯(PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)的介电材。

[0101] 如图3F所示，移除该承载板9及其上的离型层90。接着，形成一如防焊层的绝缘保护层38于该第一线路结构30的第二侧30b上的结合层91上。

[0102] 如图3G所示，沿如图3F所示的切割路径S进行切单制程，以完成本发明的电子封装件3。

[0103] 于本实施例中，可形成一凸块底下金属层(UBM)370于最外层的第二线路重布层361’上，以结合多个如焊球的导电元件37于最外层的第二线路重布层361’上，俾供接置其它电子结构(如另一封装件、或如现有第二电子元件22的芯片)。

[0104] 另外，可形成多个开孔于该绝缘保护层38与该结合层91上，以令该第一线路重布层301外露于该些开孔，俾供形成多个如焊球的导电元件37’于该第一线路结构30的第二侧30b上，以接置如含芯片40的封装结构或其它电子结构(如另一封装件或芯片)的电子装置
4。

[0105] 因此，本发明的电子封装件3的制法通过该导电盖件32的块体320作为屏蔽结构，以阻隔外界电磁波对于该第一与第二线路结构30,36之间的电子元件31的干扰，使本发明的电子元件31得以正常运作，且能避免外界电磁波损毁该电子元件31。

[0106] 再者，本发明的制法以简易的金属框架321上的金属块体320作为屏蔽结构，因而无需以电镀或溅渡方式形成金属屏蔽层，故可降低制程成本。

[0107] 又，本发明的制法使该电子封装件3的外观大致不变，因而得以维持电子产品的一致性。

[0108] 本发明亦提供一种电子封装件3，其包括：一第一线路结构30、多个导电柱33、一电子元件31、一块体320、多个支撑件34、一包覆层35以及一第二线路结构36。

[0109] 所述的第一线路结构30具有相对的第一侧30a与第二侧30b。

[0110] 所述的导电柱33设于该第一侧30a上并电性连接该第一线路结构30。

[0111] 所述的支撑件34设于该第一线路结构30的第一侧30a上。

[0112] 所述的第一电子元件31结合并电性连接至该第一线路结构30。

[0113] 所述的块体320设于该支撑件34上并遮盖该第一电子元件31。

[0114] 所述的包覆层35形成于该第一线路结构30的第一侧30a上，以包覆该电子元件31、块体320、支撑件340与该些导电柱33，且令该导电柱33的端面外露于该包覆层35。

[0115] 所述的第二线路结构36形成于该包覆层35上且电性连接该导电柱33。

[0116] 于一实施例中，该电子元件31以覆晶方式设于该第一线路结构30的第一侧30a上。

[0117] 于一实施例中，该支撑件34相对该第一侧30a的高度h小于该导电柱33相对该第一侧30a的高度H。

[0118] 于一实施例中，该支撑件34位于该电子元件31与该导电柱33之间。

[0119] 于一实施例中，该支撑件34为导电材。

[0120] 于一实施例中，该块体320为导电材。

[0121] 于一实施例中，该块体320外露于该包覆层35。

[0122] 于一实施例中，该第二线路结构36连接该块体320。

[0123] 于一实施例中，该电子封装件3还包括多个导电元件37’，形成于该第一线路结构30的第二侧30b上。

[0124] 于一实施例中，该电子封装件3还包括多个导电元件37，形成于该第二线路结构36上。

[0125] 综上所述，本发明的电子封装件及其制法，通过该块体与支撑件作为该电子元件的屏蔽结构，避免该电子元件遭受外界的电磁干扰，使该电子封装件的电性功能得以正常运作。

[0126] 再者，本发明利用简易的金属框架上的块体作为屏蔽结构，因而无需以电镀或溅渡方式形成金属屏蔽层，不仅能降低制程成本，且能维持电子产品的一致性。

[0127] 上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。