一种1S1R型相变存储单元结构及其制备方法

摘要

本发明公开了一种1S1R型相变存储单元结构及其制备方法，依次层叠设置的顶电极层、OTS层、中间电极层、绝缘层、底电极层和衬底；中间电极层与绝缘层的接触面中部位置向中间电极层内凹陷，凹陷处置有相变材料层；绝缘层在相变材料层对应的位置设有贯穿绝缘层的加热电极，加热电极一端连接相变材料层，另一端连接底电极层。优点在于，采用包裹式的中间电极层，通过按照蘑菇型单元热量分布的形状调整相变材料层的直径与高度，使得热量分布更加均匀。增加了相变材料层与中间电极层的接触面积，从而减小与中间电极层接触区域的相变材料的电流密度，避免突变热对该区域的局部编程，提升阻值分布，减小误操作可能，提高提升相变存储单元可靠性。

权利要求

1.一种1S1R型相变存储单元结构，其特征在于，包括：依次层叠设置的顶电极层(190)、OTS层(170)、中间电极层(150)、绝缘层(130)、底电极层(120)和衬底(110)；所述的中间电极层(150)与绝缘层(130)的接触面中部位置向中间电极层(150)内凹陷，凹陷处置有相变材料层(160)，中间电极层(150)形成对相变材料层(160)包裹式设置；所述的绝缘层(130)在相变材料层(160)对应的位置设有贯穿绝缘层(130)的加热电极(140)，所述的加热电极(140)一端连接相变材料层(160)，另一端连接底电极层(120)。

2.根据权利要求1所述1S1R型相变存储单元结构，其特征在于，所述的顶电极层(190)和OTS层(170)之间还设有散热电极层(180)。

3.根据权利要求1所述1S1R型相变存储单元结构，其特征在于，所述的凹陷处形状为圆柱体，且与中间电极层(150)、加热电极(140)同轴布置。

4.根据权利要求3所述1S1R型相变存储单元结构，其特征在于，所述的相变材料层(160)直径范围为20nm至200nm，高度与所述直径的比例为1/3至1/2。

5.根据权利要求1或4所述1S1R型相变存储单元结构，其特征在于，所述的加热电极(140)直径范围在10nm到100nm之间，且所述的加热电极(140)直径小于相变材料层(160)直径。

6.根据权利要求1所述1S1R型相变存储单元结构，其特征在于，所述的OTS层(170)是突然转换型OTS。

7.一种1S1R型相变存储单元结构的制备方法，其特征在于，包括以下步骤：

S1、在衬底(110)上制备底电极层(120)，然后在底电极层(120)上制备绝缘层(130)；

S2、在绝缘层(130)法线方向采用电子束曝光和刻蚀法刻出第一通孔，在第一通孔内制备加热电极(140)，使加热电极(140)表面与绝缘层(130)表面平齐；

S3、在绝缘层(130)上制备中间电极层(150)的第一段；在所述中间电极层(150)的第一段法线方向并与加热电极(140)对应的位置，采用电子束曝光和刻蚀法刻出第二通孔；在第二通孔内制备相变材料层(160)，使相变材料层(160)表面与中间电极层(150)的第一段表面平齐；

S4、在步骤S3得到的平齐表面上继续制备中间电极层(150)的第二段，得到完整的中间电极层(150)；

S5、在中间电极层(150)上制备OTS层(170)；在OTS层(170)上制备顶电极层(190)；

S6、采用标准半导体工艺刻蚀法分别引出底电极层(120)和顶电极层(190)的金属线，所述金属线用于与外设电路连接。

8.根据权利要求7所述1S1R型相变存储单元结构的制备方法，其特征在于，所述步骤S5中，在中间电极层(150)上制备OTS层(170)后，先在OTS层(170)上制备散热电极层(180)，然后再从散热电极层(180)上制备顶电极层(190)。

说明书

一种1S1R型相变存储单元结构及其制备方法

技术领域

[0001] 本发明涉及一种纳米级相变存储单元结构，尤其涉及一种1S1R型相变存储单元结构。

[0002] 本发明还涉及一种纳米级相变存储单元结构的制备方法，尤其涉及一种1S1R型相变存储单元结构的制备方法。

背景技术

[0003] 相变材料早期应用于光盘中，后来乃至今日成为PCRAM(phase change random access memory)的研究热点。在电存储领域，由于目前的主流非易失性存储器Flash将在大约20nm节点遇到自身的物理瓶颈，寻求下一代非易失性存储器成为了存储领域的发展主线。根据MarissaA.Caldwell等人的研究表明，相变材料的三维尺寸都在2nm-5nm时，依然可以表现出相变特性。因此，PCRAM凭借着自身小尺寸、非易失性、高速、低功耗等特性，成为了三大候选人之一(STTMRAM、PCRAM、RRAM)。

[0004] 相变材料通常有两个“态”，即“晶态”(crystalline)和“非晶态”(amorphous)，少部分材料具有两个“晶态”和一个“非晶态”。“晶态”对应材料原子排列有序、整齐的状态；“非晶态”则对应原子排列无序、混乱的状态。物质微观结构的差异造成了宏观特性的不同表现。以PCRAM为例，相变材料处于“晶态”时，存储单元此时表现为低阻值态LRS(Low-Resistance-State)；相变材料处于“非晶态”时，存储单元表现为高阻值态HRS(High-Resistance-State)。这里给出两个定义，存储单元从LRS转变为HRS的过程定义为“RESET”，从HRS转变为LRS的过程定义为“SET”。RESET和SET过程可以通过给存储单元外加激励(可以是激光或者电脉冲)的方式来实现。RESET脉冲幅值高，持续时间短，短时间内将存储单元内的相变材料升温至熔化温度Tm以上，随后脉冲被撤去，相变材料迅速降温至结晶温度Tc以下，逐渐变为HRS。SET脉冲将存储单元内的高阻态相变材料升温至Tm和Tc之间，使相变材料逐渐结晶，通常结晶速度有限，因此SET脉冲持续时间通常比RESET更长。具体参考图5。

[0005] 近年来PCRAM的发展主要围绕解决两个比较突出的问题，一是相对较长的SET延时；二是较高的RESET功耗。在采用新结构和新材料组分等方式下，相变材料的读写速度已经能够突破ns量级；但是，即使在尺寸缩小的情况下，RESET功耗问题依然没有得到较好的解决。因此，PCRAM的集成度并不高，目前PCRAM芯片原型的最大容量只有8G，这距离成熟的存储产品来说，仍有一定差距。

[0006] 为了实现PCRAM的高密度存储，存储单元的尺寸开始缩小到20nm及以下。但由于晶体管在相应尺寸下不能提供足够的电流来引发相变材料相变(尤其是RESET电流)，这给1T1R结构提出了巨大的挑战。1S1R结构通过将OTS层内嵌于相变存储单元，解决了电流驱动能力不足的问题。1S1R结构相比于1T1R结构来说，节约了更多的硅衬底面积，但1S1R存储单元的可靠性有待提高。下面对1S1R存储单元的可靠性进行进一步叙述。所述的1T1R结构即
1Transistor、1Resistance；1S1R结构即1Selector、1Resistance，通常采用具有OTS(Ovonic Threshold Switching)特性的材料作Selector，结构如图6。

[0007] 如图1～4所示，传统的OTS结构包括依次层叠的顶电极层顶电极层190、OTS层OTS层170和中间电极层中间电极层150。OTS层存在一个阈值电压和一个保持电压，我们希望OTS层导通后不占用太多的消耗，并且不会轻易关断，因此要求OTS层具有很低的保持电压Vhold，典型的V-I曲线如图2所示。1S1R结构可认为主要是OTS层+PCM层(相变材料层即phase change material)，参考图7。每次操作1S1R单元时，都需打开OTS层对PCM层进行操作，串联的OTS层存在发热局部结晶的可能。存储单元的编程脉冲通常为矩形脉冲，幅值固定，用Voperation表示，其中operation包括read、set、reset三种基本操作。

[0008] 对1S1R结构的PCRAM单元来说，如果OTS层的阈值电压设为Vth1，非晶态下的相变材料自身的阈值电压为Vth2。对整个相变存储单元的读操作有Vth1(Vth1+Vth2)但不可使PCM层融化，由于RESET需要较大热量，RESET操作有Vreset>(Vth1+Vth2)但过热容易重结晶。通常Vth1、Vth2在0.5V-2V左右，参考图4知对于PCM来说(不考虑OTS层)，0.8V左右的电压即可使PCM进行SET操作，1.2V左右电压可使PCM进行RESET操作。由于Voperation＝Vots+Vpcm，参考图2，Vots会很快变化到Vh左右再逐渐升高，Vh很小(0.2V左右甚至可掺杂至0V)，这样总会有一段时间，操作电压几乎都加在了相变单元上。这个脉冲的强度对PCM层来说很高，其产生大量的热很可能会引发存储单元的误操作，或者发生重结晶等影响单元阻值分布的情况。这对相变单元的可靠性产生很大影响。例如，参考图3，对于蘑菇型相变存储单元来说，活跃区(active region)靠近加热电极，为编程区域；而活跃区以外的相变材料在operation过程中基本不变化，一直处于晶态。上述问题中产生的热量会导致更多的相变材料非活跃区域融化，也就是说，扩大了“蘑菇形状”活跃区域的面积，影响单元阻值分布，从而降低单元的可靠性。

发明内容

[0009] 为了解决上述现有技术存在的问题，本发明目的在于提供一种适用于蘑菇型1S1R型的相变存储单元结构及其制备方法，相对于传统1S1R结构，该结构具有更优良的稳定性与可靠性。

[0010] 本发明所述的一种1S1R型相变存储单元结构，包括：依次层叠设置的顶电极层、OTS层、中间电极层、绝缘层、底电极层和衬底；所述的中间电极层与绝缘层的接触面中部位置向中间电极层内凹陷，凹陷处置有相变材料层；所述的绝缘层在相变材料层对应的位置设有贯穿绝缘层的加热电极，所述的加热电极一端连接相变材料层，另一端连接底电极层。

[0011] 优选地，所述的顶电极层和OTS层之间还设有散热电极层。

[0012] 优选地，所述的凹陷处形状为圆柱体，且与中间电极层、加热电极同轴布置。

[0013] 优选地，所述的相变材料层直径范围为20nm至200nm，高度与所述直径的比例为1/3至1/2。

[0014] 优选地，所述的加热电极直径范围在10nm到100nm之间，且所述的加热电极直径小于相变材料层直径。

[0015] 优选地，所述的OTS层是突然转换型OTS。

[0016] 本发明所述的一种1S1R型相变存储单元结构的制备方法，其特征在于，包括以下步骤：

[0017] S1、在衬底上制备底电极层，然后在底电极层上制备绝缘层；

[0018] S2、在绝缘层法线方向采用电子束曝光和刻蚀法刻出第一通孔，在第一通孔内制备加热电极，使加热电极表面与绝缘层表面平齐；

[0019] S3、在绝缘层上制备中间电极层的第一段；在所述中间电极层的第一段法线方向并与加热电极对应的位置，采用电子束曝光和刻蚀法刻出第二通孔；在第二通孔内制备相变材料层，使相变材料层表面与中间电极层的第一段表面平齐；

[0020] S4、在步骤S3得到的平齐表面上继续制备中间电极层的第二段，得到完整的中间电极层；

[0021] S5、在中间电极层上制备OTS层；在OTS层上制备顶电极层；

[0022] S6、采用标准半导体工艺刻蚀法分别引出底电极层和顶电极层的金属线，所述金属线用于与外设电路连接。

[0023] 优选地，所述步骤S5中，在中间电极层上制备OTS层后，先在OTS层上制备散热电极层，然后再从散热电极层上制备顶电极层。

[0024] 本发明所述的一种1S1R型相变存储单元结构及其制备方法，其优点在于，将中间电极层的形状改为“包裹式”，通过按照蘑菇型单元热量分布的形状调整相变材料层的直径与高度，使得热量分布更加均匀。还增加了相变材料层与中间电极层的接触面积，从而减小了与中间电极层接触区域的相变材料的电流密度，避免突变热对该区域的局部编程，从而提升阻值分布，减小误操作可能。另外加热电极附近非活跃区域体积的减小，更为有效的避免活跃区域变化带来的阻值变化、性能漂移。此外，散热电极层的使用，能够在OTS结构导通后将高热量导出，降低了OTS层自身结晶的可能，提升OTS结构选通特性的可靠性。

附图说明

[0025] 图1是现有技术中的OTS的结构示意图；

[0026] 图2是图1所示OTS结构的V-I特性图。

[0027] 图3是现有技术中的蘑菇型相变存储单元结构示意图；

[0028] 图4是图3所示相变存储单元的V-I特性图。

[0029] 图5是现有技术中相变材料的SET和RESET转换示意图；

[0030] 图6是现有技术中1S1R型相变存储单元结构示意图；

[0031] 图7图6所述相变存储单元的V-I特性图；

[0032] 图8本发明所述1S1R型相变存储单元结构示意图。

[0033] 附图标记：110-衬底、120-底电极层、130-绝缘层、140-加热电极、150-中间电极层、160-相变材料层、170-OTS层、180-散热电极层、190-顶电极层。

具体实施方式

[0034] 如图5、6所示，本发明所述的一种1S1R型相变存储单元结构包括：依次层叠设置的顶电极层190、OTS层170、中间电极层150、绝缘层130、底电极层120和衬底110；所述的中间电极层150与绝缘层130的接触面中部位置向中间电极层150内凹陷，凹陷处置有相变材料层160，所述的电极层150形成对相变材料层160包裹式设置。所述的绝缘层130在相变材料层160对应的位置设有贯穿绝缘层130的加热电极140，所述的加热电极140一端连接相变材料层160，另一端连接底电极层120。所述的凹陷处形状为圆柱体，且与中间电极层150、加热电极140同轴布置，且所述的加热电极140直径小于相变材料层160直径。还可以在顶电极层190和OTS层170之间设置散热电极层180，起到散热更好的效果。顶电极层190、OTS层170和中间电极层150组成串联的OTS结构，相变材料层160、加热电极140和底电极层120组成蘑菇型结构，所述的OTS结构和蘑菇型结构形成串联。

[0035] 其中，

[0036] 所述的衬底110可采用Si或者SiO2。

[0037] 所述的底电极层120可以为Cu、Al、W、Ti等其他材料，材料优选为TiW或者TiN，优选厚度为50-200nm，优选半径为50-500nm。

[0038] 所述的绝缘层130的材料优选为SiO2或者SiN。绝缘层130内的加热电极140材料优选TiN或者氮化铝钛，但不限于此，直径优选为10-100nm。绝缘层130的厚度优选为50-200nm，加热电极140的厚度与绝缘层130厚度相同。

[0039] 所述的相变材料层160材料优选为Ge2Sb2Te5，优选直径为20-200nm，高度为直径的1/3到1/2。中间电极层150将相变材料层160包覆，但留有开口使相变材料层160与加热电极140接触。中间电极层150的优选材料为TiW或者TiN，优选厚度为50-200nm。

[0040] 所述的OTS层170是突然转换型OTS，不使用指数类型OTS；优选材料为硫系化合物合金，如Ge、Se、Te、O等元素，并允许掺杂一些Si、N、Al其他元素，其优选厚度为50-200nm。

[0041] 所述的散热电极层180优选材料为TiN或导热性更好的导电材料，其优选厚度为50-200nm。

[0042] 所述的顶电极层190优选材料为Al、金或铂，其优选厚度为50-200nm。

[0043] 结合图8和图6的比较，本发明所述一种所述1S1R型相变存储单元结构能得到更稳定、防误操作效果的原理在于：其一、使用包裹式的中间电极层150，增大了中间电极层150与相变材料层160非活跃区的接触面积，从而降低中间电极层150附近区域的电流密度，以此降低形成局部非晶的可能性，提升阻值分布并减小误操作可能。其二、相对现有的蘑菇型结构，本发明的相变材料层160直径更小，大为减小了加热电极附近的非活跃区域，避免过多非活跃区转化为非晶态，影响稳定性、性能漂移。其三、在OTS层170中加入散热电极层180，帮助OTS层170导热，降低OTS层170结晶几率，提升OTS结构选通稳定性。

[0044] 本发明还提供一种制备所述1S1R型相变存储单元结构的制备方法，具体步骤如下：

[0045] 步骤1：采用磁控溅射法在衬底110上制备TiW的底电极层120，底电极层120的厚度为200nm。制备该底电极层120的方法还可以选择溅射法、蒸发法、化学气相沉积法、低压化学气相沉积法、分子束外延法、原子层沉积法中的一种。而底电极层120的材料也可选择W、Al、Ag、Au、Pt、Ti、Cu中的一种，也可以是其他合金材料，或者上述金属材料的氧化物、氮化物。

[0046] 步骤2：在底电极层120上采用PECVD法制备绝缘层130，材料可采用氮化硅，优选厚度为200nm。

[0047] 步骤3：在绝缘层130上采用电子束曝光和刻蚀法制备第一通孔，第一通孔优选直径为10-100nm。

[0048] 步骤4：采用测控溅射法在步骤3的第一通孔中沉积加热金属材料，形成加热电极140。制备加热电极140的方法可选择溅射法、蒸发法、化学气相沉积法、低压化学气相沉积法、分子束外延法、原子层沉积法中的一种。加热电极140的材料为TiN或者Ti-Al-N中的一种，优选Ti-Al-N，优选直径10-100nm。

[0049] 步骤5：在绝缘层130和加热电极140的表面上采用PECVD法沉积中间电极层150的第一段，优选厚度为10-100nm，优选材料为TiN。

[0050] 步骤6：利用电子束曝光和刻蚀并贯穿步骤5中的中间电极层150第一段，露出加热电极140，形成第二通孔，第二通孔优选直径为20-200nm。

[0051] 步骤7：采用磁控溅射法在步骤6中形成的第二通孔内沉积相变材料，形成相变材料层160，相变材料优选材料为Ge2Sb2Te5。采用的方法可以选择溅射法、蒸发法、化学气相沉积法、低压化学气相沉积法、分子束外延法、原子层沉积法中的一种。如果为了精确控制，可以使用原子层沉积法。

[0052] 步骤8：采用PECVD法在步骤7的基础上沉积中间电极层150的第二段，优选厚度为50-150nm，材料与步骤5中使用材料相同，至此形成完整的中间电极层150。

[0053] 步骤9：采用磁控溅射法在中间电极层150上沉积OTS层170，优选材料为硫系化合物，最好是GeTe等Te基化合物，优选厚度为50-200nm。

[0054] 步骤10：可采用PECVD法沉积散热电极层180，优选材料为TiN或者具有更高导热性的金属及其合金，优选厚度为50-200nm。

[0055] 步骤11：采用磁控溅射法在散热电极层180上制备顶电极层190，顶电极层190的厚度为200nm。制备顶电极层190的方法可以选择溅射法、蒸发法、化学气相沉积法、低压化学气相沉积法、分子束外延法、原子层沉积法中的一种。而顶电极层190的材料也可选择W、Al、Ag、Au、Pt、Ti、Cu中的一种，也可以是其他合金材料，或者上述金属材料的氧化物、氮化物。

[0056] 步骤12：采用标准半导体工艺刻蚀法分别引出顶电极层190和底电极层120，形成与外设电路连接的金属线。至此，一个二端1S1R相变存储单元制备完成。

[0057] 对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。