一种自适应LDO电路

摘要

本申请提供了一种自适应LDO电路，包括：开环网络电路和闭环网络电路，其中，所述开环网络电路用于在负载电流低于第一预设值时运行；所述闭环网络电路用于检测所述负载电流的大小，并在检测到所述负载电流增大到所述第一预设值时开始运行。该自适应LDO电路，在空载时有极低的静态功耗，且能随时跟踪重载负载电流的变化，这样闭环网络能够根据负载电流的大小决定工作或者不工作，避免了额外的电路负载，降低了整体的功耗，而且电路运行从低负载到高负载是一个连贯的过程，瞬态响应良好。

权利要求

1.一种自适应LDO电路，其特征在于，包括：开环网络电路和闭环网络电路，其中，所述开环网络电路用于在负载电流低于第一预设值时运行；

所述闭环网络电路用于检测所述负载电流的大小，并在检测到所述负载电流增大到所述第一预设值时开始运行；

其中，所述开环网络电路包括：第一N型MOS管MN1、第二N型MOS管MN2、第一PNP型三极管PNP1和第一电阻R1；其中，所述第一N型MOS管MN1的栅极和漏极同时与电流源IBIAS2以及所述第二N型MOS管MN2的栅极相连，所述第一N型MOS管MN1的源极通过所述第一电阻R1与所述第一PNP型三极管PNP1的发射极相连，所述第一PNP型三极管PNP1的基极和集电极接地；所述第二N型MOS管MN2的漏极与电源相连，所述第二N型MOS管MN2的源极通过并联的负载电阻Rload和负载电容Cload接地。

2.根据权利要求1所述的自适应LDO电路，其特征在于，所述闭环网络电路包括：电流镜电路单元、检测电路单元以及第九N型MOS管MN9；

所述电流镜电路单元包括：第三N型MOS管MN3、第四N型MOS管MN4、第五N型MOS管MN5、第七N型MOS管MN7、第八N型MOS管MN8、第三P型MOS管MP3和第四P型MOS管MP4；

所述检测电路单元包括：第一P型MOS管MP1、第二P型MOS管MP2、所述第五N型MOS管MN5、第六N型MOS管MN6和所述第七N型MOS管MN7；

其中，所述第三N型MOS管MN3的栅极和漏极同时与电流源IBIAS1以及所述第四N型MOS管MN4的栅极、所述第五N型MOS管MN5的栅极相连，所述第三N型MOS管MN3的源级、所述第四N型MOS管MN4的源极和所述第五N型MOS管MN5的源极均接地；

所述第四NMOS管MN4的漏极与所述第三P型MOS管MP3的漏极、所述第九N型MOS管MN9的栅极相连；

所述第五N型MOS管MN5的漏极与所述第一P型MOS管MP1的栅极和漏极、所述第二P型MOS管MP2的栅极相连；

所述第一P型MOS管MP1的源级与所述开环网络电路中的第二N型MOS管MN2的源极、所述第九N型MOS管MN9的源极相连；

所述第二P型MOS管MP2的源级与所述第六N型MOS管MN6的源级相连，所述第二P型MOS管MP2的漏极与所述第七N型MOS管MN7的栅极和漏极、所述第八N型MOS管MN8的栅极相连；

所述第七N型MOS管MN7的源级和所述第八N型MOS管MN8的源极均接地；

所述第八N型MOS管MN8的漏极与所述第四P型MOS管MP4的栅极和漏极、所述第三P型MOS管MP3的栅极相连；

所述第九N型MOS管MN9的漏极、所述第三P型MOS管MP3的源级、所述第六N型MOS管MN6的漏极和所述第四P型MOS管MP4的源级均与电源相连；

所述第六N型MOS管MN6的栅极与所述开环网络电路中的第一N型MOS管MN1的栅极和漏极相连。

3.根据权利要求1所述的自适应LDO电路，其特征在于，所述第二N型MOS管MN2的宽长比是所述第一N型MOS管MN1的宽长比的50倍，电流源IBIAS2为200nA。

4.根据权利要求2所述的自适应LDO电路，其特征在于，所述第二N型MOS管MN2的宽长比是所述第六N型MOS管MN6的宽长比的100倍。

说明书

一种自适应LDO电路

技术领域

[0001] 本申请涉及集成电路技术领域，尤其涉及一种自适应LDO电路。

背景技术

[0002] 随着电子类产品的不断发展进步，电源管理技术在各种电子系统中得到了广泛应用，然而，无论哪种电子产品，都面临着一个问题，即如何高效的实现电源管理来延长使用寿命和提升性能，因此，这便对电源管理芯片提出了更高的要求。大多数芯片考虑到多种应用场景，一般采用多种运行模式，包括工作模式、待机模式等。

[0003] 如图1所示，传统的结构是采用两种LDO(Low Dropout Regulator，低压差线性稳压器)架构组合而成，为芯片在不同模式下分别供电。显然这种架构既增加了电路的复杂度，又由于在切换模式控制时，通过图1中的Mode进行模式切换，低负载情况下选择左侧的低负载路径，高负载情况下选择右侧的高负载路径，这个控制过程是一个离散的过程，对输出电压的瞬态特性影响较大，影响芯片的性能，而且功耗较高。

[0004] 有鉴于此，如何设计在空载负载电流条件下消耗极低静态功耗，同时兼顾正常工作模式电路的复杂程度，提升芯片的性能，仍是非常重要的研究课题。

发明内容

[0005] 有鉴于此，本申请提供了一种自适应LDO电路，在保证空载负载电流条件下消耗极低的静态功耗的基础上，同时兼顾正常工作模式电路的复杂程度，提升芯片的性能。

[0006] 为了实现上述目的，本申请提供了以下技术方案：

[0007] 一种自适应LDO电路，包括：开环网络电路和闭环网络电路，其中，[0008] 所述开环网络电路用于在负载电流低于第一预设值时运行；

[0009] 所述闭环网络电路用于检测所述负载电流的大小，并在检测到所述负载电流增大到所述第一预设值时开始运行。

[0010] 优选的，所述开环网络电路包括：第一N型MOS管MN1、第二N型MOS管MN2、第一PNP型三极管PNP1和第一电阻R1；其中，

[0011] 所述第一N型MOS管MN1的栅极和漏极同时与电流源IBIAS2以及所述第二N型MOS管MN2的栅极相连，所述第一N型MOS管MN1的源极通过所述第一电阻R1与所述第一PNP型三极管PNP1的发射极相连，所述第一PNP型三极管PNP1的基极和集电极接地；所述第二N型MOS管MN2的漏极与电源相连，所述第二N型MOS管MN2的源极通过并联的负载电阻Rload和负载电容Cload接地。

[0012] 优选的，所述闭环网络电路包括：电流镜电路单元、检测电路单元以及第九N型MOS管MN9；

[0013] 所述电流镜电路单元包括：第三N型MOS管MN3、第四N型MOS管MN4、第五N型MOS管MN5、第七N型MOS管MN7、第八N型MOS管MN8、第三P型MOS管MP3和第四P型MOS管MP4；

[0014] 所述检测电路单元包括：第一P型MOS管MP1、第二P型MOS管MP2、所述第五N型MOS管MN5、第六N型MOS管MN6和所述第七N型MOS管MN7；

[0015] 其中，所述第三N型MOS管MN3的栅极和漏极同时与电流源IBIAS1以及所述第四N型MOS管MN4的栅极、所述第五N型MOS管MN5的栅极相连，所述第三N型MOS管MN3的源级、所述第四N型MOS管MN4的源极和所述第五N型MOS管MN5的源极均接地；

[0016] 所述第四NMOS管MN4的漏极与所述第三P型MOS管MP3的漏极、所述第九N型MOS管MN9的栅极相连；

[0017] 所述第五N型MOS管MN5的漏极与所述第一P型MOS管MP1的栅极和漏极、所述第二P型MOS管MP2的栅极相连；

[0018] 所述第一P型MOS管MP1的源级与所述开环网络电路中的第二N型MOS管MN2的源极、所述第九N型MOS管MN9的源极相连；

[0019] 所述第二P型MOS管MP2的源级与所述第六N型MOS管MN6的源级相连，所述第二P型MOS管MP2的漏极与所述第七N型MOS管MN7的栅极和漏极、所述第八N型MOS管MN8的栅极相连；

[0020] 所述第七N型MOS管MN7的源级和所述第八N型MOS管MN8的源极均接地；

[0021] 所述第八N型MOS管MN8的漏极与所述第四P型MOS管MP4的栅极和漏极、所述第三P型MOS管MP3的栅极相连；

[0022] 所述第九N型MOS管MN9的漏极、所述第三P型MOS管MP3的源级、所述第六N型MOS管MN6的漏极和所述第四P型MOS管MP4的源级均与电源相连；

[0023] 所述第六N型MOS管MN6的栅极与所述开环网络电路中的第一N型MOS管MN1的栅极和漏极相连。

[0024] 优选的，所述第二N型MOS管MN2的宽长比是所述第一N型MOS管MN1的宽长比的50倍，电流源IBIAS2为200nA。

[0025] 优选的，所述第二N型MOS管MN2的宽长比是所述第六N型MOS管MN6的宽长比的100倍。

[0026] 由以上技术方案可知，本申请提供了一种由开环网络电路和闭环网络电路构成的自适应LDO电路，开环网络电路用于轻负载电流条件下，闭环网络用于重负载电流条件下。本申请提供的该自适应LDO电路，在空载时有极低的静态功耗，且能随时跟踪重载负载电流的变化，这样闭环网络能够根据负载电流的大小决定工作或者不工作，避免了额外的电路负载，降低了整体的功耗，而且从低负载到高负载是一个连贯的过程，不会影响输出电压的瞬态特性。

附图说明

[0027] 为了更清楚地说明本发明实施例和现有技术中的技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

[0028] 图1为传统的采用两种LDO架构组合而成的LDO电路的原理图；

[0029] 图2为本申请实施例一提供的一种自适应LDO电路的结构图；

[0030] 图3为本申请实施例二提供的一种自适应LDO电路的原理图。

具体实施方式

[0031] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0032] 为保证空载负载电流条件下消耗极低的静态功耗的基础上，同时兼顾正常工作模式电路的复杂程度，提升芯片的性能，本申请提供了一种低功耗的自适应LDO电路，具体方案如下所述：

[0033] 实施例一

[0034] 本申请实施例一提供了一种自适应LDO电路，如图2所示，图2为本申请实施例一提供的一种自适应LDO电路的结构图。该自适应LDO电路包括：开环网络电路101和闭环网络电路102，其中，

[0035] 开环网络电路101用于在负载电流低于第一预设值时运行；

[0036] 闭环网络电路102用于在检测负载电流的大小，并在检测到负载电流增大到所述第一预设值时开始运行。

[0037] 本申请实施例一提供的该自适应LDO电路，包括：开环网络电路和闭环网络电路，其中，开环网络电路用于在负载电流低于第一预设值时运行；闭环网络电路用于在检测所述负载电流的大小，并在检测到所述负载电流增大到所述第一预设值时开始运行。本申请实施例一提供的该自适应LDO电路，在空载时有极低的静态功耗，且能随时跟踪重载负载电流的变化，这样闭环网络能够根据负载电流的大小决定工作或者不工作，避免了额外的电路负载，降低了整体的功耗，而且从低负载到高负载是一个连贯的过程，不会影响输出电压的瞬态特性。

[0038] 实施例二

[0039] 在实施例一的基础上，本申请实施例二提供了一种具体的电路结构，如图3所示，为本申请实施例二提供的一种自适应LDO电路的原理图。该自适应LDO电路包括：开环网络电路和闭环网络电路两部分。开环网络电路用于轻负载电流情况下，电路本身有极低的静态功耗；闭环网络电路用于重负载电流情况下，能够实时跟踪负载电流的大小，在负载电流增加到一定值时，闭环网络开始工作，避免了额外的电路负载，降低了整体的功耗，且由于从低负载到高负载是一个连贯的过程，不会影响输出电压的瞬态特性。

[0040] 具体的，开环网络电路用于在负载电流低于第一预设值时运行；

[0041] 闭环网络电路用于检测负载电流的大小，并在检测到负载电流增大到第一预设值时开始运行。

[0042] 如图3所示，开环网络电路包括：第一N型MOS管MN1、第二N型MOS管MN2、第一PNP型三极管PNP1和第一电阻R1；其中，

[0043] 第一N型MOS管MN1的栅极和漏极同时与电流源IBIAS2以及第二N型MOS管MN2的栅极相连，第一N型MOS管MN1的源极通过第一电阻R1与第一PNP型三极管PNP1的发射极相连，第一PNP型三极管PNP1的基极和集电极接地；第二N型MOS管MN2的漏极与电源相连，第二N型MOS管MN2的源极通过并联的负载电阻Rload和负载电容Cload接地。

[0044] 闭环网络电路包括：电流镜电路单元、检测电路单元以及第九N型MOS管MN9；

[0045] 电流镜电路单元包括：第三N型MOS管MN3、第四N型MOS管MN4、第五N型MOS管MN5、第七N型MOS管MN7、第八N型MOS管MN8、第三P型MOS管MP3和第四P型MOS管MP4；

[0046] 检测电路单元包括：第一P型MOS管MP1、第二P型MOS管MP2、第五N型MOS管MN5、第六N型MOS管MN6和第七N型MOS管MN7；

[0047] 其中，第三N型MOS管MN3的栅极和漏极同时与电流源IBIAS1以及第四N型MOS管MN4的栅极、第五N型MOS管MN5的栅极相连，第三N型MOS管MN3的源级、第四N型MOS管MN4的源极和第五N型MOS管MN5的源极均接地；

[0048] 第四NMOS管MN4的漏极与第三P型MOS管MP3的漏极、第九N型MOS管MN9的栅极相连；

[0049] 第五N型MOS管MN5的漏极与第一P型MOS管MP1的栅极和漏极、第二P型MOS管MP2的栅极相连；

[0050] 第一P型MOS管MP1的源级与开环网络电路中的第二N型MOS管MN2的源极、第九N型MOS管MN9的源极相连；

[0051] 第二P型MOS管MP2的源级与第六N型MOS管MN6的源级相连，第二P型MOS管MP2的漏极与第七N型MOS管MN7的栅极和漏极、第八N型MOS管MN8的栅极相连；

[0052] 第七N型MOS管MN7的源级和第八N型MOS管MN8的源极均接地；

[0053] 第八N型MOS管MN8的漏极与第四P型MOS管MP4的栅极和漏极、第三P型MOS管MP3的栅极相连；

[0054] 第九N型MOS管MN9的漏极、第三P型MOS管MP3的源级、第六N型MOS管MN6的漏极和第四P型MOS管MP4的源级均与电源相连；

[0055] 第六N型MOS管MN6的栅极与开环网络电路中的第一N型MOS管MN1的栅极和漏极相连。

[0056] 具体的，在本申请中，可以对该LDO电路的参数进行设置，例如，第二N型MOS管MN2的宽长比可为第一N型MOS管MN1的宽长比的50倍，电流源IBIAS2可为200nA；第二N型MOS管MN2的宽长比可为第六N型MOS管MN6的宽长比的100倍；电流源IBIAS1可为100nA；第三N型MOS管MN3的宽长比等于第四N型MOS管MN4的宽长比；第七N型MOS管MN7的宽长比等于第八N型MOS管MN8的宽长比；第三P型MOS管MP3的宽长比等于第四P型MOS管MP4的宽长比。

[0057] 根据上述电路参数的设置，电流源IBIAS2等于200nA，第二N型MOS管MN2的宽长比是第一N型MOS管MN1的宽长比的50倍，MN2的宽长比是MN6的宽长比的100倍，在负载电流小于10uA，即第一预设值为10uA时，第六N型MOS管MN6镜像的负载电流小于100nA，电源源IBIAS1提供100nA电流，所以B点的电压偏低，那么，第九N型MOS管MN9截止，闭环网络电路不工作，只有开环网络电路工作。

[0058] 根据上述电路参数的设置，在负载电流大于10uA时，第六N型MOS管MN6镜像的负载电流大于100nA，电源源IBIAS1提供100nA电流，所以B点电压偏高，那么，第九N型MOS管MN9导通，闭环网络电路开始工作，提供较大的驱动能力。具体的，在该电路工作时，输出电压可以表示为：

[0059] VOUT＝VA＝VBE1+R1*IBIAS2

[0060] 其中，VA代表A点处电压，VBE1代表PNP1管的基极和发射极压差，IBIAS2代表偏置电流

[0061] 此外，需要说明的是，上述参数设置只是举例说明，实际应用中并不局限于此，可以根据实际需要进行相应的设置，本申请不做限定。

[0062] 由以上技术方案可知，本申请实施例二提供的该自适应LDO电路，在空载条件下，需要的静态电流很低，此时，电路工作在开环情况下，不存在环路稳定性问题，电路结构简单，电路工作良好；在重载条件下，电路可以跟踪负载电流的变化，控制闭环网络电路工作或者不工作，能够实现连续控制。而且，在负载电流出现较大的阶跃时，开环网络电路和闭环网络电路能够迅速相互切换，瞬态响应良好，输出纹波较小。此外，本发明结构简单，只是在开环网络上加以修改，降低了设计复杂度。

[0063] 最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0064] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0065] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。