移位寄存器电路及其控制方法、级联电路、显示装置

摘要

本发明提供了一种移位寄存器电路及其控制方法、级联电路、显示装置，涉及显示技术领域，用于解决扫描信号和发光信号同时输出而导致的驱动过程不稳定的问题。其中移位寄存器电路包括扫描驱动模块、发光驱动模块及第一节点；扫描驱动模块和发光驱动模块分别与第一节点相连；扫描驱动模块用于在第二时钟信号的触发下，输出扫描信号；发光驱动模块用于在第一时钟信号的触发下，写入第二驱动信号；用于触发第二驱动信号的第一时钟信号的上升沿或下降沿的时序相对于用于触发扫描信号的第二时钟信号的下降沿或上升沿的时序靠前。该移位寄存器电路用于输出显示装置所需的扫描信号和发光信号。

权利要求

1.一种移位寄存器电路，其特征在于，所述移位寄存器电路包括扫描驱动模块、发光驱动模块及第一节点；其中，所述扫描驱动模块和所述发光驱动模块分别与所述第一节点相连；

所述扫描驱动模块配置为接收第一时钟信号、第二时钟信号、第一驱动信号、第二驱动信号、第一电平信号及第二电平信号，用于写入所述第一驱动信号，在所述第二时钟信号的触发下，输出扫描信号；

所述发光驱动模块配置为接收第一时钟信号、第二时钟信号、第二驱动信号、第三驱动信号、第一电平信号及第二电平信号，用于在所述第一时钟信号的触发下，写入所述第二驱动信号，开始输出发光信号，并在所述第三驱动信号的驱动下继续输出发光信号；

其中，用于触发所述第二驱动信号的第一时钟信号的上升沿或下降沿的时序相对于用于触发所述扫描信号的第二时钟信号的下降沿或上升沿的时序靠前；

所述发光驱动模块包括第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管、第二电容及第三节点；其中，所述第七开关管的控制端配置为接收所述第三驱动信号，第一端配置为接收所述第一电平信号，第二端配置为与用于输出所述发光信号的发光信号输出端相连；

所述第八开关管的控制端与所述第三节点相连，第一端配置为接收所述第二电平信号，第二端与所述发光信号输出端相连；

所述第九开关管的控制端与所述第一节点相连，第一端配置为接收所述第一电平信号，第二端与所述第三节点相连；

所述第十开关管的控制端与所述第一节点相连，第一端配置为接收所述第二时钟信号，第二端与所述发光信号输出端相连；

所述第十一开关管的控制端配置为接收所述第一时钟信号，第二端与所述第三节点相连；

所述第十二开关管的控制端配置为接收所述第二驱动信号，第一端配置为接收所述第二电平信号；所述第十一开关管的第一端与所述第十二开关管的第二端相连；

所述第二电容并联于所述第十一开关管的控制端与第二端之间。

2.根据权利要求1所述的移位寄存器电路，其特征在于，所述移位寄存器电路还包括分别与所述第一节点相连的第一电位控制模块和第二电位控制模块；

所述第一电位控制模块配置为接收所述第二驱动信号及所述第一电平信号，用于将所述第一节点的电位置于第一电平；

所述第二电位控制模块配置为接收所述扫描信号及所述第二电平信号，用于将所述第一节点的电位置于第二电平。

3.根据权利要求2所述的移位寄存器电路，其特征在于，所述第一电位控制模块包括第一开关管，所述第一开关管的控制端配置为接收所述第二驱动信号，第一端配置为接收所述第一电平信号，第二端与所述第一节点相连；

所述第二电位控制模块包括第二开关管，所述第二开关管的控制端配置为接收所述扫描信号，第一端配置为接收所述第二电平信号，第二端与所述第一节点相连。

4.根据权利要求1所述的移位寄存器电路，其特征在于，所述扫描驱动模块包括第三开关管、第四开关管、第五开关管、第六开关管、第一电容及第二节点；其中，所述第三开关管的控制端配置为接收所述第二时钟信号，第一端与所述第二节点相连，第二端与所述第一节点相连；

所述第四开关管的控制端配置为接收所述第一时钟信号，第一端配置为接收所述第一驱动信号，第二端与所述第二节点相连；

所述第五开关管的控制端配置为接收所述第二驱动信号，第一端配置为接收所述第一电平信号，第二端与用于输出所述扫描信号的扫描信号输出端相连；

所述第六开关管的控制端与所述第二节点相连，第一端配置为接收所述第二时钟信号，第二端与所述扫描信号输出端相连；

所述第一电容并联于所述第六开关管的控制端与第二端之间。

5.根据权利要求1～4中任一项所述的移位寄存器电路，其特征在于，所述扫描驱动模块和所述发光驱动模块均包括多个开关管，所述多个开关管的类型为P型。

6.根据权利要求5所述的移位寄存器电路，其特征在于，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号。

7.根据权利要求1～4中任一项所述的移位寄存器电路，其特征在于，对于第j+1级移位寄存器电路，j＝1～N，N≥2，其第一驱动信号为第j级移位寄存器电路的扫描信号，其第三驱动信号为第j+3级移位寄存器电路的扫描信号，其第二驱动信号为第j级移位寄存器电路的发光信号。

8.一种移位寄存器电路的驱动方法，其特征在于，所述驱动方法应用于如权利要求1～

7中的任一项所述的移位寄存器电路；所述驱动方法包括：一个驱动周期包括五个时段，第一时段：第一节点的电位为第一电平，第一驱动信号写入扫描驱动模块中；

第二时段：第一节点的电位为第二电平，第一时钟信号触发第二驱动信号开始写入发光驱动模块中，第二时钟信号触发扫描驱动模块输出扫描信号；其中，用于触发第二驱动信号的第一时钟信号的上升沿或下降沿的时序相对于用于触发扫描信号的第二时钟信号的下降沿或上升沿的时序靠前；

第三时段：第一节点的电位为第二电平，第二驱动信号继续写入发光驱动模块中，发光驱动模块开始输出发光信号；

第四时段：第一节点的电位为第一电平，第三驱动信号输入，发光驱动模块继续输出发光信号；

第五时段：第一节点的电位为第一电平，发光驱动模块停止输出发光信号。

9.一种移位寄存器的级联电路，包括第1～第N级移位寄存器电路，N≥2，其特征在于，所述移位寄存器电路为如权利要求1～7中的任一项所述的移位寄存器电路；

第j+1级移位寄存器电路的用于接收第一驱动信号的第一驱动信号输入端与第j级移位寄存器电路的用于输出扫描信号的扫描信号输出端相连；

第j+1级移位寄存器电路的用于接收第二驱动信号的第二驱动信号输入端与第j级移位寄存器电路的用于输出发光信号的发光信号输出端相连；

第j+1级移位寄存器电路的用于接收第三驱动信号的第三驱动信号输入端与第j+3级移位寄存器电路的扫描信号输出端相连；

其中，j＝1～N。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的移位寄存器的级联电路。

说明书

移位寄存器电路及其控制方法、级联电路、显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种移位寄存器电路及其控制方法、级联电路、显示装置。

背景技术

[0002] 随着显示技术的发展，GOA(Gate Driver on Array，阵列基板行驱动)技术得到广泛应用，该技术将用于输出扫描信号(Scan)的移位寄存器电路集成在显示装置的阵列基板上，从而省去栅极扫描的集成电路芯片，实现显示装置的高集成度和低成本。

[0003] 在OLED(Organic Light Emitting Diode，有机发光二极管)显示装置中，除需要用于输出扫描信号的移位寄存器电路外，还需要用于输出发光信号(Emit)的移位寄存器电路，以驱动OLED显示装置中的OLED发光器件发光。

[0004] 在相关技术中，将上述两种移位寄存器电路集成在一起，既能实现扫描信号的输出，又能实现发光信号的输出，这样可以节省阵列基板的布线空间，有利于显示装置的窄边框化。为实现扫描信号和发光信号的移位寄存，通常会将多级移位寄存器电路进行级联。

[0005] 理想情况下，为保证驱动过程的稳定性，需要使上一级移位寄存器电路的发光信号相对于本级移位寄存器电路的扫描信号提前输出(写入本级移位寄存器电路中)。但是，相关技术中，由于本级移位寄存器电路的扫描信号和上一级移位寄存器电路的发光信号均由同一个时钟信号(第一时钟信号的上升沿或下降沿，或者第二时钟信号的上升沿或下降沿)触发而产生并输出，因此导致本级移位寄存器电路的扫描信号和上一级移位寄存器电路的发光信号同时开始输出，这样会引起驱动过程不稳定，降低显示装置的显示效果。

发明内容

[0006] 针对上述现有技术中的问题，本发明的实施例提供一种移位寄存器电路及其控制方法、级联电路、显示装置，用于解决现有技术中本级移位寄存器电路的扫描信号和上一级移位寄存器电路的发光信号同时输出而导致的驱动过程不稳定的问题，提高显示效果。

[0007] 为达到上述目的，本发明的实施例采用如下技术方案：

[0008] 第一方面，本发明的实施例提供了一种移位寄存器电路，所述移位寄存器电路包括扫描驱动模块、发光驱动模块及第一节点；其中，所述扫描驱动模块和所述发光驱动模块分别与所述第一节点相连；所述扫描驱动模块配置为接收第一时钟信号、第二时钟信号、第一驱动信号、第二驱动信号、第一电平信号及第二电平信号，用于写入所述第一驱动信号，在所述第二时钟信号的触发下，输出扫描信号；所述发光驱动模块配置为接收第一时钟信号、第二时钟信号、第二驱动信号、第三驱动信号、第一电平信号及第二电平信号，用于在所述第一时钟信号的触发下，写入所述第二驱动信号，开始输出发光信号，并在所述第三驱动信号的驱动下继续输出发光信号；其中，用于触发所述第二驱动信号的第一时钟信号的上升沿或下降沿的时序相对于用于触发所述扫描信号的第二时钟信号的下降沿或上升沿的时序靠前。

[0009] 上述移位寄存器电路能够产生如下有益效果：在上述移位寄存器电路中，本级移位寄存器电路的扫描信号和上一级移位寄存器电路的发光信号分别由不同的时钟信号触发：本级移位寄存器电路的扫描信号在第二时钟信号的触发下产生并输出；第二驱动信号(上一级移位寄存器电路的发光信号)在第一时钟信号的触发下产生并写入发光驱动模块中，从而驱动本级移位寄存器电路的发光信号开始输出，然后本级移位寄存器电路的发光信号在第三驱动信号的驱动下继续输出。这样，由于用于触发上一级移位寄存器电路的发光信号的第一时钟信号的上升沿或下降沿的时序相对于用于触发本级移位寄存器电路的扫描信号的第二时钟信号的下降沿或上升沿的时序靠前，因此上一级移位寄存器电路的发光信号相对于本级移位寄存器电路的扫描信号被提前触发而输出(写入发光驱动模块中)，从而避免了本级移位寄存器电路的扫描信号和上一级移位寄存器电路的发光信号同时输出而导致的驱动过程的稳定性下降的问题，提升了显示装置的显示效果。

[0010] 基于上述技术方案，可选的，所述移位寄存器电路还包括分别与所述第一节点相连的第一电位控制模块和第二电位控制模块；所述第一电位控制模块配置为接收所述第二驱动信号及所述第一电平信号，用于将所述第一节点的电位置于第一电平；所述第二电位控制模块配置为接收所述扫描信号及所述第二电平信号，用于将所述第一节点的电位置于第二电平。

[0011] 可选的，所述第一电位控制模块包括第一开关管，所述第一开关管的控制端配置为接收所述第二驱动信号，第一端配置为接收所述第一电平信号，第二端与所述第一节点相连；所述第二电位控制模块包括第二开关管，所述第二开关管的控制端配置为接收所述扫描信号，第一端配置为接收所述第二电平信号，第二端与所述第一节点相连。

[0012] 可选的，所述扫描驱动模块包括第三开关管、第四开关管、第五开关管、第六开关管、第一电容及第二节点；其中，所述第三开关管的控制端配置为接收所述第二时钟信号，第一端与所述第二节点相连，第二端与所述第一节点相连；所述第四开关管的控制端配置为接收所述第一时钟信号，第一端配置为接收所述第一驱动信号，第二端与所述第二节点相连；所述第五开关管的控制端配置为接收所述第二驱动信号，第一端配置为接收所述第一电平信号，第二端与用于输出所述扫描信号的扫描信号输出端相连；所述第六开关管的控制端与所述第二节点相连，第一端配置为接收所述第二时钟信号，第二端与所述扫描信号输出端相连；所述第一电容并联于所述第六开关管的控制端与第二端之间。

[0013] 可选的，所述发光驱动模块包括第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管、第二电容及第三节点；其中，所述第七开关管的控制端配置为接收所述第三驱动信号，第一端配置为接收所述第一电平信号，第二端配置为与用于输出所述发光信号的发光信号输出端相连；所述第八开关管的控制端与所述第三节点相连，第一端配置为接收所述第二电平信号，第二端与所述发光信号输出端相连；所述第九开关管的控制端与所述第一节点相连，第一端配置为接收所述第一电平信号，第二端与所述第三节点相连；所述第十开关管的控制端与所述第一节点相连，第一端配置为接收所述第二时钟信号，第二端与所述发光信号输出端相连；所述第十一开关管的控制端配置为接收所述第一时钟信号，第二端与所述第三节点相连；所述第十二开关管的控制端配置为接收所述第二驱动信号，第一端配置为接收所述第二电平信号；所述第十一开关管的第一端与所述第十二开关管的第二端相连；所述第二电容并联于所述第十一开关管的控制端与第二端之间。

[0014] 可选的，所述扫描驱动模块和所述发光驱动模块均包括多个开关管，所述多个开关管的类型为P型。

[0015] 可选的，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号。

[0016] 可选的，对于第j+1级移位寄存器电路，j＝1～N，N≥2，其第一驱动信号为第j级移位寄存器电路的扫描信号，其第三驱动信号为第j+3级移位寄存器电路的扫描信号，其第二驱动信号为第j级移位寄存器电路的发光信号。

[0017] 第二方面，本发明实施例提供了一种移位寄存器电路的驱动方法，应用于第一方面所述的移位寄存器电路；所述驱动方法包括：一个驱动周期包括五个时段，第一时段：第一节点的电位为第一电平，第一驱动信号写入扫描驱动模块中；第二时段：第一节点的电位为第二电平，第一时钟信号触发第二驱动信号开始写入发光驱动模块中，第二时钟信号触发扫描驱动模块输出扫描信号；其中，用于触发第二驱动信号的第一时钟信号的上升沿或下降沿的时序相对于用于触发扫描信号的第二时钟信号的下降沿或上升沿的时序靠前；第三时段：第一节点的电位为第二电平，第二驱动信号继续写入发光驱动模块中，发光驱动模块开始输出发光信号；第四时段：第一节点的电位为第一电平，第三驱动信号输入，发光驱动模块继续输出发光信号；第五时段：第一节点的电位为第一电平，发光驱动模块停止输出发光信号。

[0018] 上述移位寄存器电路的驱动方法的有益效果与第一方面所提供的移位寄存器电路的有益效果相同，此处不再赘述。

[0019] 第三方面，本发明实施例提供了一种移位寄存器的级联电路，包括第1～第N级移位寄存器电路，N≥2，所述移位寄存器电路为如第一方面所述的移位寄存器电路；第j+1级移位寄存器电路的用于接收第一驱动信号的第一驱动信号输入端与第j级移位寄存器电路的用于输出扫描信号的扫描信号输出端相连；第j+1级移位寄存器电路的用于接收第二驱动信号的第二驱动信号输入端与第j级移位寄存器电路的用于输出发光信号的发光信号输出端相连；第j+1级移位寄存器电路的用于接收第三驱动信号的第三驱动信号输入端与第j+3级移位寄存器电路的扫描信号输出端相连；其中，j＝1～N。

[0020] 上述移位寄存器的级联电路的有益效果与第一方面所提供的移位寄存器电路的有益效果相同，此处不再赘述。

[0021] 第四方面，本发明实施例提供了一种显示装置，所述显示装置包括如第三方面所述的移位寄存器的级联电路。

[0022] 上述显示装置的有益效果与第三方面所提供的移位寄存器电路的级联电路的有益效果相同，此处不再赘述。

附图说明

[0023] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

[0024] 图1为本发明实施例所提供的移位寄存器电路的基本结构示意图；

[0025] 图2为本发明实施例所提供的移位寄存器电路的具体结构示意图；

[0026] 图3为本发明实施例所提供的移位寄存器的级联电路的示意图；

[0027] 图4为本发明实施例所提供的移位寄存器电路的驱动时序图；

[0028] 图5为本发明实施例所提供的移位寄存器电路的第一时段P1的电路图；

[0029] 图6为本发明实施例所提供的移位寄存器电路的第二时段P2的电路图；

[0030] 图7为本发明实施例所提供的移位寄存器电路的第三时段P3的电路图；

[0031] 图8为本发明实施例所提供的移位寄存器电路的第四时段P4的电路图；

[0032] 图9为本发明实施例所提供的移位寄存器电路的第五时段P5的电路图。

[0033] 附图标记说明：

[0034] 100-扫描驱动模块；200-发光驱动模块；

[0035] 300-第一电位控制模块；400-第二电位控制模块。

具体实施方式

[0036] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合附图，对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

[0037] 本发明的实施例提供一种移位寄存器电路，如图1所示，该移位寄存器电路包括扫描驱动模块100、发光驱动模块200及第一节点n1。其中，扫描驱动模块100和发光驱动模块200分别与第一节点n1相连。

[0038] 扫描驱动模块100配置为接收第一时钟信号CK1、第二时钟信号CK2、第一驱动信号S1、第二驱动信号S2、第一电平信号V1及第二电平信号V2，扫描驱动模块100用于写入第一驱动信号S1，在第二时钟信号CK2的触发下，输出扫描信号SOUT。

[0039] 发光驱动模块200配置为接收第一时钟信号CK1、第二时钟信号CK2、第二驱动信号S2、第三驱动信号S3、第一电平信号V1及第二电平信号V2，发光驱动模块200用于在第一时钟信号CK1的触发下，写入第二驱动信号S2，开始输出发光信号EOUT，并第三驱动信号S3的驱动下，继续输出发光信号EOUT。

[0040] 在显示装置中，通常包括多级移位寄存器电路，多级移位寄存器电路之间相互级联。在一些实施例中，假设N个移位寄存器电路相互级联，N≥2，如图3所示，对于第j+1级移位寄存器电路，j＝1～N，其第一驱动信号S1可以为第j级移位寄存器电路所输出的扫描信号SOUT(j)，其第三驱动信号S3为第j+3级移位寄存器电路的扫描信号SOUT(j+3)，其第二驱动信号S2为第j级移位寄存器电路所输出的发光信号EOUT(j)。这样，可实现扫描信号和发光信号在各级移位寄存器电路之间的移位寄存。

[0041] 在上述移位寄存器电路中，本级移位寄存器电路的扫描信号SOUT和上一级移位寄存器电路的发光信号EOUT分别由不同的时钟信号触发：本级移位寄存器电路的扫描信号SOUT在第二时钟信号CK2的触发下产生并输出；第二驱动信号S2(上一级移位寄存器电路的发光信号)在第一时钟信号CK1的触发下产生并输出(写入发光驱动模块200中)，从而驱动本级移位寄存器电路的发光信号EOUT开始输出，然后本级移位寄存器电路的发光信号EOUT在第三驱动信号S3的驱动下继续输出。这样，由于用于触发上一级移位寄存器电路的发光信号的第一时钟信号CK1的上升沿或下降沿相对于用于触发本级移位寄存器电路的扫描信号的第二时钟信号CK2的下降沿或上升沿靠前，因此上一级移位寄存器电路的发光信号相对于本级移位寄存器电路的扫描信号SOUT被提前触发并输出，从而避免了二者同时输出所带来的驱动过程的稳定性下降的问题，提升了显示装置的显示效果。

[0042] 基于上述技术方案，在本发明的一些实施例中，如图1和2所示，上述移位寄存器电路还可以包括分别与第一节点n1相连的第一电位控制模块300和第二电位控制模块400。

[0043] 第一电位控制模块300配置为接收第二驱动信号S2及第一电平信号V1，第一电位控制模块300用于将第一节点n1的电位置于第一电平。

[0044] 第二电位控制模块400配置为接收扫描信号SOUT及第二电平信号V2，第二电位控制模块400用于将第一节点n1的电位置于第二电平。

[0045] 示例性的，如图2所示，第一电位控制模块300可以包括第一开关管T1，第一开关管T1的控制端配置为接收第二驱动信号S2，第一端配置为接收第一电平信号V1，第二端与第一节点n1相连。当第二驱动信号S2控制第一开关管T1导通时，第一电平信号V1经第一开关管T1传输至第一节点n1，使第一节点n1的电位置于第一电平；当第二驱动信号S2控制第一开关管T1断开时，第一电平信号V1不再传输至第一节点n1。

[0046] 第二电位控制模块400可以包括第二开关管T2，第二开关管T2的控制端配置为接收扫描信号SOUT，第一端配置为接收第二电平信号V2，第二端与第一节点n1相连。当扫描信号SOUT控制第二开关管T2导通时，第二电平信号V2经第二开关管T2传输至第一节点n1，使第一节点n1的电位置于第二电平；当扫描信号SOUT控制第二开关管T2断开时，第二电平信号V2不再传输至第一节点n1。

[0047] 在本发明的一些实施例中，上述第一开关管T1和第二开关管T2的类型可以均为P型；作为另一种示例，上述第一开关管T1和第二开关管T2的类型可以均为N型；或者，二者中的一者的类型为P型，另外一者为N型。

[0048] 在本发明的一些实施例中，第一电平信号V1可以为高电平信号，从而第一电平为高电平；第二电平信号V2可以为低电平信号，从而第二电平为低电平。在另一些实施例中，也可以将第一电平信号V1配置为高电平信号，将第二电平信号V2配置为低电平信号。

[0049] 在本发明的一些实施例中，上述扫描驱动模块100和发光驱动模块200均可以包括多个开关管。以下将对扫描驱动模块100和发光驱动模块200的可能的设计分别进行详细介绍。

[0050] 作为扫描驱动模块100的一种可能的设计，如图2所示，扫描驱动模块100可以包括第三开关管T3、第四开关管T4、第五开关管T5、第六开关管T6、第一电容C1及第二节点n2。

[0051] 其中，第三开关管T3的控制端配置为接收第二时钟信号CK2，第一端与第二节点n2相连，第二端与第一节点n1相连。

[0052] 第四开关管T4的控制端配置为接收第一时钟信号CK1，第一端配置为接收第一驱动信号S1，第二端与第二节点n2相连。

[0053] 第五开关管T5的控制端配置为接收第二驱动信号S2，第一端配置为接收第一电平信号V1，第二端与用于输出扫描信号SOUT的扫描信号输出端相连。

[0054] 第六开关管T6的控制端与第二节点n2相连，第一端配置为接收第二时钟信号CK2，第二端与上述扫描信号输出端相连。

[0055] 第一电容C1并联于第六开关管T6的控制端与第二端之间。

[0056] 作为上述发光驱动模块200的一种可能的设计，请再次参见图2，发光驱动模块200包括第七开关管T7、第八开关管T8、第九开关管T9、第十开关管T10、第十一开关管、第十二开关管T12、第二电容C2及第三节点n3。

[0057] 其中，第七开关管T7的控制端配置为接收第三驱动信号S3，第一端配置为接收第一电平信号V1，第二端配置为与用于输出发光信号EOUT的发光信号输出端相连。

[0058] 第八开关管T8的控制端与第三节点n3相连，第一端配置为接收第二电平信号V2，第二端与上述发光信号输出端相连。

[0059] 第九开关管T9的控制端与第一节点n1相连，第一端配置为接收第一电平信号V1，第二端与第三节点n3相连。

[0060] 第十开关管T10的控制端与第一节点n1相连，第一端配置为接收第二时钟信号V2，第二端与上述发光信号输出端相连。

[0061] 第十一开关管T11的控制端配置为接收第一时钟信号V1，第二端与第三节点n3相连。

[0062] 第十二开关管T12的控制端配置为接收第二驱动信号S2，第一端配置为接收第二电平信号V2。第十一开关管的第一端与第十二开关管T12的第二端相连。

[0063] 第二电容C2并联于第十一开关管T11的控制端与第二端之间。

[0064] 上述扫描驱动模块100和发光驱动模块200中所包括的各开关管的类型可以均为P型；或者，均为N型；或者，扫描驱动模块100中的一些开关管的类型为P型，另一些开关管的类型为N型，发光驱动模块200中的一些开关管的类型为P型，另一些开关管的类型为N型。

[0065] 另外，本发明实施例中所提到的开关管例如可为TFT(Thin Film Transistor，薄膜晶体管)，开关管的“控制端”例如可为TFT的栅极端，开关管的“第一端”例如可为TFT的“源极端”，开关管的“第二端”例如可为TFT的“漏极端”。

[0066] 本发明的一些实施例中还提供了一种移位寄存器电路的驱动方法，该驱动方法用于驱动上述移位寄存器电路。如图4所示，该驱动方法包括：一个驱动周期包括五个时段P1～P5。

[0067] 在第一时段P1中，第一节点n1的电位为第一电平，第一驱动信号S1写入扫描驱动模块100中。

[0068] 在第二时段P2中，第一节点n1的电位为第二电平，第一时钟信号CK1触发第二驱动信号S2开始写入发光驱动模块200中，第二时钟信号CK2触发扫描驱动模块100输出扫描信号SOUT。其中，用于触发第二驱动信号S2的第一时钟信号CK1的上升沿或下降沿的时序相对于用于触发扫描信号SOUT的第二时钟信号CK2的下降沿或上升沿的时序靠前。

[0069] 在第三时段P3中，第一节点n1的电位为第二电平，第二驱动信号S2继续写入发光驱动模块200中，发光驱动模块200输出发光信号EOUT。

[0070] 在第四时段P4中，第一节点n1的电位为第一电平，第三驱动信号S3输入，发光驱动模块200继续输出发光信号EOUT；

[0071] 在第五时段P5中，第一节点n1的电位为第一电平，发光驱动模块200停止输出发光信号EOUT。

[0072] 以下将结合图2所示出的电路图，以第一电平信号V1为高电平信号(Vgh)、第二电平信号V2为低电平信号(Vgl)、上述移位寄存器电路所包括的开关管均为P型开关管为例，对上述驱动周期所包括五个时段P1～P5的工作过程进行详细说明。

[0073] 请参见图2、4和5，在第一时段P1，第一时钟信号CK1输入低电平，第二时钟信号CK2输入高电平；第一驱动信号S1输入低电平，第三驱动信号S3输入高电平，第二驱动信号S2输入低电平。

[0074] 由于第二驱动信号S2输入低电平，控制端与第二驱动信号S2的输入端相连的第十二开关管T12、第一开关管T1和第五开关管T5均导通。由于第一开关管T1导通，使第一电平信号V1输出的高电平经第一开关管T1传输至第一节点n1，第一节点n1为高电位，因此控制端与第一节点n1相连的第九开关管T9和第十开关管T10均断开。由于第二时钟信号CK2输入高电平，控制端与第二时钟信号CK2的输入端相连的第三开关管T3断开。由于第三驱动信号S3输入高电平信号，控制端与第三驱动信号S3的输入端相连的第七开关管T7断开。

[0075] 由于第一时钟信号CK1输入低电平，控制端与第一时钟信号CK1的输入端相连的第四开关管T4和第十一开关管T11导通。由于第四开关管T4导通，使第一驱动信号S1输入的低电平信号经第四开关管T4传输至第二节点n2，第二节点n2为低电位，因此控制端与第二节点n2相连的第六开关管T6导通，第二时钟信号CK2输入的高电平经第六开关管T6传输至扫描信号SOUT的输出端，使扫描信号SOUT在第一时段P1内输出高电平。同时，第一电容C1与第二节点n2相连的一侧为低电平，与扫描信号SOUT的输出端相连的一侧为高电平。

[0076] 由于第十一开关管T11导通，同时第十二开关管T12也为导通状态，使第二电平信号V2输出的低电平经第十二开关管T12和第十一开关管T11传输至第三节点n3，第三节点n3为低电位，因此控制端与第三节点n3相连的第八开关管T8导通，第二电平信号V2输出的低电平经第八开关管T8传输至发光信号EOUT的输出端，使发光信号EOUT在第一时段P1内输出低电平。

[0077] 请参见图2、4和6，在第二时段P2，第一时钟信号CK1输入高电平，第二时钟信号CK2输入低电平；第一驱动信号S1输入高电平，第三驱动信号S3输入高电平，第二驱动信号S2输入高电平。

[0078] 由于第二时钟信号CK2输入低电平，控制端与第二时钟信号端CK2的输出端相连的第三开关管T3导通。由于第三驱动信号S3输入高电平，控制端与第三驱动信号S3的输入端相连的第七开关管T7断开。由于第二驱动信号S2输入高电平，控制端与第二驱动信号S2的输入端相连的第十二开关管T12、第一开关管T1和第五开关管T5均断开。

[0079] 由于第一时钟信号CK1输入高电平，控制端与第一时钟信号CK1的输出端相连的第四开关管T4和第十一开关管T11均断开。同时，由于第三开关管T3导通，第九开关管T9和第十开关管T10的控制端与第二节点n2连通，此时，由于第一电容C1的存在，第二节点n2仍保持第一时段P1时的低电位，控制端与第二节点n2相连的第六开关管T6、第九开关管T9和第十开关管T10均导通，此时与第二节点n2连通的第一节点n1也为低电位。由于第六开关管T6导通，使第二时钟信号CK2输入的低电平信号传输至第二开关管T2的控制端，第二开关管T2导通；第二时钟信号CK2输入低电平经第六开关管T6传输至扫描信号SOUT，使扫描信号SOUT在第二个时段P2内输出低电平。同时，第一电容C1的与扫描信号SOUT的输出端相连的一侧由第一时段P1时的高电平变为低电平，与第二节点n2相连的一侧由第一时段P1时的低电平变为更低的电平。

[0080] 由于第九开关管T9导通，使第一电平信号V1输出的高电平信号经第九开关管T9传输至第三节点n3，第三节点n3为高电位，因此控制端与第三节点n3相连的第八开关管T8断开；由于第十开关管T10导通，第二时钟信号CK2输入的低电平信号经第十开关管T10传输至发光信号EOUT的输出端，使发光信号EOUT在第二时段P2内输出低电平信号。

[0081] 由图4能够明显看出，在第二时段P2中，第二驱动信号S2(上一级移位寄存器电路的发光信号)的上升沿由第一时钟信号CK1的上升沿触发而产生，扫描信号SOUT(本级移位寄存器电路的扫描信号)的下降沿由第二时钟信号CK2的下降沿触发而产生。第一时钟信号CK1的该上升沿的时序相对于第二时钟信号CK2的该下降沿靠前，从而使得第二驱动信号S2的电位提前升高，第二驱动信号S2相对于扫描信号SOUT提前输出，有效提高了驱动过程的稳定性。

[0082] 请参见图2、4和7，在第三时段P3，第一时钟信号CK1输入低电平，第二时钟信号CK2输入高电平；第一驱动信号S1输入高电平，第三驱动信号S3输入高电平，第二驱动信号S2输入高电平。

[0083] 由于第三驱动信号S3输入高电平，控制端与第三驱动信号S3的输入端相连的第七开关管T7断开。由于第二时钟信号CK2输入高电平，控制端与第二时钟信号CK2的输出端相连的第三开关管T3断开。

[0084] 由于第一时钟信号CK1输入低电平，控制端与第一时钟信号CK1的输出端相连的第四开关管T4和第十一开关管T11均导通。由于第四开关管T4导通，使第一驱动信号S1输入的高电平经第四开关管T4传输至第二节点n2，第二节点n2为高电位，因此控制端与第二节点n2相连的第六开关管T6断开。同时，第二节点n2由第二时段P2时的低电位变为第三时段P3的高电位，第一电容C1的与第二节点n2相连的一侧由第二时段P1时的更低的电位变为高电位，与扫描信号SOUT的输出端相连的一侧则由低电位变为更高的电位，从而在第一电容C1的作用下，扫描信号SOUT的输出端在第三时段P3内输出高电平。此时控制端与扫描信号SOUT的输出端相连的第二开关管T2断开。

[0085] 由于第二驱动信号S2输入高电平，控制端与第二驱动信号S2的输入端相连的第十二开关管T12、第一开关管T1和第五开关管T5均断开。而由于第一开关管T1、第二开关管T2和第三开关管T3均断开，从而使第一节点n1仍保持第二时段P2时的低电位，从而使控制端与第一节点n1相连的第九开关管T9和第十开关管T10均导通。由于第九开关管T9导通，第一电平信号V1输出的高电平经第九开关管T9传输至第三节点n3，第三节点n3为高电位，控制端与第三节点n3相连的第八开关管T8断开。此时，第二电容C2的与第三节点n3相连的一侧为高电位，与第十一开关管T11的控制端相连的一侧为低电位。

[0086] 由于第十开关管T10导通，使第二时钟信号CK2输入的高电平经第十开关管T10传输至发光信号EOUT的输出端，使发光信号EOUT在第二时段P2内输出高电平。

[0087] 请参见图2、4和8，在第四时段P4，第一时钟信号CK1输入高电平，第二时钟信号CK2输入低电平；第一驱动信号S1输入高电平，第三驱动信号2输入低电平，第二驱动信号S2输入低电平。

[0088] 由于第二驱动信号S2输入低电平，控制端与第二驱动信号S2的输入端相连的第十二开关管T12、第一开关管T1和第五开关管T5均导通。由于第五开关管T5导通，第一电平信号V1输出的高电平经第五开关管T5传输至扫描信号SOUT的输出端，使扫描信号SOUT在第四个时段P4内输出高电平。此时控制端与扫描信号SOUT的输出端相连的第二开关管T2断开。由于第一开关管T1导通，第一电平信号V1输出的高电平经第一开关管T1传输至第一节点n1，第一节点n1为高电位，则控制端与第一节点n1相连的第九开关管T9和第十开关管T10均断开。

[0089] 由于第一时钟信号CK1输入高电平，控制端与第一时钟信号CK1的输出端相连的第四开关管T4和第十一开关管T11均断开，第二电容C2的与第十一开关管T11的控制端相连的一侧的电位由第三时段P3时的低电位变为高电位。由于第二电容C2的存在，此时第三节点n3由第三时段P3时的高电位变为更高的电位，控制端与第三节点n3相连的第八开关管T8断开。

[0090] 由于第二时钟信号CK2输入低电平，控制端与第二时钟信号CK2的输出端相连的第三开关管T3导通，第一电平信号V1输出的高电平经第一开关管T1和第三开关管T3传输至第二节点n2，第二节点n2为高电位，控制端与第二节点n2相连的第六开关管T6断开。

[0091] 由于第三驱动信号S3输入低电平，控制端与第三驱动信号S3的输入端相连的第七开关管T7导通，第一电平信号V1输出的高电平经第七开关管T7传输至发光信号EOUT的输出端，使发光信号EOUT在第四时段P4内输出高电平。

[0092] 请参见图2、4和9，在第五时段P5，第一时钟信号CK1输入低电平，第二时钟信号CK2输入高电平；第一驱动信号S1输入高电平，第三驱动信号S3输入高电平，第二驱动信号S2输入低电平。

[0093] 由于第三驱动信号S3输入高电平，控制端与第三驱动信号S3的输入端相连的第七开关管T7断开。由于第二时钟信号CK2输入高电平，控制端与第二时钟信号CK2的输出端相连的第三开关管T3断开。

[0094] 由于第二驱动信号S2输入低电平，控制端与第二驱动信号S2的输入端相连的第十二开关管T12、第一开关管T1和第五开关管T5均导通。由于第五开关管T5导通，第一电平信号V1输出的高电平经第五开关管T5传输至扫描信号SOUT的输出端，使扫描信号SOUT在第五时段P5内输出高电平信号。此时控制端与扫描信号SOUT的输出端相连的第二开关管T2断开。由于第一开关管T1导通，第一电平信号V1输出的高电平经第一开关管T1传输至第一节点n1，第一节点n1为高电位，则控制端与第一节点n1相连的第九开关管T9和第十开关管T10均断开。

[0095] 由于第一时钟信号CK1输入低电平，控制端与第一时钟信号CK1的输出端相连的第四开关管T4和第十一开关管T11均导通。由于第四开关管T4导通，使第一驱动信号S1输入的高电平经第四开关管T4传输至第二节点n2，第二节点n2为高电位，因此控制端与第二节点n2相连的第六开关管T6断开。由于此时第十一开关管T11导通和第十二开关管T12均导通，第二电平信号V2输出的低电平经第十一开关管T11和第十二开关管T12传输至第三节点n3，第三节点n3为低电位，控制端与第三节点n3相连的第八开关管T8导通，则第二电平信号V2输出的低电平经第八开关管T8传输至发光信号EOUT的输出端，使发光信号EOUT在第五时段P5内输出低电平。

[0096] 在本发明的另一些实施例中，如图3所示，还提供了一种移位寄存器的级联电路，包括第1～第N级移位寄存器电路，N≥2，移位寄存器电路为上述移位寄存器电路。第j+1级移位寄存器电路的用于接收第一驱动信号S1的第一驱动信号输入端与第j级移位寄存器电路的用于输出扫描信号SOUT(j)的扫描信号输出端相连；第j+1级移位寄存器电路的用于接收第二驱动信号S2的第二驱动信号输入端与第j级移位寄存器电路的用于输出发光信号EOUT(j)的发光信号输出端相连。第j+1级移位寄存器电路的用于接收第三驱动信号S3的第三驱动信号输入端与第j+3级移位寄存器电路的用于输出扫描信号SOUT(j+3)的扫描信号输出端相连。其中，j＝1～N。

[0097] 通过上述移位寄存器的级联电路既能够实现扫描信号的输出与移位寄存，又能够实现发光信号的输出与移位寄存，并且上一级移位寄存器电路的发光信号相对于本级移位寄存器电路的扫描信号被提前触发而开始输出，驱动过程稳定，显示效果良好。

[0098] 在本发明的再一些实施例中，还提供了一种显示装置，该包括上述的移位寄存器的级联电路。该显示装置具有与上述级联电路相同的有益效果。

[0099] 本实施例中的显示装置可以为OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0100] 以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。