一种氮化镓基发光二极管外延片及其制作方法

摘要

本发明公开了一种氮化镓基发光二极管外延片及其制作方法，属于半导体技术领域。外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层，缓冲层、N型半导体层、有源层和P型半导体层依次层叠在衬底上；有源层包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子垒包括M个未掺杂的氮化钪铝层和(M+1)个未掺杂的氮化镓层，M个氮化钪铝层和(M+1)个氮化镓层交替层叠设置，M为正整数。本发明通过在未掺杂的氮化镓层中插入至少一个未掺杂的氮化钪铝层作为量子垒，氮化钪铝层和氮化镓层配合，可以缓解蓝宝石和氮化镓之间晶格失配产生的应力和缺陷，提高LED的内量子效率，进而提高LED的发光效率。

权利要求

1.一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层，所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述有源层包括多个量子阱和多个量子垒，所述多个量子阱和所述多个量子垒交替层叠设置；其特征在于，所述量子垒包括M个未掺杂的氮化钪铝层和(M+1)个未掺杂的氮化镓层，M个所述氮化钪铝层和(M+1)个所述氮化镓层交替层叠设置，M为正整数，所述氮化钪铝层为ScaAl1-aN层，0.2＜a＜0.8，所述氮化钪铝层的厚度为0.5nm～2nm，所述氮化镓层的厚度为所述氮化钪铝层的厚度为2倍～10倍；

所述氮化镓基发光二极管外延片还包括电子阻挡层和低温P型层，所述电子阻挡层设置在所述有源层和所述P型半导体层之间，所述低温P型层设置在所述有源层和所述电子阻挡层之间。

2.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，2≤M≤10。

3.根据权利要求2所述的氮化镓基发光二极管外延片，其特征在于，所述量子阱的厚度为9nm～20nm。

4.一种氮化镓基发光二极管外延片的制作方法，其特征在于，所述制作方法包括：提供一衬底；

在所述衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层；

其中，所述有源层包括多个量子阱和多个量子垒，所述多个量子阱和所述多个量子垒交替层叠设置；所述量子垒包括M个未掺杂的氮化钪铝层和(M+1)个未掺杂的氮化镓层，M个所述氮化钪铝层和(M+1)个所述氮化镓层交替层叠设置，M为正整数，所述氮化钪铝层为ScaAl1-aN层，0.2＜a＜0.8，所述氮化钪铝层的厚度为0.5nm～2nm，所述氮化镓层的厚度为所述氮化钪铝层的厚度为2倍～10倍；

所述氮化镓基发光二极管外延片还包括电子阻挡层和低温P型层，所述电子阻挡层设置在所述有源层和所述P型半导体层之间，所述低温P型层设置在所述有源层和所述电子阻挡层之间。

5.根据权利要求4所述的制作方法，其特征在于，所述氮化钪铝层的生长条件与所述氮化镓层的生长条件相同，所述生长条件包括生长温度和生长压力。

6.根据权利要求5所述的制作方法，其特征在于，所述量子垒的生长温度为900℃～950℃。

7.根据权利要求6所述的制作方法，其特征在于，所述量子垒的生长压力为100torr～

500torr。

说明书

一种氮化镓基发光二极管外延片及其制作方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制作方法。

背景技术

[0002] 发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。LED具有节能环保、可靠性高、使用寿命长等优点，因而受到广泛的关注，近年来在背光源和显示屏领域大放异彩，并且开始向民用照明市场进军。

[0003] 氮化镓(GaN)具有良好的热导性能，同时具有耐高温、耐酸碱、高硬度等优良特性，使氮化镓(GaN)基LED受到越来越多的关注和研究。现有的氮化镓基LED外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层，缓冲层、N型半导体层、有源层和P型半导体层依次层叠在衬底上。P型半导体层用于提供进行复合发光的空穴，N型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面；衬底的材料通常选择蓝宝石，N型半导体层等结构的材料通常选择氮化镓，蓝宝石和氮化镓为异质材料，两者之间存在较大的晶格失配，缓冲层用于缓解衬底和N型半导体层之间的晶格失配。

[0004] 在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

[0005] 蓝宝石和氮化镓之间晶格失配产生的应力和缺陷会随着外延生长而延伸并进行累积，延伸到有源层时累积的应力和缺陷已经比较严重，会对电子和空穴的复合发光造成不良影响，导致LED的内量子效率较低，最终降低LED的发光效率，影响LED在民用照明上的应用。

发明内容

[0006] 本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法，能够解决现有技术蓝宝石和氮化镓之间晶格失配产生的应力和缺陷延伸到有源层降低LED的发光效率的问题。所述技术方案如下：

[0007] 一方面，本发明实施例提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层，所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述有源层包括多个量子阱和多个量子垒，所述多个量子阱和所述多个量子垒交替层叠设置；所述量子垒包括M个未掺杂的氮化钪铝层和(M+1)个未掺杂的氮化镓层，M个所述氮化钪铝层和(M+1)个所述氮化镓层交替层叠设置，M为正整数。

[0008] 可选地，所述氮化钪铝层为ScaAl1-aN层，0.2＜a＜0.8。

[0009] 可选地，所述氮化钪铝层的厚度为0.5nm～2nm。

[0010] 优选地，所述氮化镓层的厚度为所述氮化钪铝层的厚度为2倍～10倍。

[0011] 可选地，2≤M≤10。

[0012] 优选地，所述量子阱的厚度为9nm～20nm。

[0013] 另一方面，本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，所述制作方法包括：

[0014] 提供一衬底；

[0015] 在所述衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层；

[0016] 其中，所述有源层包括多个量子阱和多个量子垒，所述多个量子阱和所述多个量子垒交替层叠设置；所述量子垒包括M个未掺杂的氮化钪铝层和(M+1)个未掺杂的氮化镓层，M个所述氮化钪铝层和(M+1)个所述氮化镓层交替层叠设置，M为正整数。

[0017] 可选地，所述氮化钪铝层的生长条件与所述氮化镓层的生长条件相同，所述生长条件包括生长温度和生长压力。

[0018] 优选地，所述量子垒的生长温度为900℃～950℃。

[0019] 更优选地，所述量子垒的生长压力为100torr～500torr。

[0020] 本发明实施例提供的技术方案带来的有益效果是：

[0021] 通过在未掺杂的氮化镓层中插入至少一个未掺杂的氮化钪铝层作为量子垒，氮化钪铝层和氮化镓层配合，可以缓解蓝宝石和氮化镓之间晶格失配产生的应力和缺陷，提高有源层的晶体质量，有利于电子和空穴在有源层中进行复合发光，提高LED的内量子效率，进而提高LED的发光效率，促进LED在民用照明上的应用。

附图说明

[0022] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0023] 图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

[0024] 图2是本发明实施例提供的有源层的结构示意图；

[0025] 图3是本发明实施例提供的量子垒的结构示意图；

[0026] 图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。

具体实施方式

[0027] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

[0028] 本发明实施例提供了一种氮化镓基发光二极管外延片，图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图，参见图1，该氮化镓基发光二极管外延片包括衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50，缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。

[0029] 图2为本发明实施例提供的有源层的结构示意图，参见图2，有源层40包括多个量子阱41和多个量子垒42，多个量子阱41和多个量子垒42交替层叠设置。

[0030] 图3为本发明实施例提供的量子垒的结构示意图，参见图3，在本实施例中，量子垒42包括M个未掺杂的氮化钪铝层42a和(M+1)个未掺杂的氮化镓层42b，M个氮化钪铝层42a和(M+1)个氮化镓层42b交替层叠设置，M为正整数。

[0031] 本发明实施例通过在未掺杂的氮化镓层中插入至少一个未掺杂的氮化钪铝层作为量子垒，氮化钪铝层和氮化镓层配合，可以缓解蓝宝石和氮化镓之间晶格失配产生的应力和缺陷，提高有源层的晶体质量，有利于电子和空穴在有源层中进行复合发光，提高LED的内量子效率，进而提高LED的发光效率，促进LED在民用照明上的应用。而且氮化钪铝层和氮化镓层的交界面存在较强的二维电子气和二维空穴气，可以有效提升有源层中电子和空穴的横向扩展能力，电子和空穴均匀分布在有源层中进行复合发光，提高有源层中电子和空穴的复合发光效率，进一步提高LED的内量子效率，进而提高LED的发光效率。同时还可以降低LED的串联电阻，进而降低LED的正向电压，有利于LED在民用照明上的应用。

[0032] 可选地，氮化钪铝层42a可以为ScaAl1-aN层，0.2＜a＜0.8，a优选为0.5，以使氮化钪铝层可以与氮化镓层实现较好的配合，有效提高有源层的晶体质量和提升空穴的横向扩展能力。

[0033] 可选地，氮化钪铝层42a的厚度可以为0.5nm～2nm，优选为1nm。在有效提升空穴的横向扩展能力的同时，尽可能避免对外延片整体造成负影响，如增大外延片的串联电阻。

[0034] 优选地，氮化镓层42b的厚度为氮化钪铝层42a的厚度为2倍～10倍，优选为6倍。一方面氮化镓层的厚度较大，整体保持为氮化镓晶体，有源层的晶体质量较好，有利于提高LED的发光效率；另一方面氮化钪铝层的厚度与氮化镓层的厚度相差在一定范围内，氮化钪铝层可以与氮化镓层较好的配合，有效提升空穴的横向扩展能力，同时避免增大外延片的串联电阻。

[0035] 可选地，2≤M≤10，M优选为6。在有效提高有源层的晶体质量和提升空穴的横向扩展能力的情况下，尽可能减少量子垒中各个子层的数量(即氮化钪铝层和氮化镓层的数量)，简化实现，方便制作。

[0036] 优选地，量子阱42的厚度为9nm～20nm，优选为15nm。没有额外增加量子垒的厚度，尽可能减小对外延片整体的影响。

[0037] 可选地，量子阱41的材料可以采用氮化铟镓(InGaN)，优选为InxGa1-xN，0＜x＜1。

[0038] 优选地，量子阱41的厚度可以为3nm～4nm，优选为3.5nm。

[0039] 可选地，量子阱41的数量与量子垒42的数量相同，量子垒42的数量可以为5个～11个，优选为8个。

[0040] 具体地，衬底10的材料可以采用蓝宝石(主要成分为Al2O3)，优选采用[0001]晶向的蓝宝石。缓冲层20的材料可以采用氮化镓(GaN)。N型半导体层30的材料可以采用N型掺杂的氮化镓。P型半导体层50的材料可以采用P型掺杂的氮化镓。

[0041] 进一步地，缓冲层20的厚度可以为15nm～40nm，优选为25nm。N型半导体层30的厚度可以为1μm～3μm，优选为1.5μm；N型半导体层30中N型掺杂剂的掺杂浓度可以为1018cm-3～3*1019cm-3，优选为6*1018cm-3。P型半导体层50的厚度可以为100nm～300nm，优选为200nm；P型半导体层50中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。

[0042] 可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括高温缓冲层71，高温缓冲层71设置在缓冲层20和N型半导体层30之间，以缓解衬底和N型半导体层之间的晶格失配。

[0043] 在具体实现时，缓冲层为首先在衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为高温缓冲层。

[0044] 进一步地，三维成核层的厚度可以为400nm～600nm，优选为500nm。二维恢复层的厚度可以为500nm～800nm，优选为650nm。本征氮化镓层的厚度可以为1μm～2μm，如1.5μm。

[0045] 可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括应力释放层72，应力释放层72设置在N型半导体层30和有源层40之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高LED的内量子效率，进而提高LED的发光效率。

[0046] 具体地，应力释放层72可以包括多个氮化铟镓层和多个氮化镓层，多个氮化铟镓层和多个氮化镓层交替层叠设置。

[0047] 进一步地，应力释放层72中氮化铟镓层的厚度可以为1nm～3nm，优选为2nm；氮化镓层的厚度可以为20nm～40nm，优选为30nm；氮化铟镓层的数量与氮化镓层的数量相同，氮化镓层的数量可以为3个～9个，优选为6个。

[0048] 可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括电子阻挡层73，电子阻挡层73设置在有源层40和P型半导体层50之间，以避免电子跃迁到P型半导体层中与空穴进行非辐射复合，降低LED的发光效率。

[0049] 具体地，电子阻挡层73的材料可以采用P型掺杂的氮化铝镓(AlGaN)，如AlyGa1-yN，0.1＜y＜0.5。

[0050] 进一步地，电子阻挡层73的厚度可以为50nm～100nm，优选为75nm。

[0051] 优选地，如图1所示，该氮化镓基发光二极管外延片还可以包括低温P型层74，低温P型层74设置在有源层40和电子阻挡层73之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

[0052] 具体地，低温P型层74的材料可以为P型掺杂的氮化镓。

[0053] 进一步地，低温P型层74的厚度可以为30nm～50nm，优选为40nm；低温P型层74中P型掺杂剂的掺杂浓度可以为1020/cm3～1021/cm3，优选为5*1020/cm3。

[0054] 可选地，如图1所示，该发光二极管外延片还可以包括P型接触层75，P型接触层75铺设在P型半导体层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

[0055] 具体地，P型接触层75的材料可以采用P型掺杂的氮化铟镓。

[0056] 进一步地，P型接触层75的厚度可以为5nm～100nm，优选为50nm；P型接触层75中P型掺杂剂的掺杂浓度可以为1021/cm3～1022/cm3，优选为6*1021/cm3。

[0057] 图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50，缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；N型半导体层30的材料采用N型掺杂的氮化镓，厚度为1.5μm，N型掺杂剂的掺杂浓度为6*1018cm-3；有源层40包括交替层叠的8个量子阱41和8个量子垒42，量子阱41的材料为氮化铟镓，量子阱41的厚度为3.5nm；量子垒42包括交替层叠的2个未掺杂的Sc0.2Al0.8N层和3个未掺杂的GaN层，Sc0.2Al0.8N层的厚度为2nm，GaN层的厚度为4nm。P型半导体层50的材料采用P型掺杂的氮化镓，厚度为200nm，P型掺杂剂的掺杂浓度为1019cm-3。

[0058] 将上述外延片制成芯片，与量子垒由一个厚度为12nm的GaN层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了2％～3％。

[0059] 图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50，缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；N型半导体层30的材料采用N型掺杂的氮化镓，厚度为1.5μm，N型掺杂剂的掺杂浓度为6*1018cm-3；有源层40包括交替层叠的8个量子阱41和8个量子垒42，量子阱41的材料为氮化铟镓，量子阱41的厚度为3.5nm；量子垒42包括交替层叠的6个未掺杂的Sc0.5Al0.5N层和7个未掺杂的GaN层，Sc0.5Al0.5N层的厚度为1nm，GaN层的厚度为2nm。P型半导体层50的材料采用P型掺杂的氮化镓，厚度为200nm，P型掺杂剂的掺杂浓度为1019cm-3。

[0060] 将上述外延片制成芯片，与量子垒由一个厚度为12nm的GaN层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了1％～2％。

[0061] 图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50，缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；N型半导体层30的材料采用N型掺杂的氮化镓，厚度为1.5μm，N型掺杂剂的掺杂浓度为6*1018cm-3；有源层40包括交替层叠的8个量子阱41和8个量子垒42，量子阱41的材料为氮化铟镓，量子阱41的厚度为3.5nm；量子垒42包括交替层叠的10个未掺杂的Sc0.8Al0.2N层和11个未掺杂的GaN层，Sc0.8Al0.2N层的厚度为0.5nm，GaN层的厚度为1nm。P型半导体层50的材料采用P型掺杂的氮化镓，厚度为450nm，P型掺杂剂的掺杂浓度为5*1019cm-3。

[0062] 将上述外延片制成芯片，与量子垒由一个厚度为12nm的GaN层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了3％～4％。

[0063] 本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，适用于制作图1所示的氮化镓基发光二极管外延片。图4为本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图，参见图4，该制作方法包括：

[0064] 步骤201：提供一衬底。

[0065] 可选地，该步骤201可以包括：

[0066] 控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行1分钟～10分钟(优选为8分钟)退火处理；

[0067] 对衬底进行氮化处理。

[0068] 通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

[0069] 步骤202：在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层。

[0070] 其中，有源层包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子垒包括M个未掺杂的氮化钪铝层和(M+1)个未掺杂的氮化镓层，M个氮化钪铝层和(M+1)个氮化镓层交替层叠设置，M为正整数。

[0071] 可选地，氮化钪铝层的生长条件可以与氮化镓层的生长条件相同，生长条件包括生长温度和生长压力。采用相同的生长条件，实现上比较简单和方便。

[0072] 优选地，量子垒的生长温度可以为900℃～950℃(优选为925℃)。生长温度较高，量子垒的晶体质量较好，有利于提高LED的发光效率。

[0073] 更优选地，量子垒的生长压力可以为100torr～500torr(优选为300torr)。配合量子垒的生长温度，量子垒的晶体质量较好，有利于提高LED的发光效率。

[0074] 具体地，该步骤202可以包括：

[0075] 第一步，控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

[0076] 第二步，控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长N型半导体层；

[0077] 第三步，在N型半导体层上生长有源层；其中，量子阱的生长温度为720℃～800℃(优选为760℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为900℃～950℃(优选为925℃)，压力为100torr～500torr(优选为300torr)；

[0078] 第四步，控制温度为850℃～950℃(优选为900℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长P型半导体层。

[0079] 可选地，在第一步之后，该制作方法还可以包括：

[0080] 控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

[0081] 可选地，在第二步之前，该制作方法还可以包括：

[0082] 在缓冲层上生长高温缓冲层。

[0083] 相应地，N型半导体层生长在高温缓冲层上。

[0084] 具体地，在缓冲层上生长高温缓冲层，可以包括：

[0085] 控制温度为1000℃～1040℃(优选为1020℃)，压力为400torr～600torr(优选为500torr)，在缓冲层上生长三维成核层；

[0086] 控制温度为1040℃～1080℃(优选为1060℃)，压力为400torr～600torr(优选为500torr)，在三维成核上生长二维恢复层；

[0087] 控制温度为1050℃～1100℃(优选为1050℃)，压力为100torr～500torr(优选为300torr)，在二维恢复层上生长本征氮化镓层。

[0088] 可选地，在第三步之前，该制作方法还可以包括：

[0089] 在N型半导体层上生长应力释放层。

[0090] 相应地，有源层生长在应力释放层上。

[0091] 具体地，在N型半导体层上生长应力释放层，可以包括：

[0092] 控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在N型半导体层上生长应力释放层。

[0093] 可选地，在第四步之前，该制作方法还可以包括：

[0094] 在有源层上生长电子阻挡层。

[0095] 相应地，P型半导体层生长在电子阻挡层上。

[0096] 具体地，在有源层上生长电子阻挡层，可以包括：

[0097] 控制温度为900℃～1000℃(优选为950℃)，压力为200torr～500torr(优选为350torr)，在有源层上生长电子阻挡层。

[0098] 优选地，在有源层上生长电子阻挡层之前，该制作方法还可以包括：

[0099] 在有源层上生长低温P型层。

[0100] 相应地，电子阻挡层生长在低温P型层上。

[0101] 具体地，在有源层上生长低温P型层，可以包括：

[0102] 控制温度为750℃～850℃(优选为800℃)，压力为100torr～500torr(优选为300torr)，在有源层上生长低温P型层。

[0103] 可选地，在第四步之后，该制作方法还可以包括：

[0104] 在P型半导体层上生长P型接触层。

[0105] 具体地，在P型半导体层上生长P型接触层，可以包括：

[0106] 控制温度为850℃～1000℃(优选为925℃)，压力为100torr～300torr(优选为200torr)，在P型半导体层上生长P型接触层。

[0107] 需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

[0108] 控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，钪膦基卡宾配合物作为钪源，N型掺杂剂选用硅烷，P型掺杂剂选用二茂镁。

[0109] 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。