一种鳍式超结功率半导体晶体管及其制备方法

摘要

一种鳍式超结功率半导体晶体管及其制备方法，包括N型衬底，在N型衬底上设有N型外延层，在N型外延层内两侧设有柱状第一P型体区和第二P型体区，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层顶部设有第三P型体区，该区表面两端设有第二N型重掺杂源区，第三P型体区两侧分别设有栅极多晶硅，且栅极多晶硅下方覆盖第二P型体区，柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区下表面。第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。本发明器件在保证击穿电压的前提下进一步降低导通电阻，降低器件EMI噪声。

权利要求

1.一种鳍式超结功率半导体晶体管，包括：N型衬底(1)，在N型衬底(1)上设有N型外延层(2)，在N型外延层(2)内的两侧分别设有柱状第一P型体区(3)，在N型外延层(2)内的两侧还分别设有第二P型体区(4)，位于同侧的柱状第一P型体区(3)和第二P型体区(4)相触及，在第二P型体区(4)表面设有第一N型重掺杂源区(6)，在N型外延层(2)的顶部设有第三P型体区(5)，在第三P型体区(5)表面两端分别设有第二N型重掺杂源区(7)，其特征在于，第三P型体区(5)的两侧分别设有栅极多晶硅(10)，且所述栅极多晶硅(10)的下方覆盖所述第二P型体区(4)，在栅极多晶硅(10)与第二P型体区(4)、N型外延层(2)及第三P型体区(5)之间设有栅氧化层(9)，所述柱状第一P型体区(3)、第二P型体区(4)及部分N型外延层(2)低于第三P型体区(5)的下表面，第二P型体区(4)表面的第一N型重掺杂源区(6)止于栅氧化层(9)的外侧边界，第一N型重掺杂源区(6)与第二P型体区(4)向晶体管外侧同步外凸并呈脉冲形状。

2.一种权利要求1所述的鳍式超结功率半导体晶体管的制备方法，其特征在于：第一步：首先选取N型硅材料作为衬底(1)并外延生长N型外延层；

第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区(3)；

第三步：选择性刻蚀N型外延层形成台阶形外延层(2)；

第四步：利用掩膜板对台阶形N型外延层(2)选择性注入硼，退火后形成第二P型体区(4)和第三P型体区(5)；

第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区(6)，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区(7)；

第六步：在柱状第一P型体区(3)、第二P型体区(4)、第三P型体区(5)上表面选择性高能量80KeV～200KeV注入硼形成P型重掺杂半导体接触区(8)；

第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；

第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅(10)；

第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；

第十步：淀积制作源极金属，且源极金属与第二P型体区和第三P型体区形成良好的欧姆接触或肖特基接触。

说明书

一种鳍式超结功率半导体晶体管及其制备方法

技术领域

[0001] 本发明涉及功率半导体器件技术领域，具体涉及一种鳍式超结功率半导体晶体管及其制备方法。

背景技术

[0002] 功率半导体器件作为电力电子系统中的核心元件，自20世纪70年代发明以来，一直是现代生活不可或缺的重要电子元件。过去三十年里，功率金属氧化物半导体场效应管
(MOSFET)取得了飞跃式的发展，20世纪90年代初提出了“超结”的概念，利用相互交替的P柱
与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。相
比于传统MOSFET，具有超结结构的场效应管虽然在降低导通电阻方面已经有不错的表现，
但是仍然没有达到理想的预期。20世纪90年代末胡正明教授提出了鳍式场效应晶体管，鳍
式结构的栅增大了沟道面积，加强了栅对沟道的控制。鉴于此，本发明提出一种鳍式超结功
率半导体晶体管及其制备方法，在保证击穿电压的前提下进一步降低导通电阻，降低器件
开启速度，降低EMI噪声。

发明内容

[0003] 本发明针对上述不足提出了一种能够进一步降低导通电阻，并且有效降低器件EMI噪声的鳍式超结功率半导体晶体管及其制备方法。

[0004] 本发明采用如下结构技术方案：

[0005] 一种鳍式超结功率半导体晶体管，包括：N型衬底，在N型衬底上设有N型外延层，在N型外延层内的两侧分别设有柱状第一P型体区，在N型外延层内的两侧还分别设有第二P型
体区，位于同侧的柱状第一P型体区和第二P型体区相触及，在第二P型体区表面设有第一N
型重掺杂源区，在N型外延层的顶部设有第三P型体区，在第三P型体区表面两端分别设有第
二N型重掺杂源区，其特征在于，第三P型体区的两侧分别设有栅极多晶硅，且所述栅极多晶
硅的下方覆盖所述第二P型体区，在栅极多晶硅与第二P型体区、N型外延层及第三P型体区
之间设有栅氧化层，所述柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体
区的下表面。

[0006] 一种鳍式超结功率半导体晶体管，其特征在于，第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外
凸并呈脉冲形状。

[0007] 本发明提供如下方法技术方案：

[0008] 第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；

[0009] 第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区；

[0010] 第三步：选择性刻蚀N型外延层形成台阶形外延层；

[0011] 第四步：利用掩膜板对台阶形N型外延层选择性注入硼，退火后形成第二P型体区和第三P型体区；

[0012] 第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区；

[0013] 第六步：在柱状第一P型体区、第二P型体区、第三P型体区上表面选择性高能量(80KeV～200KeV)注入硼形成P型重掺杂半导体接触区；

[0014] 第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；

[0015] 第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅；

[0016] 第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；

[0017] 第十步：淀积制作源极金属，且源极金属与第二P型体区和第三P型体区形成良好的欧姆接触或肖特基接触。

[0018] 与现有技术相比，本发明具有如下优点：

[0019] 1.本发明器件利用鳍式栅极多晶硅栅10对P型体区分隔，使其形成相互分离的第二P型体区4与第三P型体区5，从而使导电沟道增加，进一步降低导通电阻。传统超结结构器
件中，柱状第一P型体区与第二P型体区相连，器件导通时，只有第二P型体区内形成反型沟
道，电子从N型重掺杂源区经过沟道流向漏极。本发明器件中栅极多晶硅10使第二P型体区4
与第三P型体区5相互分离。器件导通时，第二P型体区4与第三P型体区5内分别形成横向和
纵向反型沟道，大量电子从源极通过横向和纵向的多个导电沟道流向漏极，正向导通电流
增加。因此，相比于传统超结结构器件，本发明器件导电沟道增加，使得器件导通电阻进一
步降低，导通功耗降低。

[0020] 2.本发明器件中栅极多晶硅10和栅氧化层9的外侧边界随第一N型重掺杂源区6边界向晶体管外侧同步外凸并呈脉冲形状，使得栅漏电容增大，有效降低了器件EMI噪声。与
传统器件相比，本发明器件中，边界呈脉冲形状的栅氧化层9与N型外延层2的接触面积增
加，栅极与漏极形成的覆盖电容增大，使得器件总栅漏电容增大，因此晶体管开启速度降
低，电流与电压随时间的变化率降低，器件EMI噪声降低。

[0021] 3.本发明器件结构设计工艺保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺，工艺简单，可行性高。

附图说明

[0022] 图1所示为传统沟槽超结功率半导体晶体管的三维立体图。

[0023] 图2所示为本发明提出的新型鳍式超结功率半导体晶体管的三维立体图。

[0024] 图3～图8所示为本发明提出的新型鳍式超结功率半导体晶体管制备方法的工艺流程图。

具体实施方式

[0025] 本发明器件利用鳍式栅极多晶硅和栅氧化层使第二P型体区与第三P型体区相互分离。器件导通时，第二P型体区与第三P型体区内均可形成反型沟道，大量电子从源区通过
多个导电沟道流向漏极，正向导通电流增加，导通电阻进一步降低。并且，由于器件中栅极
多晶硅和栅氧化层下表面边界随N型重掺杂源区边界横向向柱状第一P型体区延伸，栅氧化
层与N型外延层的接触面积增加，栅极与漏极形成的覆盖电容增大，使得器件总栅漏电容增
大，因此晶体管开启速度降低，电流与电压随时间的变化率降低，器件EMI噪声水平降低。所
述器件制备方法保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺，工艺
简单，可行性高。

[0026] 实施例1

[0027] 下面结合图2，对本发明进行详细说明，一种鳍式超结功率半导体晶体管，包括：N型衬底1，在N型衬底1上设有N型外延层2，在N型外延层2内的两侧分别设有柱状第一P型体
区3，在N型外延层2内的两侧还分别设有第二P型体区4，位于同侧的柱状第一P型体区3和第
二P型体区4相触及，在第二P型体区4表面设有第一N型重掺杂源区6，在N型外延层2的顶部
设有第三P型体区5，在第三P型体区5表面两端分别设有第二N型重掺杂源区7，第三P型体区
5的两侧分别设有栅极多晶硅10，且所述栅极多晶硅10的下方覆盖所述第二P型体区4，在栅
极多晶硅10与第二P型体区4、N型外延层2及第三P型体区5之间设有栅氧化层9，所述柱状第
一P型体区3、第二P型体区4及部分N型外延层2低于第三P型体区5的下表面。在本实施例中，
第二P型体区4表面的第一N型重掺杂源区6止于栅氧化层9的外侧边界，第一N型重掺杂源区
6与第二P型体区4向晶体管外侧同步外凸并呈脉冲形状。

[0028] 实施例2

[0029] 下面结合图3～图8，对本发明进行详细说明，一种鳍式超结功率半导体晶体管的制备方法：

[0030] 第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；

[0031] 第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区；

[0032] 第三步：选择性刻蚀N型外延层形成台阶形外延层；

[0033] 第四步：利用掩膜板对台阶形N型外延层选择性注入硼，退火后形成第二P型体区和第三P型体区；

[0034] 第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区；

[0035] 第六步：在柱状第一P型体区、第二P型体区、第三P型体区上表面选择性高能量(80kev～200kev)注入硼形成P型重掺杂半导体接触区8；

[0036] 第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；

[0037] 第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅；

[0038] 第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；

[0039] 第十步：淀积制作源极金属，且源极金属与第二P型体区和第三P型体区形成良好的欧姆接触或肖特基接触。