一种显示面板及显示装置

摘要

本发明实施例提供了一种显示面板及显示装置，涉及显示技术领域，降低驱动晶体管的栅极和数据线的耦合电容。显示面板包括像素电路，像素电路包括：驱动晶体管；第一开关晶体管，第一极与参考电压信号线连接，第二极与驱动晶体管栅极连接；第二开关晶体管，第一极与数据线连接，第二极与驱动晶体管第一极连接；第三开关晶体管，第一极与电源电压信号线连接，第二极与驱动晶体管第一极连接；显示面板还包括接收固定电位信号的屏蔽单元，屏蔽单元的至少部分区域位于第一半导体连接部与第二半导体连接部之间，第一半导体连接部连接于第一开关晶体管的第二极与驱动晶体管的栅极之间，第二半导体连接部连接于第二开关晶体管的第一极与数据线之间。

权利要求

1.一种显示面板，其特征在于，所述显示面板包括呈矩阵式排布的多个像素电路，所述像素电路包括：驱动晶体管；

第一开关晶体管，所述第一开关晶体管的栅极与第一扫描信号线电连接，所述第一开关晶体管的第一极与参考电压信号线电连接，所述第一开关晶体管的第二极与所述驱动晶体管的栅极电连接；

第二开关晶体管，所述第二开关晶体管的栅极与第二扫描信号线电连接，所述第二开关晶体管的第一极与数据线电连接，所述第二开关晶体管的第二极与所述驱动晶体管的第一极电连接；

第三开关晶体管，所述第三开关晶体管的栅极与发光控制信号线电连接，所述第三开关晶体管的第一极与电源电压信号线电连接，所述第三开关晶体管的第二极与所述驱动晶体管的第一极电连接；

所述显示面板还包括屏蔽单元，所述屏蔽单元接收固定电位信号，所述屏蔽单元的至少部分区域位于第一半导体连接部与第二半导体连接部之间；其中，所述第一半导体连接部为电连接于所述第一开关晶体管的第二极与所述驱动晶体管的栅极之间的半导体，所述第二半导体连接部为电连接于所述第二开关晶体管的第一极与所述数据线之间的半导体。

2.根据权利要求1所述的显示面板，其特征在于，所述屏蔽单元包括第一屏蔽单元和/或第二屏蔽单元；

所述第一屏蔽单元与所述第一半导体连接部和所述第二半导体连接部同层设置，且所述第一屏蔽单元设于同一像素电路的所述第一半导体连接部和所述第二半导体连接部之间；

所述第二屏蔽单元与所述第一半导体连接部和所述第二半导体连接部同层设置，且所述第二屏蔽单元设于所述第一半导体连接部和与所述第一半导体连接部所属像素电路在第一方向上相邻的像素电路的所述第二半导体连接部之间，所述第一方向与第二方向与相交，所述第二方向为所述数据线的延伸方向。

3.根据权利要求2所述的显示面板，其特征在于，在所述第一屏蔽单元、所述第一半导体连接部和所述第二半导体连接部的沿所述第一方向延伸的边缘中，靠近所述第二扫描信号线的边缘为上边缘，靠近所述参考电压信号线的边缘为下边缘；

所述第一屏蔽单元的上边缘的延长线位于所述第一半导体连接部的上边缘与所述第二扫描信号线之间，所述第一屏蔽单元的下边缘的延长线位于所述第二半导体连接部的下边缘与所述参考电压信号线之间。

4.根据权利要求2所述的显示面板，其特征在于，在所述第二屏蔽单元、所述第一半导体连接部和所述第二半导体连接部的沿所述第一方向延伸的边缘中，靠近所述第二扫描信号线的边缘为上边缘，靠近所述参考电压信号线的边缘为下边缘；

所述第二屏蔽单元的下边缘的延长线位于所述第二半导体连接部的下边缘与所述参考电压信号线之间。

5.根据权利要求2所述的显示面板，其特征在于，所述第一屏蔽单元、所述第二屏蔽单元为半导体层。

6.根据权利要求2所述的显示面板，其特征在于，所述第一屏蔽单元、所述第二屏蔽单元为金属层。

7.根据权利要求2所述的显示面板，其特征在于，所述第一屏蔽单元、所述第二屏蔽单元与所述电源电压信号线电连接。

8.根据权利要求2所述的显示面板，其特征在于，所述第一屏蔽单元和与其相距最近的第一半导体连接部之间的距离为L11，所述第一屏蔽单元和与其相距最近的第二半导体连接部之间的距离为L12，L11≥2μm，L12≥2μm；

所述第二屏蔽单元和与其相距最近的第一半导体连接部之间的距离为L21，所述第二屏蔽单元和与其相距最近的第二半导体连接部之间的距离为L22，L21≥2μm，L22≥2μm。

9.根据权利要求1所述的显示面板，其特征在于，所述电源电压信号线包括连通的第一走线段和第二走线段，其中，所述第一走线段中的部分区域在所述第一半导体连接部和所述第二半导体连接部所在平面上的正投影，位于所述第一半导体连接部和所述第二半导体连接部之间，其余部分区域与所述第一半导体连接部、所述第二半导体连接部至少部分交叠；

所述第一走线段所在膜层与所述第一半导体连接部、所述第二半导体连接部所在膜层在垂直于所述显示面板所在平面方向上的距离，小于所述第二走线段所在膜层与所述第一半导体连接部和所述第二半导体连接部所在膜层在垂直于所述显示面板所在平面方向上的距离；

所述屏蔽单元为所述第一走线段。

10.根据权利要求9所述的显示面板，其特征在于，所述屏蔽单元的形状为“凸”字形；

在所述屏蔽单元、所述第一半导体连接部和所述第二半导体连接部的沿第一方向延伸的边缘中，靠近所述第二扫描信号线的边缘为上边缘，靠近所述参考电压信号线的边缘为下边缘；

所述屏蔽单元的上边缘的延长线位于所述第一半导体连接部的上边缘与所述第二扫描信号线之间，所述屏蔽单元的下边缘的延长线位于所述第二半导体连接部的下边缘朝向所述参考电压信号线的一侧。

11.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括第一绝缘层，所述第一绝缘层位于所述电源电压信号线所在膜层与所述第一半导体连接部、所述第二半导体连接部所在膜层之间；

所述第一绝缘层中与所述屏蔽单元对应的区域镂空设置。

12.根据权利要求11所述的显示面板，其特征在于，所述像素电路还包括存储电容，所述存储电容包括第一电极和第二电极，所述第一电极与所述驱动晶体管的栅极电连接，所述第二电极与所述电源电压信号线电连接；

所述第一绝缘层包括：

第一子绝缘层，所述第一子绝缘层位于所述第一电极所在膜层和所述第二电极所在膜层之间；

第二子绝缘层，所述第二子绝缘层位于所述第二电极所在膜层和所述电源电压信号线所在膜层之间；

所述第一子绝缘层中与所述屏蔽单元对应的区域镂空设置，和/或，所述第二子绝缘层中与所述屏蔽单元对应的区域镂空设置。

13.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括第二绝缘层，所述第二绝缘层位于所述电源电压信号线所在膜层与所述第一半导体连接部、所述第二半导体连接部所在膜层之间；

所述第二绝缘层中与所述屏蔽单元对应的区域的厚度，小于与所述第二走线段对应的区域的厚度。

14.根据权利要求13所述的显示面板，其特征在于，所述像素电路还包括存储电容，所述存储电容包括第一电极和第二电极，所述第一电极与所述驱动晶体管的栅极电连接，所述第二电极与所述电源电压信号线电连接；

所述第二绝缘层包括：

第三子绝缘层，所述第三子绝缘层位于所述第一电极所在膜层和所述第二电极所在膜层之间；

第四子绝缘层，所述第四子绝缘层位于所述第二电极所在膜层和所述电源电压信号线所在膜层之间；

所述第三子绝缘层中与所述屏蔽单元对应的区域的厚度，小于与所述第二走线段对应的区域的厚度，和/或，所述第四子绝缘层中与所述屏蔽单元对应的区域的厚度，小于与所述第二走线段对应的区域的厚度。

15.根据权利要求9所述的显示面板，其特征在于，所述像素电路还包括存储电容，所述存储电容包括第一电极和第二电极，所述第一电极与所述驱动晶体管的栅极电连接，所述第二电极与所述电源电压信号线电连接；

所述第一电极在第一方向上的长度大于或等于所述第一电极板在第二方向上的长度，所述第一方向与第二方向与相交，所述第二方向为所述数据线的延伸方向。

16.根据权利要求9所述的显示面板，其特征在于，所述屏蔽单元所在膜层与所述第一半导体连接部和所述第二半导体连接部所在膜层在垂直于所示显示面板所在平面方向上的距离为H1，0.08μm≤H1≤0.9μm。

17.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括：

第四开关晶体管，所述第四开关晶体管的栅极与所述第二扫描信号线电连接，所述第四开关晶体管的第一极与所述驱动晶体管的栅极电连接，所述第四开关晶体管的第二极与所述驱动晶体管的第二极电连接；

第五开关晶体管，所述第五开关晶体管的栅极与所述发光控制信号线电连接，所述第五开关晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五开关晶体管的第二极与发光元件电连接；

第六开关晶体管，所述第六开关晶体管的栅极与所述第一扫描信号线电连接，所述第六开关晶体管的第一极与所述参考电压信号线电连接，所述第六开关晶体管的第二极与所述发光元件电连接。

18.一种显示装置，其特征在于，所述显示装置包括如权利要求1～17任一项所述的显示面板。

说明书

一种显示面板及显示装置

【技术领域】

[0001] 本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。【背景技术】

[0002] 随着显示技术的不断发展，有机发光显示面板由于其具有自发光、高亮度、广视角、快速反应等优良特性，应用越来越广泛。但是，近年来，随着分辨率的不断提高，有机发光显示面板内用于形成信号线和晶体管的金属膜层之间的间隙已变得很小，这就使得金属膜层之间产生较大耦合效应，形成耦合电容，从而对发光元件的发光亮度产生影响，影响显示性能。【发明内容】

[0003] 有鉴于此，本发明实施例提供了一种显示面板及显示装置，用以降低驱动晶体管的栅极和数据线之间的耦合电容，提高显示性能。

[0004] 一方面，本发明实施例提供了一种显示面板，所述显示面板包括呈矩阵式排布的多个像素电路，所述像素电路包括：

[0005] 驱动晶体管；

[0006] 第一开关晶体管，所述第一开关晶体管的栅极与第一扫描信号线电连接，所述第一开关晶体管的第一极与参考电压信号线电连接，所述第一开关晶体管的第二极与所述驱动晶体管的栅极电连接；

[0007] 第二开关晶体管，所述第二开关晶体管的栅极与第二扫描信号线电连接，所述第二开关晶体管的第一极与数据线电连接，所述第二开关晶体管的第二极与所述驱动晶体管的第一极电连接；

[0008] 第三开关晶体管，所述第三开关晶体管的栅极与发光控制信号线电连接，所述第三开关晶体管的第一极与电源电压信号线电连接，所述第三开关晶体管的第二极与所述驱动晶体管的第一极电连接；

[0009] 所述显示面板还包括屏蔽单元，所述屏蔽单元接收固定电位信号，所述屏蔽单元的至少部分区域位于第一半导体连接部与第二半导体连接部之间；其中，所述第一半导体连接部为电连接于所述第一开关晶体管的第二极与所述驱动晶体管的栅极之间的半导体，所述第二半导体连接部为电连接于所述第二开关晶体管的第一极与所述数据线之间的半导体。

[0010] 另一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述显示面板。

[0011] 上述技术方案中的一个技术方案具有如下有益效果：

[0012] 在本发明实施例所提供的技术方案中，当第一半导体连接部与第二半导体连接部之间发生耦合效应，产生耦合电场时，由于屏蔽单元设于第一半导体连接部与第二半导体连接部之间，且接收固定电压电位，因此，屏蔽单元可以对第一半导体连接部与第二半导体连接部之间所形成的电场线进行至少部分隔断，降低二者之间的耦合电场，从而降低二者的耦合电容。进一步的，由于第一半导体连接部与驱动晶体管的栅极电连接，第二半导体连接部与数据线电连接，因此，降低第一半导体连接部与第二半导体连接部的耦合电容，也就相当于降低了驱动晶体管的栅极和数据线的耦合电容，进而降低了该耦合电容对流入发光元件的驱动电流的影响，使发光元件的实际发光亮度接近其标准发光亮度，改善串扰现象，提高显示性能。

[0013] 此外，发明人通过实验研究发现，驱动晶体管的栅极和数据线的耦合电容主要存在三部分来源，一部分是第一半导体连接部与第二半导体连接部所形成的耦合电容，另一部分是数据线和与其相邻的源漏极膜层所形成的耦合电容，再一部分是数据线和与其相邻的栅极膜层所形成的耦合电容。经过进一步研究，三者所形成的耦合电容的比例为10.34:2.69:1，也就是说，第一半导体连接部与第二半导体连接部所形成的耦合电容对驱动晶体管的栅极和数据线的耦合电容的影响最大，因此，通过屏蔽单元降低第一半导体连接部与第二半导体连接部的耦合电容，能够在更大程度上降低驱动晶体管的栅极和数据线的耦合电容，对串扰现象改善更为明显。
【附图说明】

[0014] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

[0015] 图1为本发明实施例所提供的显示面板的俯视图；

[0016] 图2为本发明实施例所提供的像素电路的电路结构示意图；

[0017] 图3为图2对应的版图结构示意图；

[0018] 图4为本发明实施例所提供的屏蔽单元仅包括第一屏蔽单元时对应的版图结构示意图；

[0019] 图5为本发明实施例所提供的屏蔽单元仅包括第二屏蔽单元时对应的版图结构示意图；

[0020] 图6为本发明实施例所提供的屏蔽单元同时包括第一屏蔽单元和第二屏蔽单元时对应的版图结构示意图；

[0021] 图7为本发明实施例所提供的屏蔽单元的版图结构示意图；

[0022] 图8为本发明实施例所提供的第一走线段、第二走线段、第一半导体连接部和第二半导体连接部的膜层结构示意图；

[0023] 图9为本发明实施例所提供的第一绝缘层的膜层结构示意图；

[0024] 图10为本发明实施例所提供的第二绝缘层的膜层结构示意图；

[0025] 图11为本发明实施例所提供的存储电容的版图结构示意图；

[0026] 图12为本发明实施例所提供的显示装置的结构示意图。【具体实施方式】

[0027] 为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

[0028] 应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0029] 在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

[0030] 应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

[0031] 应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述开关晶体管，但这些开关晶体管不应限于这些术语。这些术语仅用来将开关晶体管彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一开关晶体管也可以被称为第二开关晶体管，类似地，第二开关晶体管也可以被称为第一开关晶体管。

[0032] 为进一步说明本发明实施例的有益效果，在对本发明实施例进行介绍之前，先对现有技术的缺陷进行说明。

[0033] 在现有技术中，显示面板包括由栅线和数据线交叉限定的多个像素单元，像素单元包括电连接的像素电路和发光元件，其中，像素电路包括驱动晶体管和多个开关晶体管。

[0034] 但是，随着分辨率的不断提高，显示面板内用于形成信号线和晶体管的金属膜层之间的间隙已变得很小，使得金属膜层之间产生较大的耦合效应，形成较大的耦合电容，耦合电容会进一步导致不需要的电场的产生。最为严重的，若在驱动晶体管的栅极与数据线之间形成耦合电容，那么，流入发光元件的驱动电流就会受到影响，使得发光元件的实际发光亮度偏离其标准发光亮度，进而使得所显示的画面出现串扰现象，降低显示性能。

[0035] 具体的，若不考虑驱动晶体管的栅极与数据线之间的耦合电容，流入发光元件的标准驱动电流I＝k(Vpvdd-Vdata2)2，其中， μn为电子的迁移速率，Cox为单位面积栅氧化层电容， 为驱动晶体管的沟道宽长比。

[0036] 若考虑驱动晶体管的栅极与数据线之间的耦合电容c，流入发光元件的实际驱动电流 其中，ΔV为数据线在两个时刻内提供的数据信号的电压差，Cst为存储电容。

[0037] 可见，驱动晶体管的栅极与数据线之间的耦合电容c越大，实际驱动电流I′与标准驱动电流I之间的差值越大，发光元件的实际发光亮度与标准发光亮度偏离的程度也就越大，串扰现象也就越明显。

[0038] 基于此，本发明实施例提供了一种显示面板，如图1～图3所示，图1为本发明实施例所提供的显示面板的俯视图，图2为本发明实施例所提供的像素电路的电路结构示意图，图3为图2对应的版图结构示意图，该显示面板包括呈矩阵式排布的多个像素电路1，像素电路1包括驱动晶体管DT、第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3。

[0039] 其中，第一开关晶体管T1的栅极与第一扫描信号线Scan1电连接，第一开关晶体管T1的第一极与参考电压信号线Vref电连接，第一开关晶体管T1的第二极与驱动晶体管DT的栅极电连接；第二开关晶体管T2的栅极与第二扫描信号线Scan2电连接，第二开关晶体管T2的第一极与数据线Data电连接，第二开关晶体管T2的第二极与驱动晶体管DT的第一极电连接；第三开关晶体管T3的栅极与发光控制信号线Emit电连接，第三开关晶体管T3的第一极与电源电压信号线PVDD电连接，第三开关晶体管T3的第二极与驱动晶体管DT的第一极电连接。

[0040] 此外，显示面板还包括屏蔽单元2，屏蔽单元2接收固定电位信号，屏蔽单元2的至少部分区域位于第一半导体连接部3与第二半导体连接部4之间。其中，第一半导体连接部3为电连接于第一开关晶体管T1的第二极与驱动晶体管DT的栅极之间的半导体，第二半导体连接部4为电连接于第二开关晶体管T2的第一极与数据线Data之间的半导体。

[0041] 需要说明的是，第一半导体连接部3和第二半导体连接部4所在膜层为版图结构中的半导体层，半导体层除了包括起连接作用的半导体连接部之外，还包括晶体管的沟道部分，沟道部分的两端分别为晶体管的第一极和第二极，其中，第一极为源极，第二极为漏极，或第一极为漏极，第二极为源极。晶体管的第一极和第二极为经过掺杂的半导体，能够直线实现电流的传输，沟道部分为与该晶体管的栅极重叠的半导体，栅极上施加的电压信号可以控制沟道部分导通或截止，进而实现晶体管的导通或截止。

[0042] 在本发明实施例所提供的显示面板中，当第一半导体连接部3与第二半导体连接部4之间发生耦合效应，产生耦合电场时，由于屏蔽单元2设于第一半导体连接部3与第二半导体连接部4之间，且接收固定电压电位，因此，屏蔽单元2可以对第一半导体连接部3与第二半导体连接部4之间所形成的电场线进行至少部分隔断，降低二者之间的耦合电场，从而降低二者的耦合电容。进一步的，由于第一半导体连接部3与驱动晶体管DT的栅极电连接，第二半导体连接部4与数据线Data电连接，因此，降低第一半导体连接部3与第二半导体连接部4的耦合电容，也就相当于降低了驱动晶体管DT的栅极和数据线Data的耦合电容，进而降低了该耦合电容对流入发光元件的驱动电流的影响，使发光元件的实际发光亮度接近其标准发光亮度，改善串扰现象，提高显示性能。

[0043] 此外，发明人通过实验研究发现，驱动晶体管DT的栅极和数据线Data的耦合电容主要存在三部分来源，一部分是第一半导体连接部3与第二半导体连接部4所形成的耦合电容，另一部分是数据线Data和与其相邻的源漏极膜层所形成的耦合电容，再一部分是数据线Data和与其相邻的栅极膜层所形成的耦合电容。经过进一步研究，三者所形成的耦合电容的比例为10.34:2.69:1，也就是说，第一半导体连接部3与第二半导体连接部4所形成的耦合电容对驱动晶体管DT的栅极和数据线Data的耦合电容的影响最大，因此，通过屏蔽单元2降低第一半导体连接部3与第二半导体连接部4的耦合电容，能够在更大程度上降低驱动晶体管DT的栅极和数据线Data的耦合电容，对串扰现象改善更为明显。

[0044] 可选的，如图4～图6所示，图4为本发明实施例所提供的屏蔽单元仅包括第一屏蔽单元时对应的版图结构示意图，图5为本发明实施例所提供的屏蔽单元仅包括第二屏蔽单元时对应的版图结构示意图，图6为本发明实施例所提供的屏蔽单元同时包括第一屏蔽单元和第二屏蔽单元时对应的版图结构示意图，屏蔽单元2具体可包括第一屏蔽单元5和/或第二屏蔽单元6。

[0045] 其中，第一屏蔽单元5与第一半导体连接部3和第二半导体连接部4同层设置，且第一屏蔽单元5设于同一像素电路1的第一半导体连接部3和第二半导体连接部4之间。第二屏蔽单元6与第一半导体连接部3和第二半导体连接部4同层设置，且第二屏蔽单元6设于第一半导体连接部3和与该第一半导体连接部3所属像素电路1在第一方向上相邻的像素电路1的第二半导体连接部4之间，第一方向与第二方向与相交，第二方向为数据线Data的延伸方向。

[0046] 具体的，请再次参见图4，当屏蔽单元2包括第一屏蔽单元5时，通过第一屏蔽单元5对第一半导体连接部3和所属同一像素电路1的第二半导体连接部4之间的电场线进行至少部分隔断，能够降低该第一半导体连接部3和该第二半导体连接部4的耦合电容，进而降低驱动晶体管DT的栅极和与其所在像素电路1电连接的数据线Data(以下简称驱动晶体管DT的栅极和自身数据线Data)之间的耦合电容，有效改善了由该耦合电容导致的串扰现象。

[0047] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件(存储电容Cst为149.51123F，电源电压信号Vpvdd为4.6V，0灰阶对应的数据信号Vdata1为5.8V，127灰阶对应的数据信号Vdata2为4.2V)下，根据I＝k(Vpvdd-Vdata2)2可知，理想状态下流入发光元件的理想驱动电流I＝0.16k。

[0048] 未设置第一屏蔽单元5时，驱动晶体管DT的栅极和自身数据线Data之间的耦合电容值c1为0.23270513F，根据 可知，流入发光元件的实际驱动电流I1′＝0.158017036k，此时，根据 可知，串扰值Xtalk1＝
1.2394％。

[0049] 设置第一屏蔽单元5后，驱动晶体管DT的栅极和自身数据线Data之间的耦合电容值c2为0.21312588F，流入发光元件的实际驱动电流I2′＝0.15814894k，此时，串扰值Xtalk2＝1.1344％。

[0050] 可见，相较于未设置第一屏蔽单元5，设置第一屏蔽单元5后，流入发光元件的实际驱动电流I2′更加接近于理想驱动电流I，且串扰值降低了8.4650％，因而能够有效改善串扰现象，提高显示性能。

[0051] 此外，需要说明的是，由于相邻金属膜层之间所形成的耦合电场的电场线是沿各个方向发散的，因此，在设置第一屏蔽单元5后，第一屏蔽单元5除了能够隔断第一半导体连接部3和与其所属同一像素电路1的第二半导体连接部4之间的电场线，还能够隔断第一半导体连接部3和与该第一半导体连接部3所属像素电路1在第一方向上相邻的像素电路1的第二半导体连接部4之间的电场线，降低驱动晶体管DT的栅极和与该驱动晶体管DT所属像素电路1在第一方向上相邻的像素电路1电连接的数据线Data(以下简称驱动晶体管DT的栅极和相邻数据线Data)的耦合电容。

[0052] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件下，未设置第一屏蔽单元5时，驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容值c3为0.27194636F，流入发光元件的实际驱动电流I3′＝0.15768447k，此时，串扰值Xtalk3＝
1.4472％。

[0053] 设置第一屏蔽单元5后，驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容c4为0.26941574F，流入发光元件的实际驱动电流I4′＝0.157708082k，此时，串扰值Xtalk4＝1.4324％。可见，串扰值降低了1.0197％。

[0054] 具体的，请再次参见图5，当屏蔽单元2包括第二屏蔽单元6时，通过第二屏蔽单元6对第一半导体连接部3和与该第一半导体连接部3所属像素电路1在第一方向上相邻的像素电路1的第二半导体连接部4之间所形成的电场线进行至少部分隔断，能够降低该第一半导体连接部3和该第二半导体连接部4的耦合电容，进而降低驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容，有效改善了由该耦合电容导致的串扰现象。

[0055] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件下，理想状态下流入发光元件的理想驱动电流I＝0.16k。

[0056] 未设置第二屏蔽单元6时，驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容值c5为0.27194636F，流入发光元件的实际驱动电流I5′＝0.157684471k，此时，串扰值Xtalk5＝1.4472％。

[0057] 设置第二屏蔽单元6后，驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容值c6为0.21528892F，流入发光元件的实际驱动电流I6′＝0.158168849k，此时，串扰值Xtalk6＝1.1445％。

[0058] 可见，相较于未设置第二屏蔽单元6，设置第二屏蔽单元6后，流入发光元件的实际驱动电流I6′更接近于理想驱动电流I，且串扰值降低了20.9187％，串扰现象得到了明显改善。

[0059] 此外，需要说明的是，在设置第二屏蔽单元6后，第二屏蔽单元6除了能够隔断第一半导体连接部3和与该第一半导体连接部3所属像素电路1在第一方向上相邻的像素电路1的第二半导体连接部4之间的电场线之间的电场线，还能够隔断第一半导体连接部3和与其所属同一像素电路1的第二半导体连接部4之间的电场线，降低驱动晶体管DT的栅极和自身数据线Data的耦合电容。

[0060] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件下，未设置第二屏蔽单元6时，驱动晶体管DT的栅极和自身数据线Data之间的耦合电容值c7为0.23270513F，流入发光元件的实际驱动电流I7′＝0.158017036k，此时，串扰值Xtalk7＝
1.2394％。

[0061] 设置第二屏蔽单元6后，驱动晶体管DT的栅极和自身数据线Data之间的耦合电容值c8为0.23147891F，流入发光元件的实际驱动电流I8′＝0.158031782k，此时，串扰值Xtalk8＝1.2301％。可见，串扰值降低了0.7436％。

[0062] 具体的，请再次参见图6，当屏蔽单元2同时包括第一屏蔽单元5第二屏蔽单元6时，第一屏蔽单元5能够对驱动晶体管DT的栅极和自身数据线Data之间的耦合效应进行较大程度的改善，并对驱动晶体管DT的栅极和相邻数据线Data之间的耦合效应进行较小程度的改善；同时，第二屏蔽单元6能够对驱动晶体管DT的栅极和相邻数据线Data之间的耦合效应进行较大程度的改善，并对驱动晶体管DT的栅极和自身数据线Data之间的耦合效应进行较小程度的改善。综合可见，通过同时设置第一屏蔽单元5和第二屏蔽单元6，能够对驱动晶体管DT的栅极和相邻数据线Data、以及自身数据线Data之间的耦合效应均进行较大的改善，从而更大程度的改善了由耦合效应所导致的串扰现象。

[0063] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件下，通过改善驱动晶体管DT的栅极和相邻数据线Data的耦合效应，串扰值可以降低21.1082％，通过改善驱动晶体管DT的栅极和自身数据线Data之间的耦合效应，串扰值可以降低9.8485％。

[0064] 进一步的，请再次参见图4，在第一屏蔽单元5、第一半导体连接部3和第二半导体连接部4的沿第一方向延伸的边缘中，将靠近第二扫描信号线Scan2的边缘称为上边缘，将靠近参考电压信号线Vref的边缘称为下边缘。

[0065] 其中，第一屏蔽单元5的上边缘7的延长线位于第一半导体连接部3的上边缘8与第二扫描信号线Scan2之间，第一屏蔽单元5的下边缘9的延长线位于第二半导体连接部4的下边缘10与参考电压信号线Vref之间，以保证第一屏蔽单元5对第一半导体连接部3和第二连接半导体部之间的电场线进行尽可能多的隔断，从而进一步降低驱动晶体管DT的栅极与自身数据线Data之间的耦合电容。

[0066] 进一步的，请再次参见图5，在第二屏蔽单元6沿第一方向延伸的边缘中，将靠近第二扫描信号线Scan2的边缘称为上边缘，将靠近参考电压信号线Vref的边缘称为下边缘。其中，第二屏蔽单元6的下边缘11的延长线位于第二半导体连接部4的下边缘与参考电压信号线Vref之间，以保证第二屏蔽单元6对第一半导体连接部3和第二连接半导体部之间的电场线进行尽可能多的隔断，从而进一步降低驱动晶体管DT的栅极与相邻数据线Data之间的耦合电容。

[0067] 可选的，第一屏蔽单元5、第二屏蔽单元6可以为半导体层，此时，第一屏蔽单元5和/或第二屏蔽单元6和第一半导体连接部3、第二半导体连接部4采用同一构图工艺形成，简化了工艺流程，降低了工艺成本。

[0068] 或者，第一屏蔽单元5、第二屏蔽单元6也可为屏蔽性能较好的金属层，此时，可以先通过一次构图工艺形成第一半导体连接部3和第二半导体连接部4，然后再通过另一构图工艺在第一半导体连接部3和第二半导体连接部4之间形成第一屏蔽单元5和/或第二屏蔽单元6。

[0069] 可选的，第一屏蔽单元5、第二屏蔽单元6可与电源电压信号线PVDD电连接，即，电源电压信号线PVDD传输的电源电压信号作为固定电压信号。相较于其他固定电压信号，电源电压信号由驱动芯片直接提供，强度较为稳定，因此，令第一屏蔽单元5、第二屏蔽单元6与电源电压信号线PVDD电连接，能够使其实现更为良好的屏蔽效果。

[0070] 可选的，请再次参见图4，第一屏蔽单元5和与其相距最近的第一半导体连接部3之间的距离为L11，第一屏蔽单元5和与其相距最近的第二半导体连接部4之间的距离为L12，L11≥2μm，L12≥2μm。请再次参见图5，第二屏蔽单元6和与其相距最近的第一半导体连接部3之间的距离为L21，第二屏蔽单元6和与其相距最近的第二半导体连接部4之间的距离为L22，L21≥2μm，L22≥2μm。

[0071] 以第一屏蔽单元5为例，将L11、L12的最小值设置为2μm，可以避免第一屏蔽单元5和第一半导体连接部3、第二半导体连接部4相距过近，一方面，当第一屏蔽单元5为半导体层时，可以避免第一屏蔽单元5和第一半导体连接部3、第二半导体连接部4之间存在未刻蚀开的风险；另一方面，还能降低第一屏蔽单元5与第一半导体连接部3、第二半导体连接部4上所传输的信号的相互干扰。第二屏蔽单元6同理，此处不再赘述。

[0072] 如图7和图8所示，图7为本发明实施例所提供的屏蔽单元的版图结构示意图，图8为本发明实施例所提供的第一走线段、第二走线段、第一半导体连接部和第二半导体连接部的膜层结构示意图，电源电压信号线PVDD包括连通的第一走线段12和第二走线段13，其中，第一走线段12中的部分区域在第一半导体连接部3和第二半导体连接部4所在平面上的正投影，位于第一半导体连接部3和第二半导体连接部4之间，其余部分区域与第一半导体连接部3、第二半导体连接部4至少部分交叠。

[0073] 并且，第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离H1，小于第二走线段13所在膜层与第一半导体连接部3和第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离H2。其中，屏蔽单元2为第一走线段12。

[0074] 需要说明的是，第一走线段12的其余部分区域与第一半导体连接部3、第二半导体连接部4至少部分交叠是指，该部分区域的全部区域与第一半导体连接部3、第二半导体连接部4交叠，或，该部分区域中的一部分与第一半导体连接部3、第二半导体连接部4交叠，另一部分与第一半导体连接部3、第二半导体连接部4不交叠。此外，第二走线段13是指电源电压信号线PVDD中除第一走线段12的其余走线段。

[0075] 由于第一走线段12中的部分区域位于第一半导体连接部3和第二半导体连接部4之间，且其余部分区域与第一半导体连接部3、第二半导体连接部4存在交叠，通过进一步降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离H1，当第一半导体连接部3与第二半导体连接部4之间发生耦合效应，产生耦合电场时，第一走线段12能够尽可能多的对二者之间所形成的电场线进行隔断，以降低第一半导体连接部3与第二半导体连接部4的耦合电容，从而降低驱动晶体管DT的栅极和数据线Data的耦合电容，进而降低该耦合电容对流入发光元件的驱动电流的影响，使发光元件的实际发光亮度接近其标准发光亮度，改善串扰现象，提高显示性能。

[0076] 进一步的，还可以令H1满足：0.08μm≤H1≤0.9μm。将H1的最小值设置为0.08μm，可以保证第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层之间存在一定间距，避免二者直接接触，进而避免电源电压信号线PVDD、第一半导体连接部3和第二半导体连接部4上传输的信号的相互影响。将H1的最大值设置为0.9μm，可以保证第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层相距较近，从而提高第一走线段12对第一半导体连接部3和第二半导体连接部4之间电场线的隔断能力，更大程度的降低第一半导体连接部3和第二半导体连接部4的耦合电容。

[0077] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件下，若不降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离，驱动晶体管DT的栅极和自身数据线Data之间的耦合电容值c9为0.23270513F，流入发光元件的实际驱动电流I9′＝0.158017036k，此时，串扰值Xtalk9＝1.2394％。

[0078] 当降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于所示显示面板所在平面方向上的距离时，以H1降低到0.08μm为例，驱动晶体管DT的栅极和自身数据线Data之间的耦合电容值c10为0.19648420F，流入发光元件的实际驱动电流I10′＝0.158324471k，此时，串扰值Xtalk10＝1.0472％。可见，串扰值降低了15.5038％，有效改善了串扰现象。

[0079] 此外，需要说明的是，在降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离H1后，第一走线段12除了能够隔断第一半导体连接部3和与其所属同一像素电路1的第二半导体连接部4之间的电场线，还能够在一定程度上隔断第一半导体连接部3和与该第一半导体连接部3所属像素电路1在第一方向上相邻的像素电路1的第二半导体连接部4之间的电场线之间的电场线，降低驱动晶体管DT的栅极和相邻数据线Data的耦合电容。

[0080] 示例性的，当显示面板由0灰阶画面切换至127灰阶画面时，在第一条件下，若不降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于所示显示面板所在平面方向上的距离，驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容值c10为0.27194636F，流入发光元件的实际驱动电流I11′＝0.157684471k，此时，串扰值Xtalk11＝1.4472％。

[0081] 当降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于所示显示面板所在平面方向上的距离时，以H1降低到0.08μm为例，驱动晶体管DT的栅极和相邻数据线Data之间的耦合电容值c12为0.25173464F，流入发光元件的实际驱动电流I12′＝0.157855697k，此时，串扰值Xtalk12＝1.3402％。可见，串扰值降低了7.3947％。

[0082] 可选的，请再次参见图7，屏蔽单元2的形状为“凸”字形。并且，在屏蔽单元2、第一半导体连接部3和第二半导体连接部4的沿第一方向延伸的边缘中，将靠近第二扫描信号线Scan2的边缘称为上边缘，将靠近参考电压信号线Vref的边缘称为下边缘。

[0083] 其中，屏蔽单元2的上边缘14的延长线位于第一半导体连接部3的上边缘与第二扫描信号线Scan2之间，屏蔽单元2的下边缘15的延长线位于第二半导体连接部4的下边缘朝向参考电压信号线Vref的一侧，以保证屏蔽单元2对第一半导体连接部3和第二连接半导体部之间的电场线进行尽可能多的隔断，从而进一步降低驱动晶体管DT的栅极与自身数据线Data之间的耦合电容。

[0084] 可选的，如图9所示，图9为本发明实施例所提供的第一绝缘层的膜层结构示意图，显示面板还包括第一绝缘层16，第一绝缘层16位于电源电压信号线PVDD所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层之间，并且，为降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直显示面板所在平面方向上的距离，以降低第一半导体连接部3与第二半导体连接部4的耦合电容，第一绝缘层16中与屏蔽单元2(第一走线段12)对应的区域可镂空设置。

[0085] 具体的，结合图2和图3，请再次参见图9，像素电路1还包括存储电容Cst，存储电容Cst包括第一电极17和第二电极18，第一电极17与驱动晶体挂的栅极电连接，第二电极18与电源电压信号线PVDD电连接。第一绝缘层16包括第一子绝缘层19和第二子绝缘层20。其中，第一子绝缘层19位于第一电极17所在膜层和第二电极18所在膜层之间，第二子绝缘层20位于第二电极18所在膜层和电源电压信号线PVDD所在膜层之间。并且，为降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直显示面板所在平面方向上的距离，可以令第一子绝缘层19中与屏蔽单元2(第一走线段12)对应的区域镂空设置，和/或，第二子绝缘层20中与屏蔽单元2(第一走线段12)对应的区域镂空设置。

[0086] 可选的，如图10所示，图10为本发明实施例所提供的第二绝缘层的膜层结构示意图，显示面板还包括第二绝缘层21，第二绝缘层21位于电源电压信号线PVDD所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层之间。并且，为降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离，以降低第一半导体连接部3与第二半导体连接部4的耦合电容，可以令第二绝缘层21中与屏蔽单元2(第一走线段12)对应的区域的厚度h1，小于与第二走线段13对应的区域的厚度h2。

[0087] 需要说明的是，在显示面板的制作工艺中，可以采用半色调(half-tone)工艺形成第二绝缘层21，通过控制掩膜板不同区域的透过率，以使得刻蚀后的第二绝缘层21在不同区域具有不同的厚度。

[0088] 具体的，请再次参见图10，第二绝缘层21包括第三子绝缘层22和第四子绝缘层23。其中，第三子绝缘层22位于第一电极17所在膜层和第二电极18所在膜层之间，第四子绝缘层23位于第二电极18所在膜层和电源电压信号线PVDD所在膜层之间。并且，为降低第一走线段12所在膜层与第一半导体连接部3、第二半导体连接部4所在膜层在垂直于显示面板所在平面方向上的距离，可以令第三子绝缘层22中与屏蔽单元2(第一走线段12)对应的区域的厚度h3，小于与第二走线段13对应的区域的厚度h4，和/或，第四子绝缘层23中与屏蔽单元2(第一走线段12)对应的区域的厚度h5，小于与第二走线段13对应的区域的厚度h6。

[0089] 可选的，如图11所示，图11为本发明实施例所提供的存储电容的版图结构示意图，存储电容Cst中第一电极17在第一方向上的长度K1大于或等于第一电极17板在第二方向上的长度K2。通过增大第一电极17在第一方向上的长度，以降低第一电极17板在第二方向上的长度，可以增大第一电极17和与其相邻的发光控制信号线Emit和第二扫描信号线Scan2之间的间距，从而降低第一电极17、发光控制信号线Emit和第二扫描信号线Scan2上所传输的信号的相互干扰。

[0090] 可选的，请再次参见图2和图3，像素电路1还包括第四开关晶体管T4、第五开关晶体管T5和第六开关晶体管T6。其中，第四开关晶体管T4的栅极与第二扫描信号线Scan2电连接，第四开关晶体管T4的第一极与驱动晶体管DT的栅极电连接，第四开关晶体管T4的第二极与驱动晶体管DT的第二极电连接；第五开关晶体管T5的栅极与发光控制信号线Emit电连接，第五开关晶体管T5的第一极与驱动晶体管DT的第二极电连接，第五开关晶体管T5的第二极与发光元件电连接；第六开关晶体管T6的栅极与第一扫描信号线Scan1电连接，第六开关晶体管T6的第一极与参考电压信号线Vref电连接，第六开关晶体管T6的第二极与发光元件电连接。

[0091] 像素电路1的工作原理与现有技术相同，此处不再赘述。

[0092] 本发明实施例还提供了一种显示装置，如图12所示，图12为本发明实施例所提供的显示装置的结构示意图，该显示装置包括上述显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图12所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

[0093] 由于本发明实施例所提供的显示装置包括上述显示面板100，因此，采用该显示装置，能够降低驱动晶体管DT的栅极和数据线Data的耦合电容，从而降低了该耦合电容对流入发光元件的驱动电流的影响，使发光元件的实际发光亮度接近其标准发光亮度，改善串扰现象，提高显示性能。

[0094] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。