基于二维铁电半导体的非易失存储器及其制备方法

摘要

一种基于二维铁电半导体的非易失存储器，包括：衬底，柔性材料制备而成；石墨烯层，长条状，位于所述衬底上；二维半导体材料层，位于所述衬底和一部分石墨烯层之上；铁电薄膜，位于所述二维半导体材料层上；顶电极，位于铁电薄膜上；以及底电极，位于所述石墨烯层的一部分之上；所述非易失存储器的制备方法包括：先制备二维铁电单晶材料；在柔性衬底上制备石墨烯层；在所制备的石墨烯层上制备二维半导体材料层并利用所制备的铁电单晶材料制备铁电薄膜；以及制备顶电极和底电极，完成基于二维铁电半导体的非易失存储器的制备，以缓解现有技术中存储器进一步小型化后棘手的量子隧穿和散热困难等技术问题。

权利要求

1.一种基于二维铁电半导体的非易失存储器，包括：衬底（101），柔性材料制备而成；

石墨烯层（102），长条状石墨烯电极，位于所述衬底（101）上；

二维半导体材料层（103），位于所述衬底（101）和一部分石墨烯层（102）之上，二维半导体材料层（103）厚1-20nm；

铁电薄膜（104），位于所述二维半导体材料层（103）上，所述铁电薄膜（104）的厚度为1~

20nm；

顶电极（105），位于铁电薄膜（104）上；以及底电极（106），位于所述石墨烯层（102）的一部分之上；

所述顶电极（105）和底电极（106）通过石墨烯层（102）相连，所述石墨烯层（102）长40~

50微米、宽8 10微米，厚度为 0.3-4nm；

~

所述石墨烯层（102），二维半导体材料层（103），铁电薄膜（104）共同构成异质结构；所述非易失存储器为异质结器件；

分别连接顶电极和底电极至源表，在顶电极施加+4V电压，铁电薄膜极化方向向下，形成的异质结构能带排列发生变化，异质结器件处于低阻态，相当写入“1”操作；在底电极施加-4V电压，铁电薄膜极化方向向上，形成的异质结器件处于高阻态，相当写入“0”操作。

2.根据权利要求1所述的非易失存储器，其中，制备衬底（101）的柔性材料选自：聚氯乙烯片、聚二甲基硅氧烷片、聚碳酸酯片、聚萘二甲酸乙二醇酯片。

3.根据权利要求1所述的非易失存储器，其中，所述二维半导体材料层选自：二硒化钨，二硫化钼，硒化亚锡。

4.根据权利要求1所述的非易失存储器，其中，所述铁电薄膜（104）为二维材料制备而成，制备材料包括：硒化铟、碲化锡或硒化亚锗。

5.根据权利要求1所述的非易失存储器，其中，所述石墨烯层（102）的层数为1至10层。

6.根据权利要求1所述的非易失存储器，其中，所述顶电极（105）和底电极（106）的制备材料包括：Ti/Au。

7.一种基于二维铁电半导体的非易失存储器的制备方法，用于制备上述权利要求1至6任一项所述的非易失存储器，所述制备方法，包括：步骤1：制备二维铁电单晶材料；

步骤2：在柔性衬底（101）上制备石墨烯层（102）；

步骤3：在步骤2所制备的石墨烯层（102）上制备二维半导体材料层（103），并利用步骤1所制备的铁电单晶材料制备铁电薄膜（104）；以及步骤4：制备顶电极（105）和底电极（106），完成基于二维铁电半导体的非易失存储器的制备。

说明书

基于二维铁电半导体的非易失存储器及其制备方法

技术领域

[0001] 本公开涉及二维半导体材料制备和铁电存储领域，尤其涉及一种基于二维铁电半导体的非易失存储器及其制备方法。

背景技术

[0002] 非易失存储器单元是数字、便携式、独立的电子学的主要成分，由于它们的小型化、低功耗和可靠数据存储非常适合解决大数据容量和集成度的问题，因此受到越来越多的关注，基于超薄二维材料的存储器已经被研究和报道，由于其优异的电学特性和存储密度，具有非常大的发展潜力，其中基于铁电材料的存储器件具有存储结构简单，高存储密度，低功耗，高存储速度，抗辐射和非破坏性读取等优点，被认为是下一代新型存储器的发展趋势，作为具有自发电极化且其极化方向可通过外电场反转的体系，铁电材料在信息存储、场效应器件、感应器件等诸多方面具有广泛的应用价值，传统的主流半导体存储器可以分为两类：易失性和非易失性。RAM类型的存储器易于使用、性能好，可是它们同样会在掉电的情况下失去所保存的数据。非易失性存储器在掉电的情况下并不会丢失所存储的数据。铁电存储器能兼容RAM的一切功能，并且和ROM技术一样，是一种非易失性的存储器。铁电存储器在这两类存储类型间搭起了一座跨越沟壑的桥梁-一种非易失性的RAM。

[0003] 对传统铁电材料的研究主要集中在以钙钛矿氧化物为代表的材料体系。然而，为了提高数据存储密度，通常需要利用铁电薄膜垂直方向的极化，当将这类铁电材料通过表面外延生长技术制成薄膜时，由于退极化场的作用，其铁电性在某一临界厚度下多会消失，这使得传统铁电存储器相对于基于硅基浮栅存储器而言存储密度较低，限制了铁电存储器在大规模纳米工艺的集成器件中的应用，成为了铁电随机存储器应用的瓶颈之一。随着自2004年首次实验成功得到单层石墨烯以来，人们逐渐把眼光转向具有各种独特的结构、机械和物理特性的低维层状半导体材料，目前已有上百种新的二维材料被发现并在实验上合成，它们展现出十分丰富的物理与化学性质，二维材料即使在单层下也能保持优异的电学、光学等性能，这为未来器件的进一步微型化和柔性化提供了新的机遇和材料基础。寻找具有垂直方向电极化且单层稳定的铁电材料并将其应用于非易失性铁电存储器具有重大意义。

发明内容

[0004] (一)要解决的技术问题

[0005] 本公开提供了一种基于二维铁电半导体的非易失存储器及其制备方法，以缓解现有技术中存储器进一步小型化后棘手的量子隧穿和散热困难等技术问题。

[0006] (二)技术方案

[0007] 本公开的一个方面提供一种基于二维铁电半导体的非易失存储器，包括：衬底，柔性材料制备而成；石墨烯层，长条状，位于所述衬底上；二维半导体材料层，位于所述衬底和一部分石墨烯层之上；铁电薄膜，位于所述二维半导体材料层上；顶电极，位于铁电薄膜上；以及底电极，位于所述石墨烯层的一部分之上。

[0008] 在本公开实施例中，制备衬底的柔性材料包括：聚氯乙烯片、聚二甲基硅氧烷片、聚碳酸酯片、聚萘二甲酸乙二醇酯片。

[0009] 在本公开实施例中，所述二维半导体材料层包括：二硒化钨，二硫化钼，硒化亚锡。

[0010] 在本公开实施例中，所述铁电薄膜为二维材料制备而成，制备材料包括：硒化铟、碲化锡或硒化亚锗。

[0011] 在本公开实施例中，所述石墨烯层的层数为1至10层，厚度为0.3-4nm。

[0012] 在本公开实施例中，所述石墨烯层长40～50微米、宽8～10微米。

[0013] 在本公开实施例中，所述铁电薄膜的厚度为1～20nm。

[0014] 在本公开实施例中，所述顶电极和底电极的制备材料包括：Ti/Au。

[0015] 在本公开实施例中，所述衬底的上层为二氧化硅或氧化铝的绝缘介电层，下层为导电的n型或p型掺杂硅。

[0016] 在本公开的另一方面，提供一种基于二维铁电半导体的非易失存储器的制备方法，用于制备以上述所述的非易失存储器，所述制备方法，包括：步骤1：制备二维铁电单晶材料；步骤2：在柔性衬底上制备石墨烯层；步骤3：在步骤2所制备的石墨烯层上制备二维半导体材料层并利用步骤1所制备的铁电单晶材料制备铁电薄膜；以及步骤4：制备顶电极和底电极，完成基于二维铁电半导体的非易失存储器的制备。

[0017] (三)有益效果

[0018] 从上述技术方案可以看出，本公开基于二维铁电半导体的非易失存储器及其制备方法至少具有以下有益效果其中之一或其中一部分：

[0019] (1)二维铁电材料用于数据的非易失性存储，能够极大地提高铁电存储器的存储密度；

[0020] (2)采用化学气相输运法和化学气相沉积的方法简单直接的获得二维铁电单晶和层状石墨烯材料，得到的晶体和薄膜结晶质量高，物理和化学性能优异，能够大规模可重复地生产；

[0021] (3)所制备得到的异质结构存储单元可以达到垂直方向仅3nm的层状工艺；

[0022] (4)通过干法转移直接获得石墨烯/二维薄层半导体/铁电薄膜异质结构，石墨烯与二维薄层半导体形成欧姆接触以降低接触电阻对存储性能的影响，通过改变施加在铁电薄膜两端的写入来改变铁电薄膜和二维薄层半导体材料形成的能带排布，从而改变异质结构的电阻大小，通过施加在两端的读取电压来获得其高低电阻值的变化，构成可重复写入写出的非易失阻变存储器；

[0023] (5)二维铁电半导体异质结构的非易失阻变存储器具有极高的开关电阻比，达到3
10，正负写入电压只有4V，具有很高的实用性和应用价值。

附图说明

[0024] 图1为本公开实施例基于二维铁电半导体的非易失存储器结构示意图。

[0025] 图2为本公开实施例基于二维铁电半导体的非易失存储器的制备方法流程图。

[0026] 图3为本公开实施例铁电硒化铟In2Se3材料的XRD衍射图谱；

[0027] 图4为本公开实施例利用压电力显微镜获得的10nm铁电硒化铟薄膜的电滞回线示意图；

[0028] 图5为本公开实施例利用压电力显微镜获得的10nm铁电硒化铟薄膜的蝴蝶曲线示意图；

[0029] 图6本公开实施例二维铁电半导体异质结构(石墨烯/硒化钨/硒化铟异质结)的非易失阻变存储器的IV特性曲线。

[0030] 【附图中本公开实施例主要元件符号说明】

[0031] 101-衬底；102-石墨烯层；

[0032] 103-二维半导体材料层；104-铁电薄膜；

[0033] 105-顶电极；106-底电极。

具体实施方式

[0034] 本公开提供了一种基于二维铁电半导体的非易失存储器及其制备方法，通过原始化学材料直接生长出铁电材料，经简单的规模化转移法获得了存储密度大，开关电阻比值高，器件寿命长，能量消耗低的二维铁电半导体非易失存储器。

[0035] 为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

[0036] 在本公开实施例中，提供一种基于二维铁电半导体的非易失存储器，图1为所述非易失存储器的结构示意图，如图1所示，所述的基于二维铁电半导体的非易失存储器为垂直堆叠结构，包括：

[0037] 衬底101，柔性材料制备而成；

[0038] 石墨烯层102，长条状，位于所述衬底101上；

[0039] 二维半导体材料层103，位于所述衬底101和一部分石墨烯层102之上；

[0040] 铁电薄膜104，位于所述二维半导体材料层103上；

[0041] 顶电极105，位于铁电薄膜104上；以及

[0042] 底电极106，位于所述石墨烯层102的一部分之上。

[0043] 所述顶电极105和底电极106通过石墨烯层102相连；

[0044] 所述底电极106可完全制备在所述石墨烯层102上，也可同时制备在所述衬底101和石墨烯层102上。

[0045] 所述制备衬底的柔性材料包括：PVC(聚氯乙烯)片、PDMS(聚二甲基硅氧烷)片、PC(聚碳酸酯)片、PEN(聚萘二甲酸乙二醇酯)片；所述衬底的上层为绝缘介电层二氧化硅或氧化铝，下层为导电的n型或p型掺杂硅。

[0046] 所述石墨烯层102的层数为1至10层，长40～50微米、宽8～10微米、厚度为0.3-4nm；

[0047] 所述二维半导体材料层包括：二硒化钨，二硫化钼，硒化亚锡；

[0048] 所述二维半导体材料层与石墨烯层构成异质结；

[0049] 所述铁电薄膜为二维材料制备而成，包括：硒化铟、碲化锡或硒化亚锗；

[0050] 所述石墨烯层-二维半导体材料层-铁电薄膜共同构成异质结构。

[0051] 在本公开实施例中，提供一种基于二维铁电半导体的非易失存储器的制备方法，用于制备上述非易失存储器，图2为所述制备方法的流程示意图，如图2所示，所述制备方法包括：

[0052] 步骤1：制备二维铁电单晶材料；

[0053] 步骤2：在柔性衬底上制备石墨烯层；

[0054] 步骤3：在步骤2所制备的石墨烯层上制备二维半导体材料层并利用步骤1所制备的铁电单晶材料制备铁电薄膜；以及

[0055] 步骤4：制备顶电极和底电极，完成基于二维铁电半导体的非易失存储器的制备；

[0056] 所述步骤1中，以制备二维铁电硒化铟为具体实施例，反应物为硒粉、高纯铟粒和碘粒(纯度均为99.99％)，用电子天平将硒粉、高纯In粒和碘粒按摩尔比3∶2∶0.1进行配比称量，总共质量为3g，使用试管搅拌机充分搅拌均匀。准备干净烧制好的石英管，使用丙酮和去离子水依次超声清洗30分钟，置入高温管式炉，设置800度维持一小时以彻底去除石英管中的杂质，将准备好的3克硒粉、高纯In粒和碘粒的混合物放入石英管内并接入真空系-4统，通过机械泵与分子泵将石英管抽真空至10 pa后，利用氢氧焰进行真空封口，完成后置入双温区高温管式炉装置中进行化学气相输运法生长，设置热端温度为980-940摄氏度，冷端温度为860-820摄氏度，生长15天以获得高质量的片状硒化铟单晶，反应完成后，切割石英管并取出烧制好的单晶，选取干净片状快材进行X射线衍射分析。

[0057] 所述步骤2中，为获得高性能的石墨烯材料，首先在铜箔上通过化学气相沉积的方法在高温管式炉中生长单层或少层石墨烯，在已经生长石墨烯的铜片上以3000rpm的速度旋涂一层PMMA，然后把铜片放在150℃的加热台上热烘30min以使PMMA中的溶剂挥发并使PMMA固化成有一定强度的膜。之后再把铜片飘浮在氯化铁溶液表面，使铜反应成为氯化铜并溶解于水溶液中，此时石墨烯转移到PMMA膜上。用去离子水多次清洗PMMA膜以去除上面的离子杂质，再把PMMA膜转移到PET柔性基底片上，石墨烯位于PMMA膜与PET片之间，此处柔性衬底可以是任何一种能够反复弯曲的柔性材料，例如PVC片、PDMS(聚二甲基硅氧烷)片、PC片、PEN片。把硅片放在60℃的加热台上热烘1小时以去除水分，再把PET片浸入丙酮中去除PMMA以获得转移至柔性衬底上的石墨烯。将设计好带有条状图形的带孔掩模板覆盖柔性衬底，置入氧离子清洗机中，通入氧气，设置功率300W刻蚀10分钟，以得到长50微米、宽10微米、厚度为1-10层(0.3-4nm)的条状石墨烯电极。

[0058] 所述步骤3中，将二维半导体材料通过Scotch胶带机械剥离至1-20nm的薄层，此处二维半导体材料可以是任何一种二维半导体层状材料，例如二硒化钨，二硫化钼，硒化亚锡。将薄层二维半导体材料从胶带转移至PDMS(聚二甲基硅氧烷)薄片上，利用干法转移台操作PDMS片上的二维材料对齐覆盖在条状石墨烯上，压紧后缓慢撕去PMDS，以得到石墨烯和二维半导体材料的异质结，接着取干净的烧制好的硒化铟晶体，机械剥离至薄层到胶带上，将胶带上的硒化铟铁电薄膜转移至PDMS上，用同样的干法转移对齐堆叠至二维薄层半导体材料上，所得到的二维硒化铟铁电薄膜厚1～20nm，构成柔性衬底上的从下至上垂直结构的石墨烯-二维半导体材料-硒化铟铁电薄膜异质结构；

[0059] 所述步骤4中，在顶层的硒化铟铁电薄膜和底层的石墨烯上利用光刻和电子束曝光的方法分别制作20nmTi/60nm Au的两端电极，如图2所示，从下至上、从左至右依次是柔性衬底，二维半导体材料，铁电薄膜，Ti/Au顶电极，石墨烯，Ti/Au底电极。此处铁电薄膜可以是任何一种具备铁电特性的二维材料，包括：硒化铟，碲化锡，硒化亚锗。

[0060] 经上述步骤制备所得非易失存储器，使用数字源表进行存储性能测试，正负高电压进行电阻写入，正负低电压进行电阻读取。分别连接顶电极和底电极至源表在顶电极施加+4V电压，铁电薄膜材料极化方向向下，形成的异质结构能带排列发生变化，异质结器件处于低阻态，相当如写入“1”操作；在底电极施加-4V电压，铁电薄膜材料极化方向向上，形成的异质结器件处于高阻态，相当如写入“0”操作。通过施加极小电压可以测量器件两端的阻值来读取“0”和“1”的状态，实现完全的电控读写的存储操作。

[0061] 在本公开实施例中，图3为本公开实施例铁电硒化铟In2Se3材料的XRD衍射图谱，可以看出In2Se3材料为2H相的单晶结构，结晶度良好；图4为本公开实施例利用压电力显微镜获得的10nm铁电硒化铟薄膜的电滞回线示意图，如图所示，材料表现出明显的铁电特性；图5为本公开实施例利用压电力显微镜获得的10nm铁电硒化铟薄膜的蝴蝶曲线示意图，如图所示，从曲线的回滞可以看出其具有铁电特性；图6本公开实施例二维铁电半导体异质结构(石墨烯/硒化钨/硒化铟异质结)的非易失阻变存储器的IV特性曲线，如图所示，其开关电阻比高，具有优异的非易失存储性能。

[0062] 至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

[0063] 依据以上描述，本领域技术人员应当对本公开基于二维铁电半导体的非易失存储器及其制备方法有了清楚的认识。

[0064] 综上所述，本公开提供了一种基于二维铁电半导体的非易失存储器及其制备方法，通过原始化学材料直接生长出铁电材料，经简单的规模化转移法获得了存储密度大，开关电阻比值高，器件寿命长，能量消耗低的二维铁电半导体非易失存储器。

[0065] 还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

[0066] 并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

[0067] 除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

[0068] 再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

[0069] 说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

[0070] 此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

[0071] 本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

[0072] 类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

[0073] 以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。