一种三维存储器及其制作方法

摘要

本发明提供了一种三维存储器及其制作方法，包括：在衬底表面形成堆叠层以及贯穿堆叠层的沟道孔，堆叠层包括多层交替排布的第一氧化层和第一氮化层；在沟道孔的侧壁上形成第二氮化层，对第二氮化层进行氧化形成阻挡层，并保留部分形成在第一氮化层上的第二氮化层，其中保留的第二氮化层形成第一氮化层的第一延伸部；去除堆叠层中的第一氮化层和第一延伸部，并在第一氮化层的区域形成栅极层，在第一延伸部的区域形成栅极延伸部，其中，栅极延伸部从栅极层延伸至阻挡层内部。本发明在不影响三维存储器电学性能的情况下，避免了第二氮化层过氧化导致堆叠层中的氮化层被氧化，进而导致沟道孔内的膜层结构的孔径尺寸过大的问题。

权利要求

1.一种三维存储器的制作方法，其特征在于，包括：

提供衬底，在所述衬底表面形成子堆叠层，并形成贯穿所述子堆叠层的子沟道孔；其中，在垂直于所述衬底的方向上依次排列的多个所述子堆叠层构成堆叠层，在垂直于所述衬底的方向上依次排列且相互连通的多个所述子沟道孔构成沟道孔，所述堆叠层包括多层交替排布的第一氧化层和第一氮化层；

在所述沟道孔的侧壁上形成第二氮化层，对所述第二氮化层进行氧化形成阻挡层，并保留位于所述子沟道孔的交界处的所述第一氮化层上的所述第二氮化层，其中保留的所述第二氮化层形成所述第一氮化层的第一延伸部；

去除所述堆叠层中的所述第一氮化层和所述第一延伸部，并在所述第一氮化层的区域形成栅极层，在所述第一延伸部的区域形成栅极延伸部，其中，所述栅极延伸部从所述栅极层延伸至所述阻挡层内部。

2.根据权利要求1所述的方法，其特征在于，保留位于所述子沟道孔的交界处的所述第一氮化层上的所述第二氮化层包括：保留位于所述子沟道孔的交界处的一个所述第一氮化层上的所述第二氮化层。

3.根据权利要求1所述的方法，其特征在于，在垂直于所述衬底的方向上，所述栅极延伸部的宽度小于所述栅极层的宽度。

4.根据权利要求1所述的方法，其特征在于，在所述栅极层的延伸方向上，所述栅极延伸部的长度小于相邻两个所述子沟道孔交界处的所述阻挡层的长度。

5.根据权利要求1所述的方法，其特征在于，去除所述堆叠层中的所述第一氮化层和所述第一延伸部之前，还包括：依次在所述沟道孔的侧壁上形成电荷存储层、隧穿层和沟道层，所述阻挡层、所述电荷存储层、所述隧穿层和所述沟道层构成功能层。

6.一种三维存储器，其特征在于，包括衬底、位于所述衬底上的多个栅极层、贯穿所述多个栅极层的沟道孔以及位于所述沟道孔内的功能层，所述多个栅极层在垂直于所述衬底的方向上间隔排列；

所述功能层包括设置在所述沟道孔侧壁上的阻挡层；

部分所述栅极层具有栅极延伸部，所述栅极延伸部从所述栅极层延伸至所述阻挡层内部；

其中，所述沟道孔包括相互连通的多个子沟道孔；

所述多个子沟道孔在垂直于所述衬底的方向上依次排列；

具有所述栅极延伸部的栅极层位于所述多个子沟道孔的交界处。

7.根据权利要求6所述的三维存储器，其特征在于，所述子沟道孔的交界处，仅有一个栅极层具有所述栅极延伸部。

8.根据权利要求6所述的三维存储器，其特征在于，在垂直于所述衬底的方向上，所述栅极延伸部的宽度小于所述栅极层的宽度。

9.根据权利要求6所述的三维存储器，其特征在于，在所述栅极层的延伸方向上，所述栅极延伸部的长度小于相邻两个所述子沟道孔交界处的所述阻挡层的长度。

10.根据权利要求6所述的三维存储器，其特征在于，所述功能层还包括成电荷存储层、隧穿层和沟道层，所述阻挡层、所述电荷存储层、所述隧穿层和所述沟道层依次设置在所述沟道孔的侧壁上。

11.根据权利要求10所述的三维存储器，其特征在于，还包括位于所述沟道孔底部的通道结构，所述功能层覆盖所述通道结构的区域具有开口，以通过所述开口暴露出所述通道结构背离衬底一侧的表面。

说明书

一种三维存储器及其制作方法

技术领域

[0001] 本发明涉及三维存储器技术领域，尤其涉及一种三维存储器及其制作方法。

背景技术

[0002] 三维存储器(3D NAND)将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。

[0003] 在制作三维存储器的过程时，需要在衬底上制作堆叠层，该堆叠层包括多层交替排布的氧化层和氮化层，之后需要对堆叠层进行刻蚀形成沟道孔，并在沟道孔内形成功能层，该功能层包括依次设置在沟道孔侧壁上的阻挡层、电荷存储层、隧穿层和沟道层等。但是，现有的沟道孔内的膜层结构的孔径过大，会影响三维存储器的电学性能。

发明内容

[0004] 有鉴于此，本发明提供了一种三维存储器及其制作方法，以解决现有的沟道孔内的膜层结构的孔径过大的问题。

[0005] 为实现上述目的，本发明提供如下技术方案：

[0006] 一种三维存储器的制作方法，包括：

[0007] 提供衬底，在所述衬底表面形成堆叠层以及贯穿所述堆叠层的沟道孔，所述堆叠层包括多层交替排布的第一氧化层和第一氮化层；

[0008] 在所述沟道孔的侧壁上形成第二氮化层，对所述第二氮化层进行氧化形成阻挡层，并保留部分形成在所述第一氮化层上的所述第二氮化层，其中保留的所述第二氮化层形成所述第一氮化层的第一延伸部；

[0009] 去除所述堆叠层中的所述第一氮化层和所述第一延伸部，并在所述第一氮化层的区域形成栅极层，在所述第一延伸部的区域形成栅极延伸部，其中，所述栅极延伸部从所述栅极层延伸至所述阻挡层内部。

[0010] 可选地，在所述衬底表面形成堆叠层以及贯穿所述堆叠层的沟道孔包括：

[0011] 在所述衬底表面形成子堆叠层，并形成贯穿所述子堆叠层的子沟道孔；

[0012] 其中，在垂直于所述衬底的方向上依次排列的多个所述子堆叠层构成所述堆叠层，在垂直于所述衬底的方向上依次排列且相互连通的多个所述子沟道孔构成所述沟道孔。

[0013] 可选地，保留部分形成在所述第一氮化层上的所述第二氮化层包括：

[0014] 保留位于所述子沟道孔的交界处的所述第一氮化层上的所述第二氮化层。

[0015] 可选地，保留位于所述子沟道孔的交界处的所述第一氮化层上的所述第二氮化层包括：

[0016] 保留位于所述子沟道孔的交界处的一个所述第一氮化层上的所述第二氮化层。

[0017] 可选地，在垂直于所述衬底的方向上，所述栅极延伸部的宽度小于所述栅极层的宽度。

[0018] 可选地，在所述栅极层的延伸方向上，所述栅极延伸部的长度小于相邻两个所述子沟道孔交界处的所述阻挡层的长度。

[0019] 可选地，去除所述堆叠层中的所述第一氮化层和所述第一延伸部之前，还包括：

[0020] 依次在所述沟道孔的侧壁上形成电荷存储层、隧穿层和沟道层，所述阻挡层、所述电荷存储层、所述隧穿层和所述沟道层构成功能层。

[0021] 一种三维存储器，包括衬底、位于所述衬底上的多个栅极层、贯穿所述多个栅极层的沟道孔以及位于所述沟道孔内的功能层，所述多个栅极层在垂直于所述衬底的方向上间隔排列；

[0022] 所述功能层包括设置在所述沟道孔侧壁上的阻挡层；

[0023] 部分所述栅极层具有栅极延伸部，所述栅极延伸部从所述栅极层延伸至所述阻挡层内部。

[0024] 可选地，所述沟道孔包括相互连通的多个子沟道孔；

[0025] 所述多个子沟道孔在垂直于所述衬底的方向上依次排列；

[0026] 具有所述栅极延伸部的栅极层位于所述多个子沟道孔的交界处。

[0027] 可选地，所述子沟道孔的交界处，仅有一个栅极层具有所述栅极延伸部。

[0028] 可选地，在垂直于所述衬底的方向上，所述栅极延伸部的宽度小于所述栅极层的宽度。

[0029] 可选地，在所述栅极层的延伸方向上，所述栅极延伸部的长度小于相邻两个所述子沟道孔交界处的所述阻挡层的长度。

[0030] 可选地，所述功能层还包括成电荷存储层、隧穿层和沟道层，所述阻挡层、所述电荷存储层、所述隧穿层和所述沟道层依次设置在所述沟道孔的侧壁上。

[0031] 可选地，还包括位于所述沟道孔底部的通道结构，所述功能层覆盖所述通道结构的区域具有开口，以通过所述开口暴露出所述通道结构背离衬底一侧的表面。

[0032] 与现有技术相比，本发明所提供的技术方案具有以下优点：

[0033] 本发明所提供的三维存储器及其制作方法，在对沟道孔侧壁上的第二氮化层进行氧化的过程中，并未将全部第二氮化层氧化成阻挡层，而是保留了部分形成在第一氮化层上的第二氮化层，使得保留的第二氮化层形成第一氮化层的第一延伸部。

[0034] 由于保留的第二氮化层即第一延伸部被去除后形成了栅极延伸部，因此，保留的第二氮化层并不会影响三维存储器的电学性能。也就是说，本发明在不影响三维存储器电学性能的情况下，避免了第二氮化层过氧化导致堆叠层中的氮化层被氧化，进而导致沟道孔内的膜层结构的孔径尺寸过大的问题。

附图说明

[0035] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

[0036] 图1为本发明提供的一种三维存储器的剖面结构示意图；

[0037] 图2为本发明实施例提供的一种三维存储器的制作方法的流程图；

[0038] 图3至图10为本发明实施例提供的一种三维存储器的结构流程图。

具体实施方式

[0039] 正如背景技术所述，现有的沟道孔内的膜层结构的孔径过大，会影响三维存储器的电学性能。发明人研究发现，这是因为在沟道孔内形成阻挡层时，需要先在沟道孔侧壁上形成氮化层，再对氮化层进行氧化形成氧化层，但是，在对氮化层进行氧化的过程中，容易导致堆叠层中的氮化层过氧化，进而导致沟道孔内的膜层结构的孔径尺寸过大，影响三维存储器的电学性能。

[0040] 尤其是采用两次及两次以上刻蚀工艺形成的沟道孔，如图1所示，在每次刻蚀形成的子沟道孔的交界处会存在拐角，在沟道孔侧壁上形成氮化层10时，会导致拐角处的氮化层10过厚，即氮化层10在水平方向上的长度L过大，若将拐角处的这部分氮化层10全部氧化成氧化层，必然会导致其他区域的氮化层10过氧化，导致堆叠层中的氮化层11被氧化，进而导致沟道孔内的膜层结构的孔径CD尺寸过大，影响三维存储器的电学性能。

[0041] 基于此，本发明提供了一种三维存储器的制作方法，以克服现有技术存在的上述问题，包括：

[0042] 提供衬底，在所述衬底表面形成堆叠层以及贯穿所述堆叠层的沟道孔，所述堆叠层包括多层交替排布的第一氧化层和第一氮化层；

[0043] 在所述沟道孔的侧壁上形成第二氮化层，对所述第二氮化层进行氧化形成阻挡层，并保留部分形成在所述第一氮化层上的所述第二氮化层，其中保留的所述第二氮化层形成所述第一氮化层的第一延伸部；

[0044] 去除所述堆叠层中的所述第一氮化层和所述第一延伸部，并在所述第一氮化层的区域形成栅极层，在所述第一延伸部的区域形成栅极延伸部，其中，所述栅极延伸部从所述栅极层延伸至所述阻挡层内部。

[0045] 本发明还提供了一种三维存储器，包括衬底、位于所述衬底上的多个栅极层、贯穿所述多个栅极层的沟道孔以及位于所述沟道孔内的功能层，所述多个栅极层在垂直于所述衬底的方向上间隔排列；

[0046] 所述功能层包括设置在所述沟道孔侧壁上的阻挡层；

[0047] 部分所述栅极层具有栅极延伸部，所述栅极延伸部从所述栅极层延伸至所述阻挡层内部。

[0048] 本发明提供的三维存储器及其制作方法，在对沟道孔侧壁上的第二氮化层进行氧化的过程中，并未将全部第二氮化层氧化成阻挡层，而是保留了部分形成在第一氮化层上的第二氮化层，使得保留的第二氮化层形成第一氮化层的第一延伸部。

[0049] 由于保留的第二氮化层即第一延伸部被去除后形成了栅极延伸部，因此，保留的第二氮化层并不会影响三维存储器的电学性能。也就是说，本发明在不影响三维存储器电学性能的情况下，避免了第二氮化层过氧化导致堆叠层中的氮化层被氧化，进而导致沟道孔内的膜层结构的孔径尺寸过大的问题。

[0050] 以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0051] 本发明实施例提供了一种三维存储器的制作方法，如图2所示，包括：

[0052] S1：提供衬底，在衬底表面形成堆叠层以及贯穿堆叠层的沟道孔，堆叠层包括多层交替排布的第一氧化层和第一氮化层；

[0053] S2：在沟道孔的侧壁上形成第二氮化层，对第二氮化层进行氧化形成阻挡，并保留部分形成在第一氮化层上的第二氮化层，其中保留的第二氮化层形成第一氮化层的第一延伸部；

[0054] S3：去除堆叠层中的第一氮化层和第一延伸部，并在第一氮化层的区域形成栅极层，在第一延伸部的区域形成栅极延伸部，其中，栅极延伸部从栅极层延伸至阻挡层内部。

[0055] 下面结合附图3至图10，对三维存储器的具体制作过程进行说明。

[0056] 首先提供衬底1，该衬底1为半导体衬底，具体可以为硅衬底。

[0057] 如图3所示，在衬底1表面形成第一子堆叠层20，第一子堆叠层20包括多层交替排布的第一氧化层201和第一氮化层202。其中，可以根据实际需要设定第一氧化层201和第一氮化层202的层数。可选的，第一氧化层201的层数范围是1-48，如可以为5、10、20、30或40。可选地，可以通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺形成第一氧化层
201和第一氮化层202。需要说明的是，本发明实施例中的第一氮化层202包括但不仅限于氮化硅层，第一氧化层201包括但不仅限于氧化硅层。

[0058] 之后，如图4所示，对第一子堆叠层20进行刻蚀，形成贯穿第一子堆叠层20并延伸至衬底1的第一子沟道孔30。需要说明的是，在采用刻蚀溶液对第一子堆叠层20进行刻蚀时，由于刻蚀溶液不具有方向性，因此，刻蚀溶液在向下刻蚀形成孔的同时，也会向两侧刻蚀，同时顶部刻蚀的时间会比底部长，使得形成的第一子沟道孔30的截面并非为理想的矩形结构，刻蚀形成的沟道孔顶部直径会大于底部直径，如图4所示。

[0059] 形成第一子沟道孔30之后，在第一子沟道孔30内填充待刻蚀材料，当待刻蚀材料填满第一子沟道孔30后，在第一子堆叠层20上形成第二子堆叠层21，并在第一子沟道孔30上形成贯穿第二子堆叠层21的第二子沟道孔31，如图5所示。其中，在刻蚀形成第二子沟道孔31的过程中，第一子沟道孔30内的待刻蚀材料也会被刻蚀掉。

[0060] 需要说明的是，刻蚀形成的第二子沟道孔31的截面也为上宽下窄结构，基于此，截面都为上宽下窄结构的第一子沟道孔30和第二子沟道孔31叠在一起后，二者的交界处会形成向沟道孔内部凹陷的拐角。

[0061] 本发明实施例中，在垂直于衬底1的方向Y上依次排列的第一子堆叠层20和第二子堆叠层21构成堆叠层2，在垂直于衬底1的方向Y上依次排列且相互连通的第一子沟道孔30和第二子沟道孔31构成沟道孔3。当然，本发明并不仅限于此，在其他实施例中，可以形成三个及三个以上的子堆叠层和子沟道孔，且三个及三个以上的子堆叠层构成堆叠层2，三个及三个以上的子沟道孔构成沟道孔3，或者，在另一实施例中，一个子堆叠层构成堆叠层2，一个子沟道孔构成沟道孔3。

[0062] 此外，需要说明的是，第二子堆叠层21同样包括多层交替排布的第一氧化层201和第一氮化层202。并且，每个子堆叠层的膜层数可以相同，也可以不同。也就是说，第二子堆叠层21的层数范围也可以是1-48，如5、10、20、30或40等。

[0063] 也就是说，本发明实施例中，在衬底1表面形成堆叠层2以及贯穿堆叠层2的沟道孔3包括：

[0064] 在衬底1表面形成第一子堆叠层20和第二子堆叠层21，并形成贯穿第一子堆叠层20的第一子沟道孔30以及贯穿第二子堆叠层21的第二子沟道孔31；其中，在垂直于衬底1的方向Y上依次排列的多个第一子堆叠层20和第二子堆叠层21构成堆叠层2，在垂直于衬底1的方向Y上依次排列且相互连通的多个第一子沟道孔30和第二子沟道孔31构成沟道孔3。

[0065] 如图6所示，在沟道孔3底部形成通道结构32，并在沟道孔3侧壁以及通道结构32上形成第二氮化层410，然后再对第二氮化层410进行氧化，形成第二氧化层411即阻挡层41。如图7所示，本发明实施例在形成第二氧化层411的过程中，并不对所有的第二氮化层410进行氧化，而是保留一部分第二氮化层410，即保留部分形成在第一氮化层202上的第二氮化层410，保留的这一部分第二氮化层410形成第一氮化层202的第一延伸部220。

[0066] 之后，如图8所示，在沟道孔3侧壁即在阻挡层41侧壁上依次形成电荷存储层42、隧穿层43和沟道层44。可选地，沟道层44为多晶硅层，隧穿层43为氧化硅层，电荷存储层42为氮化硅层，阻挡层41即第二氧化层411为氧化硅层。之后，保留位于侧壁的通道结构32表面的阻挡层41、电荷存储层42、隧穿层43和沟道层44，去除位于通道结构32表面的阻挡层41、电荷存储层42、隧穿层43和沟道层44，露出通道结构32，即在功能层4覆盖通道结构32的区域形成开口，以暴露出通道结构32背离衬底1一侧的表面。并在刻蚀出的通孔内形成填充层45，该填充层45具有空气间隙450。其中，沟道孔3内的阻挡层41、电荷存储层42、隧穿层443、沟道层44和填充层45构成存储结构。

[0067] 之后，如图9所示，去除堆叠层2中的第一氮化层202和第一延伸部220，如图10所示，在第一氮化层202的区域形成栅极层5，在第一延伸部220的区域形成栅极延伸部50，其中，栅极延伸部50的位置与第一延伸部220的位置对应，且栅极延伸部50从栅极层5延伸至阻挡层41内部。

[0068] 可选地，本发明实施例中的栅极延伸部50在垂直于衬底1的方向Y上的宽度小于栅极层5在垂直于衬底1的方向Y上的宽度，栅极延伸部50在栅极层5延伸方向X上的长度小于相邻两个子沟道孔交界处的阻挡层41在栅极层5延伸方向X上的长度。

[0069] 需要说明的是，形成栅极层5和形成栅极延伸部50的过程包括：在第一氮化层202的区域和第一延伸部220的区域的侧壁上形成金属氧化物，然后在第一氮化层202的区域和第一延伸部220的区域内形成金属栅极层。可选地，金属氧化物的材料为三氧化二铝，金属栅极层的材料为金属钨，当然，本发明并不仅限于此，在其他实施例中，金属栅极层的材料还可以为Ti等。

[0070] 本发明实施例中，在对沟道孔3侧壁上的第二氮化层410进行氧化的过程中，并未将全部第二氮化层410氧化成第二氧化层411，而是保留了部分形成在第一氮化层202上的第二氮化层410，使得保留的第二氮化层410形成第一氮化层202的第一延伸部220，氧化后的第二氮化层410即第二氧化层411形成阻挡层41。

[0071] 由于保留的第二氮化层410即第一延伸部220被去除后形成了栅极延伸部50，因此，保留的第二氮化层410并不会影响三维存储器的电学性能。也就是说，本发明实施例中在不影响三维存储器电学性能的情况下，避免了第二氮化层410过氧化，导致堆叠层2中的第一氮化层202被氧化，进而导致沟道孔3内的膜层结构的孔径CD尺寸过大的问题。

[0072] 本发明实施例中，当沟道孔3由多个子沟道孔构成时，即沟道孔3是采用两次及两次以上刻蚀工艺形成时，子沟道孔的交界处会存在拐角，在沟道孔侧壁上形成第二氮化层410时，会导致拐角处的第二氮化层410过厚，即第二氮化层410在平行于衬底1方向上的厚度过大，因此，为了避免子沟道孔的交界处即拐角处的第二氮化层410完全被氧化，导致其他区域的第二氮化层410过氧化，本发明实施例中，保留子沟道孔的交界处的部分第二氮化层410，即保留了子沟道孔的交界处的第一延伸部220，并在后续工序中将第一延伸部220替换为栅极延伸部50。

[0073] 也就是说，在本发明的一个实施例中，保留部分形成在第一氮化层202上的第二氮化层410包括：保留位于子沟道孔的交界处的第一氮化层202上的第二氮化层410。

[0074] 进一步地，保留位于子沟道孔的交界处的第一氮化层202上的第二氮化层410包括：保留位于子沟道孔的交界处的一个第一氮化层202上的第二氮化层410。

[0075] 由于子沟道孔交界处保留的第二氮化层410即第一延伸部220被去除后形成了栅极延伸部50，因此，子沟道孔交界处保留的第二氮化层410并不会影响三维存储器的电学性能。也就是说，本发明实施例中在不影响三维存储器电学性能的情况下，避免了子沟道孔交界处的第二氮化层410完全氧化导致的其他区域的第二氮化层410过氧化，从而避免了堆叠层2中的第一氮化层202被氧化，或者说，减小了第一氮化层202被氧化的程度，进而可以减小沟道孔3内的膜层结构的孔径CD尺寸。

[0076] 本发明实施例提供了一种三维存储器，如图10所示，该三维存储器包括衬底1、位于衬底1上的多个栅极层5、贯穿多个栅极层5的沟道孔3以及位于沟道孔3内的功能层4。

[0077] 其中，功能层4包括设置在沟道孔3侧壁上的阻挡层41；部分栅极层5具有栅极延伸部50，栅极延伸部50从栅极层5延伸至阻挡层41内部。

[0078] 本发明实施例中，在对沟道孔3侧壁上的第二氮化层410进行氧化的过程中，并未将全部第二氮化层410氧化成第二氧化层411，而是保留了部分形成在第一氮化层202上的第二氮化层410，使得保留的第二氮化层410形成第一氮化层202的第一延伸部220，氧化后的第二氮化层410即第二氧化层411形成阻挡层41。

[0079] 由于保留的第二氮化层410即第一延伸部220被去除后形成了栅极延伸部50，因此，保留的第二氮化层410并不会影响三维存储器的电学性能。也就是说，本发明实施例中在不影响三维存储器电学性能的情况下，避免了第二氮化层410过氧化，导致堆叠层2中的第一氮化层202被氧化，进而导致沟道孔3内的膜层结构的孔径CD尺寸过大的问题。

[0080] 如图10所示，功能层4还包括电荷存储层42、隧穿层43、沟道层44和填充层45，其中，阻挡层41、电荷存储层42、隧穿层43、沟道层44和填充层45依次设置在沟道孔3侧壁上。

[0081] 可选地，沟道层44为多晶硅层，隧穿层43为氧化硅层，电荷存储层42为氮化硅层，阻挡层41即第二氧化层411为氧化硅层。当然，本发明并不仅限于此，在其他实施例中，还可以采用其他材料来制作上述膜层。

[0082] 此外，沟道孔3底部还具有通道结构32，功能层4覆盖通道结构32的区域具有开口，以暴露出通道结构32背离衬底1一侧的表面。

[0083] 可选地，本发明实施例中，沟道孔3包括相互连通的多个子沟道孔如30和31；所述多个子沟道孔在垂直于所述衬底1的方向Y上依次排列；并且，具有所述栅极延伸部50的栅极层5位于所述子沟道孔的交界处。可选地，所述子沟道孔的交界处，仅有一个栅极层5具有所述栅极延伸部50。

[0084] 可选地，本发明实施例中的栅极延伸部50在垂直于衬底1的方向Y上的宽度小于栅极层5在垂直于衬底1的方向Y上的宽度，栅极延伸部50在栅极层5延伸方向X上的长度小于相邻两个子沟道孔交界处的阻挡层41在栅极层5延伸方向X上的长度。

[0085] 由于子沟道孔交界处保留的第二氮化层410即第一延伸部220被去除后形成了栅极延伸部50，因此，子沟道孔交界处保留的第二氮化层410并不会影响三维存储器的电学性能。也就是说，本发明实施例中在不影响三维存储器电学性能的情况下，避免了子沟道孔交界处的第二氮化层410完全氧化导致的其他区域的第二氮化层410过氧化，从而避免了堆叠层2中的第一氮化层202被氧化，或者说，减小了第一氮化层202被氧化的程度，进而可以减小沟道孔3内的膜层结构的孔径CD尺寸。

[0086] 可选地，栅极延伸部50在栅极层5延伸方向X上的长度大于0、小于25nm，栅极延伸部50在栅极层延伸方向X上的长度为大于0、小于3nm，以使栅极延伸部50在不影响功能层4内电荷存储层42、隧穿层43、沟道层44性能的情况下，减小子沟道孔交界处的阻挡层41的膜层厚度，以减小子沟道孔交界处的膜层结构的孔径，提高三维存储器的电学性能。

[0087] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

[0088] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。