一种防漏光全局像素单元的结构和形成方法

摘要

本发明公开了一种防漏光全局像素单元的结构，在传输管栅极表面、复位管栅极表面和存储节点表面上覆盖有金属掩蔽层，金属掩蔽层在存储节点上方形成金属掩蔽层开口；存储节点之上连接设有穿过金属掩蔽层开口的第一接触孔，传输管栅极的金属掩蔽层之上隔离设有第二接触孔，复位管栅极的金属掩蔽层之上隔离设有第三接触孔，第一接触孔至第三接触孔的上端连接后道第一层金属互连层，并与后道第一层金属互连层共同形成一复合挡光结构，将第一接触孔与金属掩蔽层开口之间存在的漏光间隙遮蔽，可保证存储电容中信号的准确性，避免输出信号的失真。本发明还公开了一种防漏光全局像素单元的结构的形成方法。

权利要求

1.一种防漏光全局像素单元的结构，其特征在于，包括设于衬底上的光电二极管、传输管和复位管，以及形成于传输管栅极和复位管栅极之间的所述衬底中的存储节点；所述传输管栅极表面、复位管栅极表面和存储节点表面上覆盖有金属掩蔽层，且所述金属掩蔽层在所述存储节点上方形成金属掩蔽层开口；所述存储节点之上连接设有穿过金属掩蔽层开口的第一接触孔，所述传输管栅极的金属掩蔽层之上隔离设有第二接触孔，所述复位管栅极的金属掩蔽层之上隔离设有第三接触孔，所述第一接触孔至第三接触孔的上端连接后道第一层金属互连层，并与所述后道第一层金属互连层共同形成一复合挡光结构，将所述第一接触孔与金属掩蔽层开口之间存在的漏光间隙遮蔽。

2.根据权利要求1所述的防漏光全局像素单元的结构，其特征在于，所述第二接触孔下端和第三接触孔下端与位于所述传输管栅极表面和复位管栅极表面的金属掩蔽层之间分别设有绝缘层。

3.根据权利要求2所述的防漏光全局像素单元的结构，其特征在于，所述绝缘层为单层结构或多层堆叠的复合结构。

4.根据权利要求2所述的防漏光全局像素单元的结构，其特征在于，所述绝缘层由氮化硅、氮氧化硅和含氮碳化硅中的一种或多种构成。

5.根据权利要求1所述的防漏光全局像素单元的结构，其特征在于，所述金属掩蔽层为单层结构或多层堆叠的复合结构。

6.根据权利要求1所述的防漏光全局像素单元的结构，其特征在于，所述金属掩蔽层由钛、钨、铝、铜、钴和镍中的一种或多种构成。

7.根据权利要求1-6任意一项所述的防漏光全局像素单元的结构，其特征在于，所述衬底上及传输管栅极和复位管栅极上覆盖设有层间介质层，所述第一接触孔至第三接触孔设于所述层间介质层中，并连接上方同样设于所述层间介质层中的后道第一层金属互连层。

8.一种防漏光全局像素单元的结构的形成方法，其特征在于，包括以下步骤：

提供一衬底，在所述衬底上形成光电二极管、传输管和复位管，以及在传输管栅极和复位管栅极之间的所述衬底中形成存储节点；

在所述衬底表面全片淀积金属掩蔽层材料，并将光电二极管上方的金属掩蔽层材料移除，同时在存储节点的上方形成金属掩蔽层开口，形成金属掩蔽层；

在所述衬底表面全片淀积刻蚀阻挡层材料，仅在传输管栅极和复位管栅极上方保留刻蚀阻挡层材料，形成刻蚀阻挡层图形，并作为绝缘层；

在所述衬底表面全片淀积绝缘介质材料，形成层间介质层；

在层间介质层中分别形成位于存储节点之上并连接存储节点的第一接触孔，位于传输管栅极的刻蚀阻挡层之上的第二接触孔，以及位于复位管栅极的刻蚀阻挡层之上的第三接触孔；

在层间介质层中形成连接第一接触孔至第三接触孔上端的后道第一层金属互连层，并与第一接触孔至第三接触孔一起形成复合挡光结构。

9.根据权利要求8所述的防漏光全局像素单元的结构的形成方法，其特征在于，所述金属掩蔽层为由钛、钨、铝、铜、钴和镍中的一种或多种形成的单层结构或多层复合结构；所述刻蚀阻挡层为由氮化硅、氮氧化硅和含氮碳化硅中的一种或多种形成的单层结构或多层堆叠的复合结构。

10.根据权利要求8所述的防漏光全局像素单元的结构的形成方法，其特征在于，所述衬底为N型或P型硅衬底；所述接触孔填充材料为不透光的金属或/和金属化合物。

说明书

一种防漏光全局像素单元的结构和形成方法

技术领域

[0001] 本发明涉及CMOS图像传感器技术领域，更具体地，涉及一种可防止漏光的CMOS图像传感器全局像素单元的结构和形成方法。

背景技术

[0002] 图像传感器是指将光信号转换为电信号的装置，通常大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。

[0003] CMOS图像传感器和传统的CCD传感器相比，具有低功耗、低成本以及与CMOS工艺相兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅已应用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。

[0004] CMOS图像传感器的像素单元是图像传感器实现感光的核心器件，最常用的像素单元为包含一个光电二极管和四个晶体管的有源像素结构。在这些器件中，光电二极管是感光单元，实现对光线的收集和光电转换；其它的MOS晶体管是控制单元，主要实现对光电二极管的选中，复位，信号放大和读出的控制。一个像素单元中MOS晶体管的多少，决定了非感光区域所占的面积大小。上述包含四个晶体管的像素结构通常称为4T像素单元。

[0005] 在数码相机中通常有两种快门控制方式：即机械快门和电子快门。机械快门通过安装在CMOS图像传感器前面的机械件的开合来控制曝光时间；电子快门通过像素单元的时序控制来改变积分时间，从而达到控制曝光时间的目的。由于机械快门需要机械件，会占用数码相机的面积，因此不适用于便携式的数码相机。对于视频监控应用而言，由于通常是进行视频采集，因此，一般采用电子快门控制曝光时间。其中电子快门又分为两种：即卷帘式和全局曝光式。卷帘式电子快门的每行之间的曝光时间是不一致的，在拍摄高速物体时容易造成拖影现象；而全局曝光式电子快门的每一行在同一时间曝光，然后同时将电荷信号存储在像素单元的存储节点，最后将存储节点的信号逐行输出。全局曝光式电子快门由于所有行在同一时间进行曝光，所以不会造成拖影现象。

[0006] 随着CMOS图像传感器在工业、车载、道路监控和高速相机中越来越广泛的应用，对于可以捕捉高速运动物体图像的图像传感器的需求进一步提高。为了监控高速物体，CMOS图像传感器需要使用全局曝光的像素单元(简称全局像元)，而全局曝光像素单元中用于存储电荷信号的存储节点对于光源的寄生响应是一个非常重要的指标。在实际应用中，根据每个像素单元使用晶体管的数目，全局曝光像素单元有4T、5T、6T、8T和12T等。

[0007] 请参阅图1，图1是现有的一种5T全局曝光像素单元的版图结构。如图1所示，5T全局曝光像素单元中的电荷存储节点12就是传输管11和复位管13之间的结电容。存储节点的寄生光响应是指存储节点电容对入射光的寄生响应，对于像素单元而言，入射到像素单元表面的光线由于折射和散射而不能全部聚焦到光电二极管10表面，有部分光线可能入射到存储节点12上，存储节点12在入射光的照射下也可以像光电二极管10一样产生光电响应。由于入射光的照射而在存储节点12上产生的电荷，会影响原来存储在存储节点12上的由光电二极管10产生的电压信号，造成了信号的失真。为了减小存储节点的光源寄生响应，在存储节点上面就需要使用完全不透光的金属屏蔽层来防止入射光线的影响。

[0008] 请参阅图2，图2是沿图1中A-B方向的全局像元结构截面图。如图2所示，同普通CMOS工艺相比，为了防止全局像元的寄生光响应，常规全局像素单元在层间介质16中设有一层额外形成的金属掩蔽层17。这层金属掩蔽层17通常使用不透光的钨、铝和铜等金属或氮化钽、氮化钽等金属化合物材料制作。由于金属掩蔽层17大面积覆盖着传输管11、复位管13和存储节点12，为了避免传输管11、复位管13和存储节点12上在像元工作过程中相互串扰，全部金属掩蔽层17通过金属互连最终接地；同时，存储节点12通过接触孔15连接到金属互连层14。

[0009] 在上述全局像元结构中，由于存储节点12在工作过程中是一个不断变化的动态信号，因此存储节点12上的接触孔15和金属掩蔽层17不能连接，而必须保持一定的间距。由此在存储节点12上就形成了漏光间隙18。在漏光间隙18位置没有金属掩蔽层17或接触孔15的覆盖，因此入射光可以直接穿过漏光间隙18到达存储节点12，产生寄生光响应，造成全局像元存储信号的失真和图像质量的下降。

发明内容

[0010] 本发明的目的在于克服现有技术存在的上述缺陷，提供一种防漏光全局像素单元的结构和形成方法。

[0011] 为实现上述目的，本发明的技术方案如下：

[0012] 一种防漏光全局像素单元的结构，包括设于衬底上的光电二极管、传输管和复位管，以及形成于传输管栅极和复位管栅极之间的所述衬底中的存储节点；所述传输管栅极表面、复位管栅极表面和存储节点表面上覆盖有金属掩蔽层，且所述金属掩蔽层在所述存储节点上方形成金属掩蔽层开口；所述存储节点之上连接设有穿过金属掩蔽层开口的第一接触孔，所述传输管栅极的金属掩蔽层之上隔离设有第二接触孔，所述复位管栅极的金属掩蔽层之上隔离设有第三接触孔，所述第一接触孔至第三接触孔的上端连接后道第一层金属互连层，并与所述后道第一层金属互连层共同形成一复合挡光结构，将所述第一接触孔与金属掩蔽层开口之间存在的漏光间隙遮蔽。

[0013] 进一步地，所述第二接触孔下端和第三接触孔下端与位于所述传输管栅极表面和复位管栅极表面的金属掩蔽层之间分别设有绝缘层。

[0014] 进一步地，所述绝缘层为单层结构或多层堆叠的复合结构。

[0015] 进一步地，所述绝缘层由氮化硅、氮氧化硅和含氮碳化硅中的一种或多种构成。

[0016] 进一步地，所述金属掩蔽层为单层结构或多层堆叠的复合结构。

[0017] 进一步地，所述金属掩蔽层由钛、钨、铝、铜、钴和镍中的一种或多种构成。

[0018] 进一步地，所述衬底上及传输管栅极和复位管栅极上覆盖设有层间介质层，所述第一接触孔至第三接触孔设于所述层间介质层中，并连接上方同样设于所述层间介质层中的后道第一层金属互连层。

[0019] 一种防漏光全局像素单元的结构的形成方法，包括以下步骤：

[0020] 提供一衬底，在所述衬底上形成光电二极管、传输管和复位管，以及在传输管栅极和复位管栅极之间的所述衬底中形成存储节点；

[0021] 在所述衬底表面全片淀积金属掩蔽层材料，并将光电二极管上方的金属掩蔽层材料移除，同时在存储节点的上方形成金属掩蔽层开口，形成金属掩蔽层；

[0022] 在所述衬底表面全片淀积刻蚀阻挡层材料，仅在传输管栅极和复位管栅极上方保留刻蚀阻挡层材料，形成刻蚀阻挡层图形，并作为绝缘层；

[0023] 在所述衬底表面全片淀积绝缘介质材料，形成层间介质层；

[0024] 在层间介质层中分别形成位于存储节点之上并连接存储节点的第一接触孔，位于传输管栅极的刻蚀阻挡层之上的第二接触孔，以及位于复位管栅极的刻蚀阻挡层之上的第三接触孔；

[0025] 在层间介质层中形成连接第一接触孔至第三接触孔上端的后道第一层金属互连层，并与第一接触孔至第三接触孔一起形成复合挡光结构。

[0026] 进一步地，所述金属掩蔽层为由钛、钨、铝、铜、钴和镍中的一种或多种形成的单层结构或多层复合结构；所述刻蚀阻挡层为由氮化硅、氮氧化硅和含氮碳化硅中的一种或多种形成的单层结构或多层堆叠的复合结构。

[0027] 进一步地，所述衬底为N型或P型硅衬底；所述接触孔填充材料为不透光的金属或/和金属化合物。

[0028] 从上述技术方案可以看出，本发明通过在传输管栅极、复位管栅极和存储节点上形成第一接触孔至第三接触孔，并与其上方连接的后道第一层金属互连层一起构成复合挡光结构，将全局像素单元中金属掩蔽层与存储节点上第一接触孔之间的漏光间隙完全包围，因此保证了入射光线无法进入存储节点的电荷存储区，保证了全局曝光像素单元的存储电容中信号的准确性，避免了输出信号的失真；同时，位于传输管栅极上的第二接触孔和复位管栅极上的第三接触孔由于刻蚀阻挡层的作用，将不会和下方的金属掩蔽层形成电学连接，从而避免了存储节点和金属掩蔽层之间的短路。

附图说明

[0029] 图1是现有的一种5T全局曝光像素单元的版图结构示意图。

[0030] 图2是沿图1中A-B方向的全局像元结构截面图。

[0031] 图3是本发明一较佳实施例的一种防漏光全局像素单元的结构的结构示意图。

[0032] 图4-图12是本发明一较佳实施例的一种防漏光全局像素单元的结构的形成方法的工艺步骤示意图。

具体实施方式

[0033] 下面结合附图，对本发明的具体实施方式作进一步的详细说明。

[0034] 需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

[0035] 在以下本发明的具体实施方式中，请参考图3，图3是本发明一较佳实施例的一种防漏光全局像素单元的结构的结构示意图。如图3所示，本发明的一种防漏光全局像素单元的结构，可包括设置在衬底20上的光电二极管21、传输管和复位管，其中，传输管设有传输管栅极23，复位管设有复位管栅极28；以及包括形成于传输管栅极23和复位管栅极28之间的衬底20中的存储节点29。其中，电荷存储节点29就是传输管和复位管之间的结电容。在衬底20上还可设有层间介质层22；层间介质层22将传输管栅极23和复位管栅极28等露出衬底20表面的所有器件结构都覆盖在其中。

[0036] 请参考图3。在层间介质层22中还设有金属掩蔽层24；金属掩蔽层24覆盖在传输管栅极23、复位管栅极28和存储节点29的表面上。

[0037] 金属掩蔽层24在存储节点29上方形成有金属掩蔽层开口30。

[0038] 在层间介质层22中独立设有多个接触孔26-1～26-3，包括第一接触孔26-1、第二接触孔26-2和第三接触孔26-3。其中，第一接触孔26-1设置在存储节点29之上，第一接触孔26-1的下端与存储节点29相连接，第一接触孔26-1向上穿过金属掩蔽层开口30，第一接触孔26-1的上端连接至同样位于层间介质层22中的后道第一层金属互连层27。

[0039] 由于存储节点29在工作过程中是一个不断变化的动态信号，因此存储节点29上的第一接触孔26-1和金属掩蔽层24不能连接，而必须保持一定的间距，因此形成了存储节点29上的漏光间隙(即金属掩蔽层开口30)。

[0040] 第二接触孔26-2设置在传输管栅极23之上；第二接触孔26-2具体是设置在传输管栅极23上的金属掩蔽层24之上，并且，第二接触孔26-2的下端与该部位的金属掩蔽层24相隔离，第二接触孔26-2的上端连接至同样位于层间介质层22中的后道第一层金属互连层27。这样的设置方式，是为了避免第二接触孔26-2和其下方的金属掩蔽层24形成电学接触，从而避免了位于存储节点29部位的第一接触孔26-1与整个金属掩蔽层24之间的短路发生。

[0041] 类似地，第三接触孔26-3设置在复位管栅极28之上；第三接触孔26-3具体是设置在复位管栅极28上的金属掩蔽层24之上，并且，第三接触孔26-3的下端与该部位的金属掩蔽层24相隔离，第三接触孔26-3的上端连接至同样位于层间介质层22中的后道第一层金属互连层27。这样的设置方式，同样是为了避免第三接触孔26-3和其下方的金属掩蔽层24形成电学接触，从而避免了位于存储节点29部位的第一接触孔26-1与整个金属掩蔽层24之间的短路发生。

[0042] 第一接触孔至第三接触孔26-1～26-3与后道第一层金属互连层27共同形成了一个复合挡光结构；复合挡光结构可将第一接触孔26-1与金属掩蔽层开口30之间存在的漏光间隙完全遮蔽住，因此，在常规全局像素单元中存在于金属掩蔽层和接触孔之间的漏光间隙(请参考图2中的漏光间隙)就得以彻底消除，入射光就不能直接穿过漏光间隙到达存储节点29，也就不再会造成全局存储信号的失真和图像质量的下降了。

[0043] 请参考图3。为了在第二接触孔26-2下端与传输管栅极23表面的金属掩蔽层24之间形成电学隔离，以及在第三接触孔26-3下端与复位管栅极28表面的金属掩蔽层24之间也形成电学隔离，本发明在第二接触孔26-2下端与位于传输管栅极23表面的金属掩蔽层24之间设置了绝缘层25，同时在第三接触孔26-3下端与位于复位管栅极28表面的金属掩蔽层24之间也设置了绝缘层25。

[0044] 作为可选的实施方式，绝缘层25可为单层结构或多层堆叠的复合结构。

[0045] 作为绝缘层25的一种可选的具体实施方式，可以采用在第二接触孔26-2下端和第三接触孔26-3下端与位于传输管栅极23表面和复位管栅极28表面的金属掩蔽层24之间分别设置的刻蚀阻挡层25来用作绝缘层25。

[0046] 具体地，刻蚀阻挡层25也可为单层结构或多层堆叠的复合结构。

[0047] 作为可选的实施方式，金属掩蔽层24为单层结构或多层堆叠的复合结构。可以采用不透光的金属或/和金属化合物来形成单层结构或多层复合结构的金属掩蔽层24。并且，金属掩蔽层24可通过金属互连层(包括后道第一层金属互连层27)最终接地。

[0048] 第一接触孔至第三接触孔26-1～26-3可使用不透光的金属或/和金属化合物进行填充。

[0049] 本发明的上述结构可用于4T、5T、6T、8T和12T等各种需要存储电容的全局像元结构中。

[0050] 下面通过具体实施方式及附图，对本发明的一种防漏光全局像素单元的结构的形成方法进行详细说明。

[0051] 请参阅图4-图12，图4-图12是本发明一较佳实施例的一种防漏光全局像素单元的结构的形成方法的工艺步骤示意图。如图4-图12所示，本发明的一种防漏光全局像素单元的结构的形成方法，可用于制作上述的防漏光全局像素单元的结构，并可包括以下步骤：

[0052] 如图4所示，首先提供一个衬底20，例如可以是N型或P型硅衬底20。在N型或P型硅衬底20上可使用常规CMOS图像传感器工艺，形成光电二极管21、传输管和复位管，包括形成常规传输管的栅氧、多晶栅极23和侧墙和复位管的栅氧、多晶栅极28和侧墙等；以及在传输管栅极23和复位管栅极28之间的衬底20中形成存储节点29。

[0053] 其次如图5所示，在衬底20表面全片淀积金属掩蔽层材料24’。金属掩蔽层材料24’可以使用CMOS工艺中常规的金属或金属化合物材料来形成，包括钛、氮化钛、钨、铝、铜、钴和镍等金属或金属化合物材料中的一种或数种，形成单层结构或多层复合结构。

[0054] 金属掩蔽层材料24’淀积的总厚度可在10埃到10000埃之间。

[0055] 再次如图6所示，进行金属掩蔽层的光刻和刻蚀，将光电二极管21上方的金属掩蔽层材料24’移除，同时在存储节点29的上方形成金属掩蔽层开口30，从而形成金属掩蔽层24图形。

[0056] 接着如图7所示，在衬底20表面全片淀积刻蚀阻挡层材料25’。刻蚀阻挡层材料25’可以使用氮化硅、氮氧化硅和含氮碳化硅等绝缘材料中的一种或多种，并可形成单层结构或多层堆叠的复合结构。

[0057] 刻蚀阻挡层的作用是保证后续进行第二接触孔26-2和第三接触孔26-3刻蚀时，采用二氧化硅等的层间介质层材料和刻蚀阻挡层介质材料之间有着较高的选择比，保证对第二接触孔26-2和第三接触孔26-3的刻蚀停止在刻蚀阻挡层上。

[0058] 随后对刻蚀阻挡层进行光刻和刻蚀，刻蚀的结果为仅在传输管栅极23和复位管栅极28上方保留刻蚀阻挡层材料25’，将其他位置上的刻蚀阻挡层材料25’去除，形成如图8所示的刻蚀阻挡层25图形，并作为第二接触孔26-2和第三接触孔26-3与传输管栅极23和复位管栅极28上金属掩蔽层24之间的绝缘层25。

[0059] 然后如图9所示，在衬底20表面全片淀积绝缘介质材料，形成层间介质层22。层间介质层22可以使用二氧化硅、低介电常数介质等材料。

[0060] 随后，如图10所示，进行第一接触孔、第二接触孔和第三接触孔的光刻和刻蚀，包括在层间介质层22中刻蚀形成位于存储节点29之上并连接存储节点29的第一接触孔开口26-1’，刻蚀形成位于传输管栅极23的刻蚀阻挡层25之上的第二接触孔开口26-2’，以及刻蚀形成位于复位管栅极28的刻蚀阻挡层25之上的第三接触孔开口26-3’。

[0061] 通过刻蚀阻挡层25和层间介质层22之间的高选择比，可以实现第二接触孔开口26-2’和第三接触孔开口26-3’刻蚀停止在传输管多晶栅极23和复位管多晶栅极28上方的刻蚀阻挡层25上；而在存储节点29上方由于没有刻蚀阻挡层25存在，其上形成的第一接触孔26-1则和硅衬底20之间实现了电学连接。

[0062] 最后进入常规CMOS工艺，如图11所示，可通过淀积和化学机械抛光实现第一接触孔至第三接触孔的填充，各接触孔填充的物质可为钛、氮化钛和钨等不透光的金属和金属化合物。填充后形成最终的第一接触孔至第三接触孔26-1～26-3。

[0063] 如图12所示，进行后道第一层金属互连层材料的光刻和刻蚀，在层间介质层22中形成连接第一接触孔至第三接触孔26-1～26-3上端的后道第一层金属互连层27。后道第一层金属互连层27与第一接触孔至第三接触孔26-1～26-3一起形成了用于遮蔽漏光间隙的复合挡光结构。

[0064] 综上所述，本发明通过在传输管栅极、复位管栅极和存储节点上形成第一接触孔至第三接触孔，并与其上方连接的后道第一层金属互连层一起构成复合挡光结构，将全局像素单元中金属掩蔽层与存储节点上第一接触孔之间的漏光间隙完全包围，因此保证了入射光线无法进入存储节点的电荷存储区，保证了全局曝光像素单元的存储电容中信号的准确性，避免了输出信号的失真；同时，位于传输管栅极上的第二接触孔和复位管栅极上的第三接触孔由于刻蚀阻挡层的作用，将不会和下方的金属掩蔽层形成电学连接，从而避免了存储节点和金属掩蔽层之间的短路。

[0065] 以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。