一种可折叠阵列基板和显示装置

摘要

本发明提供了一种可折叠阵列基板和显示装置。阵列基板包括衬底基板、设置于衬底基板一侧的栅金属层，设置于栅金属层远离衬底基板一侧的源漏金属层，以及设置于栅金属层和源漏金属层之间的绝缘层。其中栅金属层包括栅线、源漏金属层包括数据线，且栅线和数据线交叉设置，以在衬底基板上限定多个像素单元。阵列基板还包括从绝缘层远离衬底基板一侧且在所述像素单元之外向靠近衬底基板一侧延伸的开孔，开孔与像素单元不相交。采用本发明的阵列基板和显示装置，可以通过降低阵列基板的应力，提高其抗弯折性能。

权利要求

1.一种可折叠阵列基板，包括衬底基板、设置于所述衬底基板一侧的栅金属层，设置于所述栅金属层远离所述衬底基板一侧的源漏金属层，以及设置于所述栅金属层和所述源漏金属层之间的绝缘层；

其中所述栅金属层包括栅线、所述源漏金属层包括数据线，且所述栅线和所述数据线交叉设置，以在所述衬底基板上限定多个像素单元；

所述阵列基板上除所述多个像素单元之外设置有开孔，所述开孔从所述绝缘层远离所述衬底基板一侧向靠近所述衬底基板一侧延伸，所述阵列基板彼此相邻的两行像素单元之间包括第一预设打孔区，所述开孔设置于所述第一预设打孔区内,所述第一预设打孔区在所述阵列基板上的正投影与所述栅线不重合；和/或所述阵列基板彼此相邻的两列像素单元之间包括第二预设打孔区，所述开孔设置在所述第二预设打孔区内，所述第二预设打孔区在所述阵列基板上的正投影与所述数据线不重合。

2.根据权利要求1所述的可折叠阵列基板，其特征在于，所述第一预设打孔区和所述第二预设打孔区的宽度在2-10微米的范围内。

3.根据权利要求1所述的可折叠阵列基板，其特征在于，还包括设置于所述衬底基板一侧且与该衬底基板接触的缓冲层，所述开孔包括第一类开孔，所述第一类开孔从所述绝缘层远离所述衬底基板的一侧向靠近所述衬底基板的一侧延伸至所述缓冲层。

4.根据权利要求2所述的可折叠阵列基板，其特征在于，所述开孔还包括第二类开孔，所述第二类开孔从所述绝缘层远离所述衬底基板的一侧向靠近所述衬底基板的一侧延伸至所述栅金属层的金属走线。

5.根据权利要求1所述的可折叠阵列基板，其特征在于，所述开孔包括在所述栅线的长度方向上延伸的第一孔槽。

6.根据权利要求5所述的可折叠阵列基板，其特征在于，所述开孔还包括在所述数据线的长度方向上延伸的多个孔。

7.根据权利要求5所述的可折叠阵列基板，其特征在于，还包括设置于所述衬底基板一侧且与该衬底基板接触的缓冲层；所述开孔包括在所述数据线的长度方向上延伸的第二孔槽；其中所述第二孔槽包括从所述绝缘层远离所述衬底基板一侧延伸至所述缓冲层的部分和延伸至所述栅线的部分。

8.根据权利要求1-7任一项所述的可折叠阵列基板，其特征在于，还包括位于所述栅金属层和所述源漏金属层之间的电容层、所述绝缘层包括设置在所述电容层与所述源漏金属层之间的第一绝缘层以及设置于所述电容层与所述栅金属层之间的第二绝缘层。

9.一种包括如权利要求1-8任一项所述阵列基板的OLED显示装置。

10.一种可折叠阵列基板的制备方法，其特征在于，包括：

在衬底基板上形成有源层图案、栅金属层图案、绝缘层；其中栅金属层图案包括栅线；

在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔；其中所述开孔与所述像素单元不相交，所述阵列基板彼此相邻的两行像素单元之间包括第一预设打孔区，所述开孔设置于所述第一预设打孔区内,所述第一预设打孔区在所述阵列基板上的正投影与所述栅线不重合，和/或所述阵列基板彼此相邻的两列像素单元之间包括第二预设打孔区，所述开孔设置在所述第二预设打孔区内，所述第二预设打孔区在所述阵列基板上的正投影与所述阵列基板的数据线不重合。

11.根据权利要求10所述的可折叠阵列基板的制备方法，其特征在于，所述在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔包括：在至少一对彼此相邻的两行像素单元之间形成在所述栅线的长度方向延伸的第一孔槽。

12.根据权利要求11所述的可折叠阵列基板的制备方法，其特征在于，所述在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔之后还包括：形成源漏金属层图案；其中所述源漏金属层图案包括所述数据线；

所述在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔还包括：在至少一对彼此相邻的两列像素单元之间形成在所述数据线的长度方向延伸的第二孔槽。

说明书

一种可折叠阵列基板和显示装置

技术领域

[0001] 本发明涉及可折叠显示器技术领域，具体涉及一种可折叠阵列基板、显示装置和阵列基板的制备方法。

背景技术

[0002] 柔性可折叠显示器，例如OLED有机发光显示器，可以为用户带来全新的视觉体验。但这种显示器在多次弯折后，容易产生器件失效现象，从而影响显示。

[0003] 目前的解决方法是在像素单元之间进行换线处理，即采用抗弯性能更好的走线，提高器件的抗弯折能力。然而，这种方案并不适用于像素密度较高(高PPI)的柔性显示器。

[0004] 因此，亟待提出一种应用更广的能够提高例如高PPI器件的抗弯折能力的技术。

发明内容

[0005] 有鉴于此，本发明实施例提供了一种阵列基板和显示装置，其可以通过降低阵列基板的应力，提高其抗弯折性能。

[0006] 本发明的一个方面提供一种可折叠阵列基板。该阵列基板包括衬底基板、设置于所述衬底基板一侧的栅金属层，设置于所述栅金属层远离所述衬底基板一侧的源漏金属层，以及设置于所述栅金属层和所述源漏金属层之间的绝缘层；其中所述栅金属层包括栅线、所述源漏金属层包括数据线，且所述栅线和所述数据线交叉设置，以在所述衬底基板上限定多个像素单元；所述阵列基板上除所述多个像单元之外设置有开孔，所述开孔从所述绝缘层远离所述衬底基板一侧向靠近所述衬底基板一侧延伸。

[0007] 在一个实施例中，所述阵列基板彼此相邻的两行像素单元之间包括预设打孔区，所述开孔设置于所述预设打孔区内；和/或所述阵列基板彼此相邻的两列像素单元之间包括预设打孔区，所述开孔设置在所述预设打孔区内。

[0008] 在一个实施例中，所述预设打孔区的宽度在2-10微米的范围内。

[0009] 在一个实施例中，所述开孔至少包括第一类开孔，所述第一类开孔与该阵列基板的各金属层的金属均不相交。

[0010] 在一个实施例中，所述第一类开孔从所述绝缘层远离所述衬底基板的一侧向靠近所述衬底基板的一侧延伸至所述衬底基板。

[0011] 在一个实施例中，阵列基板还包括设置于所述衬底基板一侧且与该衬底基板接触的缓冲层，所述第一类开孔从所述绝缘层远离所述衬底基板的一侧向靠近所述衬底基板的一侧延伸至所述缓冲层。

[0012] 在一个实施例中，所述开孔还包括第二类开孔，所述第二类开孔从所述绝缘层远离所述衬底基板的一侧向靠近所述衬底基板的一侧延伸至所述栅极金属层的金属走线。

[0013] 在一个实施例中，至少包括彼此相邻的两行像素单元，在该两行像素单元之间，所述开孔包括在所述栅线的长度方向上延伸的第一孔槽。

[0014] 在一个实施例中，阵列基板还包括设置于所述衬底基板且与该衬底基板接触的缓冲层，所述第一孔槽从所述绝缘层远离所述衬底基板一侧延伸至所述缓冲层。

[0015] 在一个实施例中，所述开孔还包括在所述数据线的长度方向上延伸的多个孔。

[0016] 在一个实施例中，所述多个孔从所述绝缘层的远离所述衬底基板一侧延伸至所述缓冲层。

[0017] 在一个实施例中，阵列基板至少包括彼此相邻的两列像素单元，在该两列像素单元之间，所述开孔包括在所述数据线的长度方向上延伸的第二孔槽。

[0018] 在一个实施例中，所述第二孔槽包括从所述绝缘层远离所述衬底基板一侧延伸至所述缓冲层的部分和延伸至所述栅线的部分。

[0019] 在一个实施例中，阵列基板还包括位于所述栅金属层和所述源漏金属层之间的电容层、所述无机绝缘层包括设置在所述电容层与所述源漏金属层之间的第一绝缘层以及设置于所述电容层与所述栅金属层之间的第二绝缘层。

[0020] 在一个实施例中，所述绝缘层为无机绝缘层。

[0021] 本发明的另一个方面提供了一种包括上述阵列基板的OLED显示装置。

[0022] 在一个实施例中，所述无机绝缘层的材料包括无机硅材料。

[0023] 在一个实施例中，所述硅类材料包括氧化硅和氮化硅的至少之一。

[0024] 本发明的再一个方面提供了一种可折叠阵列基板的制备方法，包括：在衬底基板上形成有源层图案、栅金属层图案、绝缘层；其中栅金属层图案包括栅线；在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔；其中所述开孔与像素单元不相交。

[0025] 在一个实施例中，所述在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔包括：在至少一对彼此相邻的两行像素单元之间形成在所述栅线长度方向延伸的第一孔槽。

[0026] 在一个实施例中，所述在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔之后还包括：形成源漏金属层图案；其中所述源漏金属层图案包括数据线；所述在所述绝缘层远离所述衬底基板一侧且在像素单元之外形成向衬底基板方向延伸的开孔还包括：在至少一对彼此相邻的两列像素单元之间形成在所述数据线长度方向延伸的第二孔槽。

[0027] 本发明实施例提供的阵列基板和OLED显示装置，通过在阵列基板的像素单元之外打孔，有效改善了应力集中现象，从而提高了器件的抗弯折性能。

附图说明

[0028] 图1a所示为本发明一实施例提供的一种阵列基板的结构示意图。

[0029] 图1b所示为本发明一实施例提供的一种阵列基板的结构示意图。

[0030] 图2所示为图1a的阵列基板沿A-A方向的剖视示意图。

[0031] 图3所示为图1a的阵列基板沿B-B方向的剖视示意图。

[0032] 图4为本发明实施例的阵列基板的制备流程图。

[0033] 图5为本发明实施例的阵列基板的制备流程图。

具体实施方式

[0034] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0035] 本发明的一个方面提供一种可折叠阵列基板。参见图1a、1b，图2-3，该阵列基板包括衬底基板,100、设置于衬底基板100一侧的栅金属层，设置于栅金属层远离衬底基板100一侧的源漏金属层，以及设置于栅金属层和源漏金属层之间的绝缘层。其中栅金属层包括栅线101、源漏金属层包括数据线103，且栅线101和数据线103交叉设置，以在衬底基板100上限定多个像素单元。阵列基板上除所述多个像单元之外设置有开孔，开孔从绝缘层远离衬底基板100一侧向靠近衬底基板100一侧延伸的开孔(图中未示意)。本领域技术人员可知这些开孔与所述像素单元不相交。本发明通过在阵列基板的绝缘层设置开孔，可以有效缓解阵列基板内的应力，提高抗弯折能力。

[0036] 需要说明的是，该可折叠的阵列基板的绝缘层例如可以是无机绝缘材料。例如，无机绝缘材料可以为无机硅材料，具体可以为氮化硅或氧化硅等。通常情况下，以无机硅材料作为绝缘层时，例如，在阵列基板弯折时，容易因阵列基板膜层应力集中而导致器件失效。通过在阵列基板的绝缘层开孔，可以有效分散发生在绝缘层的应力，提高器件的抗弯折性能。此外，这些开孔从绝缘层远离衬底基板一侧向衬底基板延伸，但不能与各个像素单元限定的区域相交。也就是说，这些开孔需要避开阵列基板的像素单元，避免影响显示效果。此外，本领域技术人员可知，为了获得可折叠的阵列基板，本发明实施例的衬底基板例如可以为柔性基板。

[0037] 为了使应力更好的分散，可以在避开阵列基板像素单元的前提下尽可能的多开孔。例如，这些孔可以呈阵列分布。例如多个孔围绕一个像素单元周边设置，以将该像素单元与其周边像素单元隔开，使该像素单元形成“孤岛”结构，改善应力分散效果。同样，例如，多个孔也可以围绕几个像素单元设置，以将这几个像素单元与周边隔开，改善应力分散效果。通过使多个孔围绕几个像素单元设置，可以在确保分散应力效果的同时，简化打孔工艺，从而降低打孔成本。

[0038] 需要了解的是，根据屏体尺寸和分辨率的不同，孔的尺寸可以彼此不同。例如，这些开孔的尺寸可以在2-20um之间。通常情况下，单个开孔的尺寸越大，其分散应力的效果越好，并且制备数量少、尺寸较大孔的工艺难度也相对较小。然而，在一定的面积下，相对于打少量大孔而言，多打小孔分散应力的效果会更好。因此，可以进一步将开孔的尺寸限定在5-10um之间，从而可以更好的减小应力，改善阵列基板性能，并且不会过多的增加打孔的工艺难度。

[0039] 同样，各个孔的轴截面的形状可以各不相同，例如，轴截面可以为方孔、椭圆孔、圆孔或多边形孔。例如，开孔的轴截面可以同时包括方形、圆形、椭圆形和多边形的至少两种。通过在阵列基板内设置不同形状的开孔，可以获得不同的应力改善效果。即可以通过不同形状的开孔之间的配合，进一步改善分散应力的性能。另外，孔还可以为沿其轴向方向的变尺寸结构。例如，对于圆形孔而言，在圆孔远离衬底基板的一侧向靠近衬底基板的方向上，圆孔的轴截面可以为直径逐渐变小的结构。此外，这些开孔的孔轴方向可以沿与垂直于阵列基板的方向呈一定的角度延伸，例如，该角度可以为5-10°。从而可以有效避开阵列基板各金属层的金属走线，使开孔进一步向阵列基板方向延伸，改善阵列基板的性能。

[0040] 在一个实施例中，阵列基板彼此相邻的两行像素单元之间可以包括预设打孔区，上述开孔可以设置于所述预设打孔区内。也就是说，在设计阵列基板(特别是具有高PPI的阵列基板)时，可以人为的在相邻两行像素之间留出一定区域，从而该区域可以用于打孔，以更好的消除阵列基板的应力。通常情况下，对于高PPI的阵列基板而言，在没有预留该预设打孔区的情况下，由于打孔工艺的限制，打孔难度非常大。因此，可以在不减小像素单元尺寸的情况下，将像素单元的电路设计的更紧凑，从而预留出预设打孔区，且不影响显示效果。例如，该预设打孔区域在阵列基板上的正投影可以不与金属走线和TFT开关重合。例如，该预设打孔区的宽度(在列方向上的尺寸)可以在2-10微米的范围内，从而一方面确保打孔操作时像素单元的电路安全，另一方面可以确保打孔的顺利进行，并且由于所打孔的尺寸较大，因此可以明显降低阵列基板的内应力，改善阵列基板的抗弯折性。同样，阵列基板的相邻两列像素单元之间也可以预留预设打孔区。例如，该预设打孔区的宽度(在行方向上的尺寸)可以在2-10微米的范围内，从而在打孔后使阵列基板具有如上所述的效果。预设打孔区域优选为没有金属的区域，这样可以在不影响阵列基板电学性能的前提下，有效提高阵列基板抗弯折性。

[0041] 在一个实施例中，例如，开孔可以包括第一类开孔。第一类开孔与位于栅金属层的金属走线以及阵列基板中的其它金属层的金属均不相交。例如，第一类开孔可以避开各金属层中存在的金属，从而最大程度的向基板方向延伸。例如，第一类开孔可以延伸至阵列基板附近。如上所述，在一些情况下，为了避开金属层的金属，第一类开孔也可以为倾斜孔。通过设置第一类开孔，可以有效减少和分散阵列基板中的应力，改善阵列基板的性能。

[0042] 继续参见图1a、图1b和图2，在一个实施例中，阵列基板还包括设置于衬底基板100一侧且与该衬底基板100接触的缓冲层110，第一类开孔从绝缘层113远离所述衬底基板100的一侧向靠近衬底基板100的一侧延伸至缓冲层110。在打孔过程中，可以采用干刻法或湿刻法，例如，采用干刻法或湿刻法也会蚀刻掉一部分缓冲层110。

[0043] 在一个实施例中，例如，开孔还可以包括第二类开孔，第二类开孔从绝缘层113远离衬底基板100的一侧向靠近衬底基板100的一侧延伸至栅线101。或者，第二类开孔也可以从绝缘层113远离衬底基板100的一侧向靠近衬底基板100的一侧延伸至其它金属层的走线(源漏金属层在绝缘层形成之后才形成，故而此处的其它层可以不包括源漏金属层)，例如OLED显示装置的阵列基板的电容层金属。在从绝缘层远离基板一侧打孔时，会主动避开阵列基板的像素单元，但由于在绝缘层与衬底基板之间存在金属层，因此，在打孔过程中可能会遇到这些金属层的走线。通过干刻法或湿刻法打孔时，如果遇到这些金属材料，例如，可以停止蚀刻操作，以防由于蚀刻掉栅线或其它金属走线而影响阵列基板的正常工作。尽管这类开孔的深度相对小，但从宏观上看，这些深度较浅的孔也使孔的总数增加，进而改善分散应力的效果。

[0044] 在一个实施例中，阵列基板上至少包括彼此相邻的两行像素单元。继续参见图1a，在该两行像素单元之间，开孔包括在栅线101的长度方向上延伸的第一孔槽10(打孔位置例如可以是如图1a中的以网格状阴影线表示的长方形所限定的范围)。例如，在制备过程中，可以在相邻两行像素单元之间整体打孔，之后在溅射源漏金属层时，这些金属层会把孔槽垫高一些。也就是说，阵列基板上各部分溅射的源漏金属层大致相同，且在溅射源漏金属层后，沿栅线101排布的孔槽依然存在，至少孔槽内壁和底部垫高了一些。蚀刻源漏金属层以形成数据线103时，纵向排列的数据线103在与上述孔槽交叉的位置会形成悬空。例如，以该方式制备的阵列基板，每个第一孔槽10的长度可以与栅线101的长度大致相等。宽度例如可以略小于相邻的两行像素单元之间的距离。通过在栅线101长度方向上，整行打孔，并形成沿栅线长度方向套延伸的第一孔槽10，可以有效隔开两行像素单元，阻断应力传播途径，从而可以有效降低和分散阵列基板的应力。优选地，在阵列基板上的任意两行相邻像素单元之间均进行整行打孔，从而阻断应力在行与行之间的传递，改善阵列基板的力学性能。

[0045] 在该实施例中，如上所述，在阵列基板包括设置于衬底基板100且与该衬底基板100接触的缓冲层110的情况下，第一孔槽10可以从绝缘层110远离衬底基板100一侧延伸至所述缓冲层110。例如，沿栅线101长度方向的横向孔的深度可以在700-800nm之间。但孔槽的深度会随着工艺条件的改变而变化，也可以随着某些膜层厚度的变化而变化，本发明对此不作限制。

[0046] 参见图1a，在一个实施例中，开孔还包括在数据线的长度方向上延伸的多个孔20。例如，这些开孔设置在相邻两列像素单元之间。需要说明的是，由于栅线101在被打孔的绝缘层113之下，因此，为了避免所打孔与栅线101相交，可以采用跳打孔的方式。如上所述，孔可以为多个密集分布的孔，也可以是在两个栅线101之间所打且沿数据线103长度方向的多个整体孔。

[0047] 在阵列基板设置缓冲层110且该缓冲层110直接接触阵列基板一个表面的情况下，沿数据线103长度方向分布的多个孔可以从绝缘层113的远离衬底基板100一侧延伸至缓冲层110。这些沿着数据线103长度方向间隔排列的孔与上述沿栅线101长度方向间隔排列的孔槽彼此配合，可以从整体上减少和分散阵列基板弯折过程中的应力，避免器件失效。

[0048] 继续参见图1b，在一个实施例中，阵列基板包括彼此相邻的两列像素单元，在该两列像素单元之间，开孔包括在数据线103的长度方向上延伸的第二孔槽20。优选地，在阵列基板任意两列之间都进行整列打孔。这些第二孔槽20与第一孔槽10相互交错，构成网状结构，进而可以有效阻止阵列基板被弯折时应力沿横向或纵向的传递，提高阵列基板的抗弯折性。

[0049] 需要说明的是，在该实施例中，由于打孔层(绝缘层)位于栅金属层的上方，并且栅线101沿横向排列。因此，在沿数据线103长度方向整列打孔时，第二孔槽20不可避免的会与栅线101交叉。从而第二孔槽20可以既包括从绝缘层113远离衬底基板100一侧延伸至缓冲层110的部分和延伸至栅线101的部分。也就是说，第二孔槽20在垂直于衬底基板100的方向上的深度不完全相同。具体地，第二孔槽20包括延伸至栅线101的部分，该部分的深度为栅线101到绝缘层113远离衬底基板100一侧，以及延伸至缓冲层110的部分(在衬底基板表面设置缓冲层的情况下)。当采用同一种干刻法进行第二孔槽20的打孔操作时，例如，该干刻法可以选择性地仅蚀刻非金属材料，从而可以一次得到具有不同深度的第二孔槽20，简化打孔工艺。

[0050] 继续参见图1a、图1b，图2-3，在一个实施例中，阵列基板还包括位于栅金属层和源漏金属层之间的电容层109、绝缘层包括设置在电容层109与源漏金属层之间的第一绝缘层113以及设置于电容层与栅金属层之间的第二绝缘层112。进一步地，在阵列基板的一个表面例如还依次包括缓冲层110、有源层、设置于有源层与栅金属层101之间的第三绝缘层
111。在此情况下，设置在电容层109与源漏金属层103之间的第一绝缘层113可以作为打孔起始层。也就是说，上述实施例中各种类型的孔都是从第一绝缘层113远离衬底基板100一侧向衬底基板100延伸的结构。

[0051] 需要说明的是，该实施例的阵列基板的结构为顶栅结构，但本发明的方案不限于顶栅结构，阵列基板也可以是底栅结构。

[0052] 在一个实施例中，各个绝缘层为无机绝缘层。例如，无机绝缘层的材料可以包括硅材料，例如无机硅材料。进一步地，无机硅类材料可以包括氧化硅和氮化硅的至少之一。通常来说，采用硅材料作为绝缘材料，阵列基板各膜层内容易产生或聚集应力，本发明实施例的开孔可以有效分散和减小膜层内的应力，进而提高阵列基板的性能。

[0053] 以上实施例可以彼此组合，且具有相应的效果。

[0054] 本发明的阵列基板可以应用于各种可折叠的显示器件，但本发明对上述阵列基板的应用不做限制。

[0055] 本发明的另一个方面提供了一种包括上述阵列基板的显示装置，例如OLED显示装置。该OLED显示装置，通过在阵列基板的像素单元之外打孔，有效改善了应力集中现象，从而提高了器件的抗弯折性能。

[0056] 本发明的再一个方面提供了一种制备上述阵列基板的方法。参加图4，该方法可以包括如下步骤：

[0057] S100：在衬底基板的一侧形成有源层图案、栅金属层图案和绝缘层；

[0058] 具体地，该步骤可以采用光刻法制备。例如，首先在衬底基板上沉积一层缓冲层，随后在缓冲层之上沉积有源层、并通过光刻形成有源层的图案。随后，在有源层上沉积栅金属层，并通过光刻形成栅线和与栅线连接的栅极。随后还可以在栅金属层上沉积绝缘层，例如该绝缘层的材料可以为无机材料(例如，可以是包括氧化硅和氮化硅至少之一的无机硅材料)。之后，可以进一步在该层绝缘材料之上沉积电容层，并通过光刻掩膜法形成电容层图案。同样，在该电容层图案之上沉积绝缘层，如上所述，该绝缘层的材料可以为无机材料(例如，可以是包括氧化硅和氮化硅至少之一的无机硅材料)。

[0059] S200：从所述绝缘层的远离衬底基板一侧且在像素单元之外形成向靠近衬底基板一侧延伸的开孔；所述开孔与像素单元不相交；

[0060] 例如，在有多个绝缘层的情况下，在距离衬底基板最远的绝缘层开始向靠近衬底基板方向打孔。打孔可以采用干刻或湿刻。例如，在打孔位置避开阵列基板像素单元的情况下，可以尽可能多的开孔，以最大程度的减小阵列基板膜层之间的应力。通常情况下，可以包含两类孔，其中一类是从距离衬底基板最远的绝缘层的远离衬底基板一侧延伸至衬底基板附近的孔(这些孔不能打到衬底基板上，以免影响显示效果)，另一类是从从距离衬底基板最远的绝缘层的远离衬底基板一侧延伸至阵列基板的在该绝缘层以下的金属层走线的孔。

[0061] 另外，也可以选择整行打孔。即在相邻两行像素单元之间，通过干刻或湿刻两种方法整体打孔，以形成孔槽结构。该孔槽结构可以有效避免应力在内膜层之间的传递，改善阵列基板的力学性能。

[0062] 整行打孔方法具体可以但不限于：

[0063] 设计掩膜版图案，其中，掩膜版图案包括对应绝缘层上的待打孔位置的曝光区域。例如，掩膜版的曝光区可以为狭缝状长条，从而，掩膜版上包括多条对应绝缘层待打孔位置的狭缝状长条。可以理解，这些狭缝状长条恰好分别对应阵列基板相邻两行像素单元之间。

[0064] 在绝缘层涂覆光刻胶，并进行曝光处理，并去除预设打孔区域的光刻胶。

[0065] 通过干刻或湿刻法对预设打孔区进行蚀刻，直到露出缓冲层(在阵列基板表面沉积缓冲层的情况下)。此时，在阵列基板上，相邻行像素单元之间形成了沿栅线长度方向的沟槽。

[0066] 此外，也可以选择整列打孔。即在相邻两列像素单元之间，通过干刻或湿刻两种方法整体打孔，以形成孔槽结构。该孔槽结构可以有效避免应力在内膜层之间的传递，改善阵列基板的力学性能。整列打孔的方法与上述整行打孔的方法类似，在此不做赘述。但需要注意，整列打孔时，由于孔会与栅线相交，在蚀刻到栅线位置时，停止打孔。例如，可以在没有栅金属(栅线)的位置继续蚀刻，直到孔槽到达缓冲层为止。

[0067] 参加图5，在制备阵列基板时，通常在上述步骤之后，还包括如下步骤：

[0068] S300：在绝缘层的远离衬底基板一侧沉积源漏金属层，并通过掩膜曝光形成源漏金属层图案。

[0069] 需要说明的是，对于常规的孔结构(即前所所述的第一类开孔和第二类开孔)，例如可以在S200形成孔后，对这些孔进行遮挡保护，避免在沉积源漏金属层时，金属材料进入并堵住这些开孔。对于整行打孔形成的孔槽，例如，可以在S200之后，直接沉积金属层。即不需要对孔槽结构进行遮挡，从而简化打孔工艺难度。对于整列打孔形成的孔槽，由于这些孔槽可能会与栅线相交，在S200之后，例如，可以对这些孔槽进行遮挡保护，从而避免在沉积源漏金属层时，金属材料进入孔槽与栅线接触而发生短路情况。当然，上述对打孔方式的说明并不意味着只能采取方式打相应的孔，仅仅是提供了一种打孔方法。

[0070] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。