探测电路及其驱动方法、基板、探测器

摘要

本发明的实施例提供一种探测电路及其驱动方法、基板、探测器，涉及探测器技术领域，用于解决现有的探测器无法既实现快速读取，又满足较大光生电子存储量的需求的问题。探测电路，包括：光电感应单元，耦接第一电压端和输出点，用于将接收到的光信号转换成电信号，并将电信号传输至输出点；第一存储子电路，耦接输出点和第二电压端，用于对电信号进行存储；辅助存储子电路，耦接输出点、第三电压端以及第一控制信号端，用于在第一控制信号端的控制下，对电信号进行存储；输出控制子电路，耦接数据读取端、第二控制信号端以及输出点，用于在第二控制信号端的控制下，将输出点的电信号传输至数据读取端。

权利要求

1.一种探测电路，其特征在于，包括：输出控制子电路、第一存储子电路、光电感应单元、以及辅助存储子电路；

所述光电感应单元，耦接第一电压端和输出点，用于将接收到的光信号转换成电信号，并将所述电信号传输至所述输出点；

所述第一存储子电路，耦接所述输出点和第二电压端，用于对所述电信号进行存储；

所述辅助存储子电路，耦接所述输出点、第三电压端以及第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储；

所述辅助存储子电路包括多个并联的第二存储子电路，每个所述第二存储子电路耦接所述输出点、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储；

所述输出控制子电路，耦接数据读取端、第二控制信号端以及所述输出点，用于在所述第二控制信号端的控制下，将所述输出点的电信号传输至所述数据读取端。

2.根据权利要求1所述的探测电路，其特征在于，多个所述第二存储子电路中的至少一个包括多级串联的子存储电路；

第一级所述子存储电路，耦接所述输出点、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储；

第一级以后的每级所述子存储电路，耦接前一级所述子存储电路、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储。

3.根据权利要求1-2任一项所述的探测电路，其特征在于，所述探测电路包括多个所述第一控制信号端，多个所述第二存储子电路中的至少两个连接不同的所述第一控制信号端；在所述第二存储子电路包括多级串联的子存储电路的情况下，多个所述子存储电路中的至少两个连接不同的所述第一控制信号端；

和/或，

所述探测电路包括多个第三电压端，多个所述第二存储子电路中的至少两个连接不同的所述第三电压端，在所述第二存储子电路包括多级串联的子存储电路的情况下，多个所述子存储电路中的至少两个连接不同的所述第三电压端。

4.根据权利要求1-2任一项所述的探测电路，其特征在于，所述第一存储子电路的最大存储电荷量和所述辅助存储子电路的最大存储电荷量不同；

和/或，

所述多个所述第二存储子电路的最大存储电荷量不同。

5.根据权利要求1所述的探测电路，其特征在于，所述辅助存储子电路包括第一晶体管和第一电容；所述第一晶体管的栅极耦接所述第一控制信号端，所述第一晶体管的第一极耦接所述输出点，所述第一晶体管的第二极耦接所述第一电容的第一端；所述第一电容的第二端耦接所述第三电压端；

所述输出控制子电路包括第二晶体管，所述第二晶体管的栅极耦接所述第二控制信号端，所述第二晶体管的第一极耦接所述数据读取端，所述第二晶体管的第二极耦接所述输出点；

所述第一存储子电路包括第二电容，所述第二电容的第一端耦接所述输出点，所述第二电容的第二端耦接所述第二电压端；

所述光电感应单元包括光电二极管，所述光电二极管的一极连接所述第一电压端，另一极连接所述输出点。

6.根据权利要求1所述的探测电路，其特征在于，所述第二存储子电路包括第三晶体管和第三电容；

所述第三晶体管的栅极连接所述第一控制信号端，所述第三晶体管的第一极连接所述输出点，所述第三晶体管的第二极连接所述第三电容的第一端；

所述第三电容的第二端连接所述第三电压端。

7.根据权利要求2所述的探测电路，其特征在于，所述子存储电路包括第四晶体管和第四电容；

第一级所述子存储电路的所述第四晶体管的栅极连接所述第一控制信号端，所述第四晶体管的第一极连接所述输出点，所述第四晶体管的第二极连接所述第四电容的第一端；

所述第四电容的第二端连接所述第三电压端；

第一级以后的每级所述子存储电路的所述第四晶体管连接所述第一控制信号端，所述第四晶体管的第一极连接前一级所述子存储电路的第四晶体管的第二极，所述第四晶体管的第二极连接所述第四电容的第一端；所述第四电容的第二端连接所述第三电压端。

8.一种基板，其特征在于，包括多个权利要求1-7任一项所述的探测电路。

9.根据权利要求8所述的基板，其特征在于，辅助存储子电路包括第一电容，第一存储子电路包括第二电容；

所述第一电容的第二端和所述第二电容的第二端同层同材料；

和/或，

所述第一电容的第一端和所述第二电容的第一端同层同材料。

10.根据权利要求9所述的基板，其特征在于，辅助存储子电路包括第一晶体管，输出控制子电路包括第二晶体管；

所述第一晶体管的栅极、所述第二晶体管的栅极、所述第一电容的第二端以及所述第二电容的第二端同层同材料；

和/或，

所述第一晶体管的第一极和第二极、所述第二晶体管的第一极和第二极、所述第一电容的第一端以及所述第二电容的第一端同层同材料。

11.一种探测器，其特征在于，包括权利要求8-10任一项所述的基板。

12.根据权利要求11所述的探测器，其特征在于，还包括处理器，所述处理器用于根据第一存储子电路存储的电荷量是否达到所述第一存储子电路的最大存储电荷量，选择向探测电路的第一控制信号端输入第一开启电压或第一截止电压以实现辅助存储子电路的开启或关闭。

13.一种权利要求1-7任一项所述的探测电路的驱动方法，其特征在于，包括：光电转换阶段：

向第一电压端输入第一电压，光感应单元将接收到的光信号转换成电信号，并将所述电信号传输至所述输出点；

存储阶段：

第一存储子电路对所述电信号进行存储；向第一控制信号端输入第一开启电压，辅助存储子电路在所述第一开启电压的控制下，对所述电信号进行存储；或者，向第一控制信号端输入第一截止电压，辅助存储子电路在所述第一截止电压的控制下关闭；

读取阶段：

向第二控制信号端输入第二开启电压，输出控制子电路在所述第二开启电压的控制下，将所述输出点的电信号传输至数据读取端。

14.根据权利要求13所述的探测电路的驱动方法，其特征在于，所述存储阶段包括：第一存储子电路对所述电信号进行存储；

根据第一存储子电路存储的电荷量是否达到所述第一存储子电路的最大存储电荷量，向第一控制信号端输入第一开启电压，辅助存储子电路在所述第一开启电压的控制下，对所述电信号进行存储；或者，向第一控制信号端输入第一截止电压，辅助存储子电路在所述第一截止电压的控制下关闭。

说明书

探测电路及其驱动方法、基板、探测器

技术领域

[0001] 本发明涉及探测器技术领域，尤其涉及探测电路及其驱动方法、基板、探测器。

背景技术

[0002] 随着电子技术的发展，能够检测到肉眼不可见物体的探测器为人们的日常生活带来了极大的便利。

[0003] 以X射线平板探测器为例，X射线平板探测器分为静态板和动态板，静态板控制信号端(Gate)开启时间充分，数据读取端(Data)能充分将探测电路中的信号读取；动态板往往需满足较高刷新频率，刷新频率是静态板的20～30倍左右，用于Gate开启时间是静态板的1/20～1/30，因此，探测电路需在较短的时间内读完信号。

[0004] 而既能实现快速读取，又能满足较大光生电子存储量的探测器，为未来探测器的发展趋势。

发明内容

[0005] 本发明的实施例提供一种探测电路及其驱动方法、基板、探测器，用于解决现有的探测器无法既实现快速读取，又满足较大光生电子存储量的需求的问题。

[0006] 为达到上述目的，本发明的实施例采用如下技术方案：

[0007] 第一方面，提供一种探测电路，包括：输出控制子电路、第一存储子电路、光电感应单元、以及辅助存储子电路；所述光电感应单元，耦接第一电压端和输出点，用于将接收到的光信号转换成电信号，并将所述电信号传输至所述输出点；所述第一存储子电路，耦接所述输出点和第二电压端，用于对所述电信号进行存储；所述辅助存储子电路，耦接所述输出点、第三电压端以及第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储；所述输出控制子电路，耦接数据读取端、第二控制信号端以及所述输出点，用于在所述第二控制信号端的控制下，将所述输出点的电信号传输至所述数据读取端。

[0008] 可选的，所述辅助存储子电路包括多个并联的第二存储子电路，每个所述第二存储子电路耦接所述输出点、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储。

[0009] 可选的，多个所述第二存储子电路中的至少一个包括多级串联的子存储电路；第一级所述子存储电路，耦接所述输出点、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储；第一级以后的每级所述子存储电路，耦接前一级所述子存储电路、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储。

[0010] 可选的，所述辅助存储子电路包括多级串联的第二存储子电路；第一级所述第二存储子电路，耦接所述输出点、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储；第一级以后的每级所述第二存储子电路，耦接前一级所述第二存储子电路、所述第三电压端以及所述第一控制信号端，用于在所述第一控制信号端的控制下，对所述电信号进行存储。

[0011] 可选的，所述探测电路包括多个所述第一控制信号端，多个所述第二存储子电路中的至少两个连接不同的所述第一控制信号端；在所述第二存储子电路包括多级串联的子存储电路的情况下，多个所述子存储电路中的至少两个连接不同的所述第一控制信号端。

[0012] 可选的，所述探测电路包括多个第三电压端，多个所述第二存储子电路中的至少两个连接不同的所述第三电压端，在所述第二存储子电路包括多级串联的子存储电路的情况下，多个所述子存储电路中的至少两个连接不同的所述第三电压端。

[0013] 可选的，所述第一存储子电路的最大存储电荷量和所述辅助存储子电路的最大存储电荷量不同。

[0014] 可选的，所述多个所述第二存储子电路的最大存储电荷量不同。

[0015] 可选的，所述辅助存储子电路包括第一晶体管和第一电容；所述第一晶体管的栅极耦接所述第一控制信号端，所述第一晶体管的第一极耦接所述输出点，所述第一晶体管的第二极耦接所述第一电容的第一端；所述第一电容的第二端耦接所述第三电压端；所述输出控制子电路包括第二晶体管，所述第二晶体管的栅极耦接所述第二控制信号端，所述第二晶体管的第一极耦接所述数据读取端，所述第二晶体管的第二极耦接所述输出点；所述第一存储子电路包括第二电容，所述第二电容的第一端耦接所述输出点，所述第二电容的第二端耦接所述第二电压端；所述光电感应单元包括光电二极管，所述光电二极管的一极连接所述第一电压端，另一极连接所述输出点。

[0016] 可选的，所述第二存储子电路包括第三晶体管和第三电容；所述第三晶体管的栅极连接所述第一控制信号端，所述第三晶体管的第一极连接所述输出点，所述第三晶体管的第二极连接所述第三电容的第一端；所述第三电容的第二端连接所述第三电压端。

[0017] 可选的，所述子存储电路包括第四晶体管和第四电容；第一级所述子存储电路的所述第四晶体管的栅极连接所述第一控制信号端，所述第四晶体管的第一极连接所述输出点，所述第四晶体管的第二极连接所述第四电容的第一端；所述第四电容的第二端连接所述第三电压端；第一级以后的每级所述子存储电路的所述第四晶体管连接所述第一控制信号端，所述第四晶体管的第一极连接前一级所述子存储电路的第四晶体管的第二极，所述第四晶体管的第二极连接所述第四电容的第一端；所述第四电容的第二端连接所述第三电压端。

[0018] 可选的，所述第二存储子电路包括第五晶体管和第五电容；第一级所述第二存储子电路的所述第五晶体管的栅极连接所述第一控制信号端，所述第五晶体管的第一极连接所述输出点，所述第五晶体管的第二极连接所述第五电容的第一端；所述第五电容的第二端连接所述第三电压端；第一级以后的每级所述第二存储子电路的所述第五晶体管的栅极连接所述第一控制信号端，所述第五晶体管的第一极连接前一级所述第二存储子电路的第五晶体管的第二极，所述第五晶体管的第二极连接所述第五电容的第一端；所述第五电容的第二端连接所述第三电压端。

[0019] 第二方面，提供一种基板，包括多个第一方面任一项所述的探测电路。

[0020] 可选的，辅助存储子电路包括第一电容，第一存储子电路包括第二电容；所述第一电容的第二端和所述第二电容的第二端同层同材料。

[0021] 可选的，辅助存储子电路包括第一电容，第一存储子电路包括第二电容；所述第一电容的第一端和所述第二电容的第一端同层同材料。

[0022] 可选的，辅助存储子电路包括第一晶体管，输出控制子电路包括第二晶体管；所述第一晶体管的栅极、所述第二晶体管的栅极、所述第一电容的第二端以及所述第二电容的第二端同层同材料。

[0023] 可选的，辅助存储子电路包括第一晶体管，输出控制子电路包括第二晶体管；所述第一晶体管的第一极和第二极、所述第二晶体管的第一极和第二极、所述第一电容的第一端以及所述第二电容的第一端同层同材料。

[0024] 第三方面，提供一种探测器，包括第二方面所述的基板。

[0025] 可选的，所述探测器还包括处理器，所述处理器用于根据第一存储子电路存储的电荷量是否达到所述第一存储子电路的最大存储电荷量，选择向探测电路的第一控制信号端输入第一开启电压或第一截止电压。

[0026] 第四方面，提供一种第一方面任一项所述的探测电路的驱动方法，包括：光电转换阶段：向第一电压端输入第一电压，光感应单元将接收到的光信号转换成电信号，并将所述电信号传输至所述输出点；存储阶段：第一存储子电路对所述电信号进行存储；向第一控制信号端输入第一开启电压，辅助存储子电路在所述第一开启电压的控制下，对所述电信号进行存储；或者，向第一控制信号端输入第一截止电压，辅助存储子电路在所述第一截止电压的控制下关闭；读取阶段：向第二控制信号端输入第二开启电压，输出控制子电路在所述第二开启电压的控制下，将所述输出点的电信号传输至数据读取端；其中，所述第一控制信号端在所述存储阶段和所述读取阶段输入的信号相同。

[0027] 可选的，所述存储阶段包括：第一存储子电路对所述电信号进行存储；根据第一存储子电路存储的电荷量是否达到所述第一存储子电路的最大存储电荷量，向第一控制信号端输入第一开启电压，辅助存储子电路在所述第一开启电压的控制下，对所述电信号进行存储；或者，向第一控制信号端输入第一截止电压，辅助存储子电路在所述第一截止电压的控制下关闭。

[0028] 本发明实施例提供的探测电路及其驱动方法、基板、探测器，通过增加辅助存储子电路，使得在第一存储子电路无法满足存储需求的情况下，第一控制信号端控制辅助存储子电路工作，而在第一存储子电路能够满足存储需求的情况下，第一控制信号端控制辅助存储子电路不工作。这样一来，当探测电路应用于探测器时，探测器既能满足快速读取的需求，又能满足较大电信号存储量的需求，提高探测器的适用范围。

附图说明

[0029] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0030] 图1为本发明实施例提供的一种探测电路的结构示意图一；

[0031] 图2为本发明实施例提供的一种图1所示探测电路中各子电路的结构示意图一；

[0032] 图3为本发明实施例提供的一种探测电路的结构示意图二；

[0033] 图4为本发明实施例提供的一种图3所示探测电路中各子电路的结构示意图二；

[0034] 图5为本发明实施例提供的一种探测电路的结构示意图三；

[0035] 图6为本发明实施例提供的一种图5所示探测电路中各子电路的结构示意图三；

[0036] 图7为本发明实施例提供的一种探测电路的结构示意图四；

[0037] 图8为本发明实施例提供的一种图7所示探测电路中各子电路的结构示意图四；

[0038] 图9为本发明实施例提供的一种探测电路的驱动方法的流程图；

[0039] 图10为本发明实施例提供的一种探测电路在基板上的分布示意图；

[0040] 图11为图10沿B-B′向的截面图。

[0041] 附图标记：

[0042] 10-输出控制子电路；20-第一存储子电路；30-光电感应单元；40-辅助存储子电路；41-第二存储子电路；411-子存储电路。

具体实施方式

[0043] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0044] 在探测器的信号读取过程中，为达到较高的数据读取量，读取时间需小于等于10RC。R为与数据读取端连接的晶体管在开启状态下的阻值，在设计时已经为固定值，只有将探测电路的电容C设计的足够小，才能达到较快的读取时间。

[0045] 然而，由于光生电子进入电容时，对电容进行充电，不同探测电路电荷量的差异，最终通过ADC(Analog-to-digital converter，模拟数字转换器)转换为黑白灰阶差异。如果探测电路的电容较小，光生电子充满电容后，剩余剂量的光生电子则无法存储，导致最终画面整体灰阶范围降低，造成动态范围的损失。

[0046] 基于此，本发明实施例提供一种探测电路，如图1所示，包括输出控制子电路10、第一存储子电路20、光电感应单元30、以及辅助存储子电路40。

[0047] 在一些实施例中，如图1所示，光电感应单元30，耦接第一电压端V1和输出点A，用于将接收到的光信号转换成电信号，并将电信号传输至输出点A。

[0048] 其中，不对光电感应单元30的具体结构进行限定，能够将光信号转换为电信号即可，此处的光信号，例如可以是X射线、可见光、紫外线等。

[0049] 本发明实施例中的“耦接”，不限定为物理关系上的连接，只要能实现信号的传输即可。

[0050] 第一存储子电路20，耦接输出点A和第二电压端V2，用于对电信号进行存储。

[0051] 其中，关于输出点A上的电信号，根据需要，第一存储子电路20可以是对全部电信号进行存储，此时，辅助存储子电路40不工作；第一存储子电路20也可以是对电信号中的部分进行存储，此时，电信号中剩余的部分由辅助存储子电路40进行存储。

[0052] 辅助存储子电路40，耦接输出点A、第三电压端V3以及第一控制信号端G1，用于在第一控制信号端G1的控制下，对电信号进行存储。

[0053] 其中，辅助存储子电路40用于对电信号进行存储，但辅助存储子电路40仅起到辅助存储的作用，在探测电路驱动过程中，辅助存储子电路40不一定工作，一般情况下，为了保证快速读取，只有在第一存储子电路20无法满足存储需求的情况下，辅助存储子电路40才发挥作用。

[0054] 辅助存储子电路40的最大存储电荷量与第一存储子电路20的最大存储电荷量可以不同，其中，存储电荷量Q＝C*U，C为电容量，U为电势差，最大存储电荷量是指最多能够存储的电荷量。因此，辅助存储子电路40的最大存储电荷量与第一存储子电路20的最大存储电荷量不同时，可以是两者的电容量C相同，电势差U不同；也可以是电容量C不同，电势差U相同；或者是电容量C不同，电势差U也不同。

[0055] 在一些实施例中，辅助存储子电路40能够存储的最大存储电荷量大于第一存储子电路20能够存储的最大存储电荷量。

[0056] 第二电压端V2和第三电压端V3可以为同一电压端，也可以为不同电压端。其中，在第二电压端V2和第三电压端V3为不同电压端的情况下，两个电压端可输入不同的电压，以使第一存储子电路20和辅助存储子电路40的电势差U不同。

[0057] 输出控制子电路10，耦接数据读取端D、第二控制信号端G2以及输出点A，用于在第二控制信号端G2的控制下，将输出点A的电信号传输至数据读取端D。

[0058] 本发明实施例提供的探测电路，通过增加辅助存储子电路40，使得在第一存储子电路20无法满足存储需求的情况下，第一控制信号端G1控制辅助存储子电路40工作，而在第一存储子电路20能够满足存储需求的情况下，第一控制信号端G1控制辅助存储子电路40不工作。这样一来，当探测电路应用于探测器时，探测器既能满足快速读取的需求，又能满足较大电信号存储量的需求，提高探测器的适用范围。

[0059] 在一些实施例中，如图2所示，辅助存储子电路40包括第一晶体管T1和第一电容C1；第一晶体管T1的栅极耦接第一控制信号端G1，第一晶体管T1的第一极耦接输出点A，第一晶体管T1的第二极耦接第一电容C1的第一端；第一电容C1的第二端耦接第三电压端V3。

[0060] 输出控制子电路10包括第二晶体管T2，第二晶体管T2的栅极耦接第二控制信号端G2，第二晶体管T2的第一极耦接数据读取端D，第二晶体管T2的第二极耦接输出点A。

[0061] 第一存储子电路20包括第二电容C2，第二电容C2的第一端耦接输出点A，第二电容C2的第二端耦接第二电压端V2。

[0062] 光电感应单元30包括光电二极管，光电二极管的一极连接第一电压端V1，另一极连接输出点A。

[0063] 其中，光电二极管例如可以是MSM(Metal-semiconductor-Metal，金属-半导体-金属)型光电二极管，还可以是PIN(Positive Intrinsic Negative)型光电二极管。

[0064] 在一些实施例中，第一电容C1的电容量小于第二电容C2的电容量。

[0065] 在一些实施例中，如图3所示，辅助存储子电路40包括多个并联的第二存储子电路41，每个第二存储子电路41耦接输出点A、第三电压端V3以及第一控制信号端G1，用于在第一控制信号端G1的控制下，对电信号进行存储。

[0066] 其中，第三电压端V3和第二电压端V2可以为同一电压端，也可以为不同电压端。

[0067] 探测电路可包括一个第三电压端V3，多个第二存储子电路41连接同一第三电压端V3。探测电路也可以包括多个第三电压端V3，如图3所示，多个第二存储子电路41中的至少两个连接不同的第三电压端V3。例如，可以是每个第二存储子电路41连接一个第三电压端V3，也可以是多个第二存储子电路41中有几组是连接同一第三电压端V3。

[0068] 此外，探测电路可包括一个第一控制信号端G1，多个第二存储子电路41连接同一第一控制信号端G1。探测电路也可以包括多个第一控制信号端G1，多个第一控制信号端G1不同时输入开启信号。如图3所示，多个第二存储子电路41中的至少两个连接不同的第一控制信号端G1，例如，可以是每个第二存储子电路41连接一个第一控制信号端G1，也可以是多个第二存储子电路41中有几组是连接同一第一控制信号端G1。

[0069] 再者，多个第二存储子电路41的最大存储电荷量可以相同，也可以不同。在一些实施例中，多个第二存储子电路41的最大存储电荷量不同。

[0070] 本发明实施例通过使辅助存储子电路40包括多个并联的第二存储子电路41，使得输出点A的电信号可直接传输至每个第二存储子电路41，可以减少电信号的损失，提高精准度。

[0071] 在此基础上，当多个第二存储子电路41分别连接不同的第一控制信号端G1时，多个第二存储子电路41独立控制，这样一来，可根据实际存储需求，控制多个第二存储电路中的某几个开启。从而可在满足电信号存储量需求的基础上，实现最快速的读取。

[0072] 在一些实施例中，如图4所示，第二存储子电路41包括第三晶体管T3和第三电容C3。

[0073] 第三晶体管T3的栅极连接第一控制信号端G1，第三晶体管T3的第一极连接输出点A，第三晶体管T3的第二极连接第三电容C3的第一端。

[0074] 第三电容C3的第二端连接第三电压端V3。

[0075] 在一些实施例中，多个第二存储子电路41中的第三电容C3的电容量不完全相同。

[0076] 在一些实施例中，如图5所示，多个第二存储子电路41中的至少一个包括多级串联的子存储电路411。

[0077] 第一级子存储电路411，耦接输出点A、第三电压端V3以及第一控制信号端G1，用于在第一控制信号端G1的控制下，对电信号进行存储。

[0078] 第一级以后的每级子存储电路411，耦接前一级子存储电路411、第三电压端V3以及第一控制信号端G1，用于在第一控制信号端G1的控制下，对电信号进行存储。

[0079] 其中，多个子存储电路411的最大存储电荷量可以相同，也可以不同。

[0080] 此外，多个子存储电路411可以连接同一第三电压端V3，也可以是如图5所示，多个子存储电路411中的至少两个连接不同的第三电压端V3。例如，可以是每个子存储电路411连接一个第三电压端V3，也可以是多个子存储电路411中有几个是连接同一第三电压端V3。

[0081] 包括多个子存储电路411的第二存储子电路41和不包括子存储电路411的第二存储子电路41可以连接同一第三电压端V3，也可以连接不同第三电压端V3。

[0082] 再者，多个子存储电路411可以连接同一第一控制信号端G1，也可以是如图5所示，多个子存储电路411中的至少两个连接不同的第一控制信号端G1。例如，可以是每个子存储电路411连接一个第一控制信号端G1，也可以是多个子存储电路411中有几组是连接同一第一控制信号端G1。

[0083] 包括多个子存储电路411的第二存储子电路41和不包括子存储电路411的第二存储子电路41可以连接同一第一控制信号端G1，也可以连接不同第一控制信号端G1。

[0084] 在探测电路包括多个第一控制信号端G1的情况下，多个第一控制信号端G1可不同时输入开启信号。

[0085] 此处，通过使至少一个第二存储子电路41包括多级串联的子存储电路411，可进一步细化探测电路的存储能力，以在满足电信号存储量需求的基础上，实现最快速的读取。

[0086] 在一些实施例中，如图6所示，子存储电路411包括第四晶体管T4和第四电容C4。

[0087] 第一级子存储电路411的第四晶体管T4的栅极连接第一控制信号端G1，第四晶体管T4的第一极连接输出点A，第四晶体管T4的第二极连接第四电容C4的第一端；第四电容C4的第二端连接第三电压端V3。

[0088] 第一级以后的每级子存储电路411的第四晶体管T4连接第一控制信号端G1，第四晶体管T4的第一极连接前一级子存储电路411的第四晶体管T4的第二极，第四晶体管T4的第二极连接第四电容C4的第一端；第四电容C4的第二端连接第三电压端V3。

[0089] 在一些实施例中，多个子存储电路411包括的第四电容C4的电容量不完全相同。

[0090] 在一些实施例中，如图7所示，辅助存储子电路40包括多级串联的第二存储子电路41。

[0091] 第一级第二存储子电路41，耦接输出点A、第三电压端V3以及第一控制信号端G1，用于在第一控制信号端G1的控制下，对电信号进行存储。

[0092] 第一级以后的每级第二存储子电路41，耦接前一级第二存储子电路41、第三电压端V3以及第一控制信号端G1，用于在第一控制信号端G1的控制下，对电信号进行存储。

[0093] 其中，第三电压端V3和第二电压端V2可以为同一电压端，也可以为不同电压端。

[0094] 探测电路可包括一个第三电压端V3，多个第二存储子电路41连接同一第三电压端V3。探测电路也可以包括多个第三电压端V3，如图7所示，多个第二存储子电路41中的至少两个连接不同的第三电压端V3。例如，可以是每个第二存储子电路41连接一个第三电压端V3，也可以是多个第二存储子电路41中有几个是连接同一第三电压端V3。

[0095] 此外，探测电路可包括一个第一控制信号端G1，多个第二存储子电路41连接同一第一控制信号端G1。探测电路也可以包括多个第一控制信号端G1，多个第一控制信号端G1不同时输入开启信号。如图7所示，多个第二存储子电路41中的至少两个连接不同的第一控制信号端G1，例如，可以是每个第二存储子电路41连接一个第一控制信号端G1，也可以是多个第二存储子电路41中有几组是连接同一第一控制信号端G1。

[0096] 再者，多个第二存储子电路41的存储电荷量可以相同，也可以不同。

[0097] 本发明实施例通过使辅助存储子电路40包括多级串联的第二存储子电路41，使得探测电路以较简单的结构就能满足快速读取和较大电信号存储量的需求。

[0098] 在此基础上，当多个第二存储子电路41分别连接不同的第一控制信号端G1时，可根据实际存储需求，控制多级串联的第二存储电路中的前几级开启，从而可在满足电信号存储量需求的基础上，实现最快速的读取。

[0099] 在一些实施例中，如图8所示，第二存储子电路41包括第五晶体管T5和第五电容C5。

[0100] 第一级第二存储子电路41的第五晶体管T5的栅极连接第一控制信号端G1，第五晶体管T5的第一极连接输出点A，第五晶体管T5的第二极连接第五电容C5的第一端；第五电容C5的第二端连接第三电压端V3。

[0101] 第一级以后的每级第二存储子电路41的第五晶体管T5的栅极连接第一控制信号端G1，第五晶体管T5的第一极连接前一级第二存储子电路41的第五晶体管T5的第二极，第五晶体管T5的第二极连接第五电容C5的第一端；第五电容C5的第二端连接第三电压端V3。

[0102] 在一些实施例中，多个第二存储子电路41包括的第五电容C5的电容量不完全相同。

[0103] 需要说明的是，本发明实施例中各子电路包括的晶体管的类型没有明确限定时，意味着这些晶体管的类型可以不做限定，即上述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5可以是为N型晶体管或者P型晶体管。在一些实施例中探测电路中包含的上述晶体管均为N型晶体管。本发明以下实施例均是以上述晶体管为N型晶体管为例进行的说明。

[0104] 其中，上述晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明实施例对此不作限制。

[0105] 此外，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明实施例对此不作限制。

[0106] 本发明实施例还提供一种探测电路的驱动方法，如图9所示，包括：

[0107] S10、光电转换阶段：向第一电压端V1输入第一电压，光感应单元将接收到的光信号转换成电信号，并将电信号传输至输出点A。

[0108] 其中，光电感应单元30例如可以是PIN，向第一电压端V1输入恒定的负压，使PIN发生反偏，PIN内部产生电场，将光信号转换成电信号，并将电信号传输至输出点A。光电感应单元30例如还可以是MSM，向第一电压端V1输入恒定的正压，产生外界电场，将光信号转换成电信号，并将电信号传输至输出点A。

[0109] S20、存储阶段：第一存储子电路20对电信号进行存储；向第一控制信号端G1输入第一开启电压，辅助存储子电路40在第一开启电压的控制下，对电信号进行存储；或者，向第一控制信号端G1输入第一截止电压，辅助存储子电路40在第一截止电压的控制下关闭。

[0110] 也就是说，第一存储子电路20必然要多输出点A的电信号进行存储，但辅助存储子电路40不一定工作，在第一存储子电路20中的电容满足存储需求的情况下，可向第一控制信号端G1输入第一截止电压，使辅助存储子电路40关闭，此时，第一存储子电路20存储全部的电信号。在第一存储子电路20中的电容无法满足存储需求的情况下，向第一控制信号端G1输入第一开启电压，辅助存储子电路40在第一开启电压的控制下，对电信号进行存储。此时，第一存储子电路20存储电信号中的部分，辅助存储子电路40存储电信号中的部分。

[0111] S30、读取阶段：向第二控制信号端G2输入第二开启电压，输出控制子电路10在第二开启电压的控制下，将输出点A的电信号传输至数据读取端D。

[0112] 第一存储子电路20中存储电信号，使得电位上升，辅助存储子电路40存储电信号后，电位也会上升。数据读取端D读取的输出点A的电信号为第一存储子电路20和辅助存储子电路40上的电位之和。

[0113] 其中，本领域技术人员应该明白，为了确保读取的电信号的准确性，在读取电信号的过程中，应停止向探测电路提供光照。此时，光电感应单元30不会将光信号转换为电信号。

[0114] 第一控制信号端G1在存储阶段和读取阶段输入的信号相同。

[0115] 第一控制信号端G1在存储阶段和读取阶段输入的信号相同，是指，存储阶段向第一控制信号端G1输入第一开启电压，读取阶段仍向第一控制信号端G1输入第一开启电压；存储阶段向第一控制信号端G1输入第一截止电压，读取阶段仍向第一控制信号端G1输入第一截止电压。

[0116] 在一些实施例中，读取电信号的过程中，为了确保读取的电信号的准确性，第一电压端V1持续输入第一电压，直至读取电信号后。

[0117] 与数据读取端D连接的IC(integrated circuit，集成电路)，通过读取到的电信号可判断出光照前后输出点A上的电位变化量。

[0118] 其中，可根据经验人为选择向探测电路输入信号的模式，例如模式1为向第一控制信号端G1输入第一开启电压，模式2为向第一控制信号端G1输入第一截止电压，使用者根据需要选取合适的模式。

[0119] 在一些实施例中，步骤20包括：第一存储子电路20对电信号进行存储；根据第一存储子电路20存储的电荷量是否达到第一存储子电路20的最大存储电荷量，向第一控制信号端G1输入第一开启电压，辅助存储子电路40在第一开启电压的控制下，对电信号进行存储；或者，向第一控制信号端G1输入第一截止电压，辅助存储子电路40在第一截止电压的控制下关闭。

[0120] 探测器中的处理器在第一存储子电路20上存储的电荷量达到最大存储电荷量的情况下，控制IC向第一控制信号端G1输入第一开启电压，反之，控制IC向第一控制信号端G1输入第一截止电压。

[0121] 例如可以通过检测第一存储子电路20上存储的电荷量，来判断第一存储子电路20上存储的电荷量达到最大存储电荷量。也可以是通过检测输出点A累计传输的电信号，来判断第一存储子电路20上存储的电荷量达到最大存储电荷量。当然还可以是其他可以判断的方式。

[0122] 本发明实施例提供的探测电路的驱动方法的有益效果与探测电路的有益效果相同，此处不再赘述。

[0123] 示例性的，以图2所示的探测电路为例，步骤S20包括：第二电容C2对输出点A的电信号进行存储，向第一控制信号端G1输入第一开启电压，第一晶体管T1开启，第一电容C1对输出点A的电信号进行存储；或者向第一控制信号端G1输入第一截止电压，控制第一晶体管T1截止，第一电容C1不会对输出点A的电信号进行存储。

[0124] 步骤S30包括：向第二控制信号端G2输入第二开启电压，第二晶体管T2在第二开启电压的控制下，将输出点A的电信号传输至数据读取端D。

[0125] 在一些实施例中，探测电路包括一个第一控制信号端G1，辅助存储子电路40包括多个并联的第二存储子电路41或者包括多级串联的第二存储子电路41。

[0126] 步骤S20包括：向第一控制信号端G1输入第一开启电压，第二存储子电路41在第一开启电压的控制下，对电信号进行存储；或者，向第一控制信号端G1输入第一截止电压，第二存储子电路41在第一截止电压的控制下关闭。

[0127] 也就是说，此时，无论辅助存储子电路40包括多个并联的第二存储子电路41，还是包括多级串联的第二存储子电路41，还是多个并联的第二存储子电路41中的至少一个包括多级串联的子存储电路411，当向第一控制信号端G1输入第一开启电压的情况下，探测电路包括的第二存储子电路41全部开启，向第一控制信号端G1输入第一截止电压，探测电路包括的第二存储子电路41全部关闭。

[0128] 在一些实施例中，探测电路包括多个第一控制信号端G1。

[0129] 辅助存储子电路40包括多个并联的第二存储子电路41，步骤S20包括：在向多个第一控制信号端G1中的至少一个输入第一开启电压；或者，向每个第一控制信号端G1输入第一截止电压。

[0130] 示例性的，以图4所示的探测电路为例，探测电路包括三个并联的第二存储子电路41，从图中视角来看，在驱动过程中，控制最左边的第二存储子电路41开启，控制中间和最右边的第二存储子电路41截止。此时步骤S20包括：

[0131] 向与最左边的第二存储子电路41连接的第一控制信号端G1输入第一开启电压，控制最左边的第二存储子电路41中的第三晶体管T3开启，第三电容C3对输出点A的电信号进行存储。同时，向与中间和最右边的第二存储子电路41连接的第一控制信号端G1输入第一截止电压，控制中间和最右边的第二存储子电路41中的第三晶体管T3截止。或者，向三个第二存储子电路41分别连接的第一控制信号端G1均输入第一截止电压，控制三个第二存储子电路41中的第三晶体管T3截止。

[0132] 其中，多个并联的第二存储子电路41可以连接同一第三电压端V3，也可以连接不同的第三电压端V3，不同的第三电压端V3输入的电压可以相同，也可以不同。

[0133] 如图5和6所示的探测电路，在多个并联的第二存储子电路41中的至少一个包括多级串联的子存储电路411的情况下，当多级子存储电路411连接同一第一控制信号端G1时，多级子存储电路411同时开启或关闭；当多级子存储电路411连接不同第一控制信号端G1时，可根据需要控制串联的子存储电路411中的前几级同时开启，或者控制第一级关闭(也可以是控制多级同时关闭)。

[0134] 在一些实施例中，探测电路包括多个第一控制信号端G1。

[0135] 辅助存储子电路40包括多级串联的第二存储子电路41，步骤S20包括：向与本级及本级之前的每级第二存储子电路41连接的第一控制信号端G1输入第一开启电压，本级之后的每级中，至少向与本级相邻的下一级第二存储子电路41连接的第一控制信号端G1输入第一截止电压；或者，至少向与第一级第二存储子电路41连接的第一控制信号端G1输入第一截止电压。

[0136] 其中，至少向与第一级第二存储子电路41连接的第一控制信号端G1输入第一截止电压，是指可以仅向与第一级第二存储子电路41连接的第一控制信号端G1输入第一截止电压，也可以是向与第一级、第二级第二存储子电路41连接的第一控制信号端G1输入第一截止电压，还可以是向与每一级第二存储子电路41连接的第一控制信号端G1输入第一截止电压。

[0137] 示例性的，以图8所示的探测电路为例，探测电路包括三级串联的第二存储子电路41，从图中视角来看，在驱动过程中，控制最左边和中间的第二存储子电路41开启，控制最右边的第二存储子电路41截止。此时步骤S20包括：

[0138] 向与最左边和中间的第二存储子电路41连接的第一控制信号端G1输入第一开启电压，控制最左边和中间的第二存储子电路41中的第三晶体管T3开启，第三电容C3对输出点A的电信号进行存储。同时，向与最右边的第二存储子电路41连接的第一控制信号端G1输入第一截止电压，控制最右边的第二存储子电路41中的第三晶体管T3截止。或者，向与最左边的第二存储子电路41连接的第一控制信号端G1输入第一截止电压，控制最左边的第二存储子电路41中的第三晶体管T3截止。

[0139] 本发明实施例还提供一种基板，包括多个上述探测电路。

[0140] 其中，多个探测电路例如可以呈阵列排布，同一行探测电路连接同一第一控制信号端G1和第二控制信号端G2，同一列探测电路连接同一数据读取端D。例如，一个探测电路的占用面积例如可以为100um×100um)，探测电路中的晶体管的沟道的宽长比为17/4um。

[0141] 本发明实施例提供的基板，包括上述任一种探测电路，其有益效果与探测电路的有益效果相同，此处不再赘述。

[0142] 在一些实施例中，如图10所示，探测电路包括的辅助存储子电路40包括第一电容C1，第一存储子电路20包括第二电容C2；如图11所示，第一电容C1的第二端和第二电容C2的第二端同层同材料。

[0143] 其中，第一电容C1的第二端以及第二电容C2的第二端同层同材料是指，第一电容C1的第二端以及第二电容C2的第二端采用同一掩膜版通过同一构图工艺形成。

[0144] 在一些实施例中，如图10所示，探测电路包括的辅助存储子电路40包括第一电容C1，第一存储子电路20包括第二电容C2；如图11所示，第一电容C1的第一端和第二电容C2的第一端同层同材料。

[0145] 在一些实施例中，如图10所示，探测电路包括的辅助存储子电路40包括第一晶体管T1和第一电容C1，输出控制子电路10包括第二晶体管T2，第一存储子电路20包括第二电容C2；如图11所示，第一晶体管T1的栅极、第二晶体管T2的栅极、第一电容C1的第二端以及第二电容C2的第二端同层同材料。

[0146] 在一些实施例中，如图10所示，探测电路包括的辅助存储子电路40包括第一晶体管T1和第一电容C1，输出控制子电路10包括第二晶体管T2，第一存储子电路20包括第二电容C2；如图11所示，第一晶体管T1的第一极和第二极、第二晶体的第一极和第二极、第一电容C1的第一端、以及第二电容C2的第一端同层同材料。

[0147] 其中，图10中仅是示意了一种探测电路中各子电路的分布结构图，仅是一种示意，不做任何限定，可以根据需要合理设计。

[0148] 在一些实施例中，辅助存储子电路40包括多个并联的第二存储子电路41，第二存储子电路41包括第三晶体管T3和第三电容C3；输出控制子电路10包括第二晶体管T2，第一存储子电路20包括第二电容C2；第三晶体管T3的栅极、第二晶体管T2的栅极、第三电容C3的第二端以及第二电容C2的第二端同层同材料；第三晶体管T3的第一极和第二极、第二晶体管T2的第一极和第二极、第三电容C3的第一端、以及第二电容C2的第一端同层同材料。

[0149] 在一些实施例中，辅助存储子电路40包括多个并联的第二存储子电路41，多个第二存储子电路41中的至少一个包括多级串联的子存储电路411，第二存储子电路41包括第三晶体管T3和第三电容C3，子存储电路411包括第四晶体管T4和第四电容C4；输出控制子电路10包括第二晶体管T2，第一存储子电路20包括第二电容C2；第三晶体管T3的栅极、第四晶体管T4的栅极、第二晶体管T2的栅极、第三电容C3的第二端、第四电容C4的第二端以及第二电容C2的第二端同层同材料；第三晶体管T3的第一极和第二极、第四晶体管T4的第一极和第二极、第二晶体管T2的第一极和第二极、第三电容C3的第一端、第四电容C4的第一端以及第二电容C2的第一端同层同材料。

[0150] 在一些实施例中，辅助存储子电路40包括多级串联的第二存储子电路41，第二存储子电路41包括第五晶体管T5和第五电容C5；输出控制子电路10包括第二晶体管T2，第一存储子电路20包括第二电容C2；第五晶体管T5的栅极、第二晶体管T2的栅极、第五电容C5的第二端以及第二电容C2的第二端同层同材料；第五晶体管T5的第一极和第二极、第二晶体管T2的第一极和第二极、第五电容C5的第一端、以及第二电容C2的第一端同层同材料。

[0151] 以上，通过将辅助存储子电路40中晶体管的栅极和电容的第二端、输出控制子电路10中晶体管的栅极、第一存储子电路20中电容的第二端同层同材料，将辅助存储子电路40中晶体管的第一极和第二极以及电容的第一端、输出控制子电路10中晶体管的第一极和第二极、第一存储子电路20中电容的第一端同层同材料，可简化制备工艺，节省成本，使基板轻薄化。

[0152] 本发明实施例还提供一种探测器，包括上述任一种基板，其有益效果与上述基板的有益效果相同，此处不再赘述。

[0153] 其中，探测器例如可以是非晶硅(a-Si)X射线探测器，非晶硅X射线平板探测器是一种以非晶硅光电二极管阵列为核心的X射线影像探测器，在X射线照射下探测器的闪烁层或荧光体层将X射线光子转换为可见光，而后由具有光电二极管作用的非晶硅阵列变为光生电子，通过外围电路传输及模拟数字转换，从而获得数字化图像。由于其经历了X射线－可见光－电荷图像－数字图像的成像过程，通常也被称作间接转换型平板探测器。

[0154] 在一些实施例中，探测器还包括处理器，处理器用于根据第一存储子电路20存储的电荷量是否达到第一存储子电路20的最大存储电荷量，选择向探测电路的第一控制信号端G1输入第一开启电压或第一截止电压。

[0155] 这样一来，探测器可实现智能控制，通过实时监测第一存储子电路20存储的电荷量，来智能控制是否向探测电路的第一控制信号端G1输入第一开启电压。

[0156] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。