本发明公开了一种对数转换电路，包括：主电路、输出电路、目标温度补偿电路和反馈电路；通过目标温度补偿电路对输出电路进行温度补偿，同时利用低温度系数电流源，进一步使对数转换电路获得低温度系数的输出信号，通过增加反馈电路提高电路整体的稳定性，提高了对数转换电路的交流特性，使对数转换电路的工作性能更加稳定，并且该电路结构简单，节约了电路成本。
1.一种对数转换电路，其特征在于，包括：主电路、输出电路、目标温度补偿电路和反馈电路；主电路的输入端作为对数转换电路的输入端，主电路与输出电路连接，并通过输出电路进行输出；输出电路通过反馈电路与主电路连接；目标温度补偿电路对输出电路进行温度补偿，输出电路的输出作为对数转换电路的输出；反馈电路包括运算放大器A1，运算放大器A1的正相输入端连接偏置电压，反相输入端分别连接运算放大器A1的输出端和输出电路的晶体管M2的源极；运算放大器A1的输出端还连接运算放大器A3的反相输入端；其中，运算放大器A1包括：PMOS晶体管MP1、PMOS晶体管MP2、PMOS晶体管MP3、PMOS晶体管MP4、PMOS晶体管MP5、PMOS晶体管MP6、PMOS晶体管MP7、NMOS晶体管MN1、NMOS晶体管MN2、NMOS晶体管MN3、NMOS晶体管MN4、电容C和电阻R；
其中，PMOS晶体管MP7、PMOS晶体管MP5和PMOS晶体管MP6的源极均连接电源电压VDD端；
晶体管MP7的栅极分别连接晶体管MP7的漏极、PMOS晶体管MP5的栅极和PMOS晶体管MP6的栅极，晶体管MP7的漏极连接NMOS晶体管MN4的漏极，NMOS晶体管MN4的源极接地；PMOS晶体管MP5的漏极连接PMOS晶体管MP1、PMOS晶体管MP2的源极，PMOS晶体管MP1的栅极作为运算放大器的反相输入端，PMOS晶体管MP2的栅极作为运算放大器的正向输入端，PMOS晶体管MP1的漏极连接PMOS晶体管MP3的源极，PMOS晶体管MP3的栅极分别连接PMOS晶体管MP4、NMOS晶体管MN4的栅极，晶体管MP3的漏极分别连接NMOS晶体管MN1的漏极、NMOS晶体管MN1、NMOS晶体管MN2的栅极；NMOS晶体管MN1、NMOS晶体管MN2的源极接地；NMOS晶体管MN2的漏极分别连接PMOS晶体管MP4的漏极、NMOS晶体管MN3的栅极和电容C的一端；PMOS晶体管MP4的源极连接PMOS晶体管MP2的漏极；PMOS晶体管MP6的漏极连接NMOS晶体管MN3的漏极和电阻R的一端，并作为运算放大器的输出端；电阻R的另一端与电容C的另一端连接；NMOS晶体管MN3的源极接地。
2.根据权利要求1所述的一种对数转换电路，其特征在于，所述主电路包括：晶体管M1、电阻R1、电流源 、电流源 、电流源 、三极管Q1、三极管Q2、运算放大器A3和电容C1；
其中，电阻R1的一端做为输入端，另一端与运算放大器A3的正向输入端连接；运算放大器A3的正相输入端分别连接电流源 的一端、三极管Q1的集电极和基极，反相输入端连接反馈电路；电流源 的另一端连接电源 端；三极管Q1的发射极分别连接电流源 的一端、晶体管M1的漏极、三极管Q2的发射极；电流源 的另一端连接电源 端；晶体管M1的栅极连接运算放大器A3的输出端，源极接地；三极管Q2的基极分别连接三极管Q2的集电极、电流源 的一端和电容C1的一端；电流源 的另一端连接电源 端，电容C1的另一端接地。
3.根据权利要求2所述的一种对数转换电路，其特征在于，所述输出电路包括：运算放大器A4，晶体管M2、晶体管M3，电阻R2；
其中运算放大器A4的反相输入端连接晶体管Q2的基极，正相输入端分别连接晶体管M2的漏极和晶体管M3的源极，运算放大器A4的输出端连接晶体管M3的栅极；晶体管M3的漏极通过电阻R2接地，晶体管M2的源极连接反馈电路，栅极连接目标温度补偿电路；并且晶体管M3的漏极作为对数转换电路的输出端。
4.根据权利要求3所述的一种对数转换电路，其特征在于：目标温度补偿电路包括：运算放大器A2，电阻R3，晶体管M4，电流源 、电流源 ；其中晶体管M4的源极分别连接电阻R3的一端和晶体管M2的源极，栅极分别连接运算放大器A2的输出端和晶体管M2的栅极，漏极通过电流源 接地；电阻R3的另一端通过电流源 接地；运算放大器A2的正相输入端连接晶体管M4的漏极，反相输入端连接电阻R3的另一端。
5.根据权利要求4所述的一种对数转换电路，其特征在于：运算放大器A2、运算放大器A3、运算放大器A4均包括：PMOS晶体管MP1、PMOS晶体管MP2、PMOS晶体管MP3、PMOS晶体管MP4、PMOS晶体管MP5、PMOS晶体管MP6、PMOS晶体管MP7、NMOS晶体管MN1、NMOS晶体管MN2、NMOS晶体管MN3、NMOS晶体管MN4、电容C和电阻R；
其中，PMOS晶体管MP7、PMOS晶体管MP5和PMOS晶体管MP6的源极均连接电源电压VDD端；
晶体管MP7的栅极分别连接漏极、PMOS晶体管MP5的栅极和PMOS晶体管MP6的栅极，晶体管MP7的漏极连接NMOS晶体管MN4的漏极，NMOS晶体管MN4的源极接地；PMOS晶体管MP5的漏极连接PMOS晶体管MP1、PMOS晶体管MP2的源极，PMOS晶体管MP1的栅极作为运算放大器的反相输入端，PMOS晶体管MP2的栅极作为运算放大器的正向输入端，PMOS晶体管MP1的漏极连接PMOS晶体管MP3的源极，PMOS晶体管MP3的栅极分别连接PMOS晶体管MP4、NMOS晶体管MN4的栅极，晶体管MP3的漏极分别连接NMOS晶体管MN1的漏极、NMOS晶体管MN1、NMOS晶体管MN2的栅极；NMOS晶体管MN1、NMOS晶体管MN2的源极接地；NMOS晶体管MN2的漏极分别连接PMOS晶体管MP4的漏极、NMOS晶体管MN3的栅极和电容C的一端；PMOS晶体管MP4的源极连接PMOS晶体管MP2的漏极；PMOS晶体管MP6的漏极连接NMOS晶体管MN3的漏极和电阻R的一端，并作为运算放大器的输出端；电阻R的另一端与电容C的另一端连接；NMOS晶体管MN3的源极接地。
6.根据权利要求4所述的一种对数转换电路，其特征在于：电流源 为带隙基准电流源。
7.根据权利要求4所述的一种对数转换电路，其特征在于：晶体管M1为NMOS晶体管，晶体管M2、晶体管M3、晶体管M4为PMOS晶体管。
一种对数转换电路
技术领域
[0001] 本发明涉及集成电路领域，具体涉及一种对数转换电路。
背景技术
[0002] 在无线通信领域中，一些信号往往具有很宽的动态范围，比如雷达、声纳等无线电系统中，接受机前端信号动态范围可达120dB以上，宽的动态范围给应用设计带来很多问题，一方面线性放大器无法处理这样宽的动态范围，另一方便，在数模转换中，在保证分辨率的情况下，模数转换转换器的位数会随动态范围的增大而增大，因此，在处理这类宽动态范围的信号时，常常将其动态范围压缩到一个可以处理的范围。在工程应用中，动态范围的压缩分为线性压缩和非线性压缩，线性压缩是指放大器的增益与信号的大小无关，输出基本保持恒定。线性压缩的特点是使谐波失真小。非线性压缩通常使用对数转换电路，它是输入输出信号成对数关系的器件，它对信号动态范围的压缩不需要像其他如AGC系统那样提取输入信号的电平来控制增益，其增益与信号的大小成反比，在通信、雷达、电子对抗、电子测量中有着广泛的应用。
[0003] 现有技术的对数转换电路通常都是利用双极型晶体管的对数特性来实现信号的对数转换，这类对数转换电路由于双极型晶体管本身所具有的一些缺点，通常存在着交流特性差，输出结果受温度影响较大的问题；现有技术的解决方案通常是增加反馈电路以及采用对数级联的形式，然而上述方式通常会带来电路系统的复杂化，并伴随着成本的急剧增大。
发明内容
[0004] 为了解决上述问题，本发明提供一种对数转换电路，该电路结构简单，并且既能够有效地提高交流特性，又使其输出受温度影响小。
[0005] 为实现上述目的，本发明提供的一种对数转换电路，包括：主电路、输出电路、目标温度补偿电路和反馈电路；主电路的输入端作为对数转换电路的输入端，主电路与输出电路连接，并通过输出电路进行输出；输出电路通过反馈电路与主电路连接；目标温度补偿电路对输出电路进行温度补偿，输出电路的输出作为对数转换电路的输出。
[0006] 优选的，在上述的一种对数转换电路中，所述主电路包括：晶体管M1、电阻R1、电流源I1、电流源I2、电流源I3、三极管Q1、三极管Q2、运算放大器A3和电容C1；
[0007] 其中，电阻R1的一端做为输入端，另一端与运算放大器A3的正向输入端连接；运算放大器A3的正相输入端分别连接电流源I1的一端、三极管Q1的集电极和基极，反相输入端连接反馈电路；电流源I1的另一端连接电源VDD端；三极管Q1的发射极分别连接电流源I2的一端、晶体管M1的漏极、三极管Q2的发射极；电流源I2的另一端连接电源VDD端；晶体管M1的栅极连接运算放大器A3的输出端，源极接地；三极管Q2的基极分别连接三极管Q2的集电极、电流源I3的一端和电容C1的一端；电流源I3的另一端连接电源VDD端，电容C1的另一端接地。
[0008] 优选的，在上述的一种对数转换电路中，所述输出电路包括：运算放大器A4，晶体管M2、晶体管M3，电阻R2；
[0009] 其中运算放大器A4的反相输入端连接晶体管Q2的基极，正相输入端分别连接晶体管M2的漏极和晶体管M3的源极，运算放大器A4的输出端连接晶体管M3的栅极；晶体管M3的漏极通过电阻R2接地，晶体管M2的源极连接反馈电路，栅极连接目标温度补偿电路；并且晶体管M3的漏极作为对数转换电路的输出端。
[0010] 优选的，在上述的一种对数转换电路中，目标温度补偿电路包括：运算放大器A2，电阻R3，晶体管M4，电流源I4、电流源I5；其中晶体管M4的源极分别连接电阻R3的一端和晶体管M2的源极，栅极分别连接运算放大器A2的输出端和晶体管M2的栅极，漏极通过电流源I5接地；电阻R3的另一端通过电流源I4接地；运算放大器A2的正相输入端连接晶体管M4的漏极，反相输入端连接电阻R3的另一端。
[0011] 优选的，在上述的一种对数转换电路中，反馈电路包括运算放大器A1，运算放大器A1的正相输入端连接偏置电压，反相输入端分别连接运算放大器A1的输出端和晶体管M2的源极；运算放大器A1的输出端还连接运算放大器A3的反相输入端。
[0012] 优选的，在上述的一种对数转换电路中，运算放大器A1、运算放大器A2、运算放大器A3、运算放大器A4均包括：PMOS晶体管MP1、PMOS晶体管MP2、PMOS晶体管MP3、PMOS晶体管MP4、PMOS晶体管MP5、PMOS晶体管MP6、PMOS晶体管MP7、NMOS晶体管MN1、NMOS晶体管MN2、NMOS晶体管MN3、NMOS晶体管MN4、电容C和电阻R；
[0013] 其中，PMOS晶体管MP7、PMOS晶体管MP5和PMOS晶体管MP6的源极均连接电源电压VDD端；晶体管MP7的栅极分别连接漏极、PMOS晶体管MP5的栅极和PMOS晶体管MP6的栅极，晶体管MP7的漏极连接NMOS晶体管MN4的漏极，NMOS晶体管MN4的源极接地；PMOS晶体管MP5的漏极连接PMOS晶体管MP1、PMOS晶体管MP2的源极，PMOS晶体管MP1的栅极作为运算放大器的反相输入端，PMOS晶体管MP2的栅极作为运算放大器的正向输入端，PMOS晶体管MP1的漏极连接PMOS晶体管MP3的源极，PMOS晶体管MP3的栅极分别连接PMOS晶体管MP4、NMOS晶体管MN4的栅极，晶体管MP3的漏极分别连接NMOS晶体管MN1的漏极、NMOS晶体管MN1、NMOS晶体管MN2的栅极；NMOS晶体管MN1、NMOS晶体管MN2的源极接地；NMOS晶体管MN2的漏极分别连接PMOS晶体管MP4的漏极、NMOS晶体管MN3的栅极和电容C的一端；PMOS晶体管MP4的源极连接PMOS晶体管MP2的漏极；PMOS晶体管MP6的漏极连接NMOS晶体管MN3的漏极和电阻R的一端，并作为运算放大器的输出端；电阻R的另一端与电容C的另一端连接；NMOS晶体管MN3的源极接地。
[0014] 优选的，在上述的一种对数转换电路中，电流源I4为带隙基准电流源。
[0015] 优选的，在上述的一种对数转换电路中，晶体管M1为NMOS晶体管，晶体管M2、晶体管M3、晶体管M4为PMOS晶体管。
[0016] 本发明通过对基本对数转换电路的输出电路进行目标温度补偿，使得对数电流信号的温度系数同电流源产生电路的温度系数相抵消，获得温度系数较低的对数信号，另外，通过运算放大器构成的反馈电路，提高了对数转换电路的交流特性，使对数转换电路工作更加稳定，并简化了电路结构，节约了电路成本。
附图说明
[0017] 图1为本发明所述的对数转换电路示意图。
[0018] 图2为运算放大器的电路示意图。
具体实施方式
[0019] 下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0020] 如图1所示，一种对数转换电路，包括：主电路、输出电路、目标温度补偿电路和反馈电路；主电路的输入端作为对数转换电路的输入端，主电路与输出电路连接，并通过输出电路进行输出；输出电路通过反馈电路与主电路连接；目标温度补偿电路对输出电路进行温度补偿，输出电路的输出作为对数转换电路的输出。
[0021] 为了进一步优化上述技术方案，主电路包括：晶体管M1、电阻R1、电流源I1、电流源I2、电流源I3、三极管Q1、三极管Q2、运算放大器A3和电容C1；
[0022] 其中，电阻R1的一端做为输入端，另一端与运算放大器A3的正向输入端连接；运算放大器A3的正相输入端分别连接电流源I1的一端、三极管Q1的集电极和基极，反相输入端连接反馈电路；电流源I1的另一端连接电源VDD端；三极管Q1的发射极分别连接电流源I2的一端、晶体管M1的漏极、三极管Q2的发射极；电流源I2的另一端连接电源VDD端；晶体管M1的栅极连接运算放大器A3的输出端，源极接地；三极管Q2的基极分别连接三极管Q2的集电极、电流源I3的一端和电容C1的一端；电流源I3的另一端连接电源VDD端，电容C1的另一端接地。
[0023] 为了进一步优化上述技术方案，输出电路包括：运算放大器A4，晶体管M2、晶体管M3，电阻R2；
[0024] 其中运算放大器A4的反相输入端连接晶体管Q2的基极，正相输入端分别连接晶体管M2的漏极和晶体管M3的源极，运算放大器A4的输出端连接晶体管M3的栅极；晶体管M3的漏极通过电阻R2接地，晶体管M2的源极连接反馈电路，栅极连接目标温度补偿电路；并且晶体管M3的漏极作为对数转换电路的输出端。
[0025] 为了进一步优化上述技术方案，目标温度补偿电路包括：运算放大器A2，电阻R3，晶体管M4，电流源I4、电流源I5；其中晶体管M4的源极分别连接电阻R3的一端和晶体管M2的源极，栅极分别连接运算放大器A2的输出端和晶体管M2的栅极，漏极通过电流源I5接地；电阻R3的另一端通过电流源I4接地；运算放大器A2的正相输入端连接晶体管M4的漏极，反相输入端连接电阻R3的另一端。
[0026] 为了进一步优化上述技术方案，反馈电路包括运算放大器A1，运算放大器A1的正相输入端连接偏置电压，反相输入端分别连接运算放大器A1的输出端和晶体管M2的源极；运算放大器A1的输出端还连接运算放大器A3的反相输入端。
[0027] 为了进一步优化上述技术方案，如图2所示，运算放大器A1、运算放大器A2、运算放大器A3、运算放大器A4均包括：PMOS晶体管MP1、PMOS晶体管MP2、PMOS晶体管MP3、PMOS晶体管MP4、PMOS晶体管MP5、PMOS晶体管MP6、PMOS晶体管MP7、NMOS晶体管MN1、NMOS晶体管MN2、NMOS晶体管MN3、NMOS晶体管MN4、电容C和电阻R；
[0028] 其中，PMOS晶体管MP7、PMOS晶体管MP5和PMOS晶体管MP6的源极均连接电源电压VDD端；晶体管MP7的栅极分别连接漏极、PMOS晶体管MP5的栅极和PMOS晶体管MP6的栅极，晶体管MP7的漏极连接NMOS晶体管MN4的漏极，NMOS晶体管MN4的源极接地；PMOS晶体管MP5的漏极连接PMOS晶体管MP1、PMOS晶体管MP2的源极，PMOS晶体管MP1的栅极作为运算放大器的反相输入端，PMOS晶体管MP2的栅极作为运算放大器的正向输入端，PMOS晶体管MP1的漏极连接PMOS晶体管MP3的源极，PMOS晶体管MP3的栅极分别连接PMOS晶体管MP4、NMOS晶体管MN4的栅极，晶体管MP3的漏极分别连接NMOS晶体管MN1的漏极、NMOS晶体管MN1、NMOS晶体管MN2的栅极；NMOS晶体管MN1、NMOS晶体管MN2的源极接地；NMOS晶体管MN2的漏极分别连接PMOS晶体管MP4的漏极、NMOS晶体管MN3的栅极和电容C的一端；PMOS晶体管MP4的源极连接PMOS晶体管MP2的漏极；PMOS晶体管MP6的漏极连接NMOS晶体管MN3的漏极和电阻R的一端，并作为运算放大器的输出端；电阻R的另一端与电容C的另一端连接；NMOS晶体管MN3的源极接地。
[0029] 为了进一步优化上述技术方案，电流源I4为带隙基准电流源。
[0030] 为了进一步优化上述技术方案，晶体管M1为NMOS晶体管，晶体管M2、晶体管M3、晶体管M4为PMOS晶体管。
[0031] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
