半导体器件制作方法

摘要

本发明提供一种半导体器件制作方法，该方法包括：提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；将所述芯片贴合在所述芯片粘结薄膜上；其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合。该半导体器件制作方法改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。

权利要求

1.一种半导体器件制作方法，其特征在于，包括：

提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层部分覆盖所述载体晶圆并且具有与芯片正面形状相配合的凹凸面；

将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；

将所述芯片贴合在所述芯片粘结薄膜上；

其中，所述芯片的正面朝向所述载体晶圆的正面，所述芯片的正面具有凹槽形成的凹凸部分，所述结合层具有与所述凹槽对应的凸起，所述芯片的正面的凹凸部分与所述结合层的所述凹凸面彼此嵌合，以使所述芯片的正面与所述芯片粘结薄膜紧密贴合。

2.根据权利要求1所述的半导体器件制作方法，其特征在于，所述芯片正面的所述凹槽的深度等于所述结合层的所述凸起的高度。

3.根据权利要求1所述的半导体器件制作方法，其特征在于，所述芯片包括至少两种不同类型的芯片，所述至少两种不同类型的芯片具有不同类型的凹槽，所述结合层具有分别与所述至少两种不同类型的芯片的凹槽相配合的凸起。

4.根据权利要求1所述的半导体器件制作方法，其特征在于，所在芯片具有至少两种不同类型的凹槽，所述结合层具有与所述至少两种不同类型的凹槽相配合的凸起。

5.根据权利要求1-4任意一项所述的半导体器件制作方法，其特征在于，所述结合层包括光阻材料层。

6.根据权利要求5所述的半导体器件制作方法，其特征在于，所述方法还包括：通过光刻对所述光阻材料层进行图形化，以使所述结合层具有与所述芯片的正面形状相配合的凹凸面。

7.根据权利要求5所述的半导体器件制作方法，其特征在于，所述光阻材料层包括聚酰亚胺层。

8.根据权利要求1-4任意一项所述的半导体器件制作方法，其特征在于，所述结合层包括无机材料层或金属层。

9.根据权利要求8所述的半导体器件制作方法，其特征在于，所述无机材料层包括硅层或二氧化硅层。

10.根据权利要求8所述的半导体器件制作方法，其特征在于，所述方法还包括：通过刻蚀对所述结合层进行图形化以使所述结合层具有与待封装芯片正面的图形相配合的凹凸面。

11.根据权利要求1所述的半导体器件制作方法，其特征在于，所述载体晶圆包括硅晶圆或玻璃晶圆。

12.根据权利要求1所述的半导体器件制作方法，其特征在于，所述芯片粘结薄膜包括干膜或者芯片连接薄膜。

13.根据权利要求1所述的半导体器件制作方法，其特征在于，在真空环境中将将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上。

14.根据权利要求1所述的半导体器件制作方法，其特征在于，所述芯片正面形成有钝化层，所述钝化层具有用于露出焊盘的开口，所述开口构成所述凹槽。

15.根据权利要求14所述的半导体器件制作方法，其特征在于，当所述芯片贴合在所述芯片粘结薄膜上时，所述焊盘与所述芯片粘结薄膜接触。

16.根据权利要求1所述的半导体器件制作方法，其特征在于，在将所述芯片贴合在所述芯片粘结薄膜上之后，所述方法还包括：形成覆盖所述芯片粘结薄膜和所述芯片的塑封层；

使所述芯片与所述载体晶圆分离；

在所述芯片上形成再布线层和与所述再布线层连接的凸块。

说明书

半导体器件制作方法

技术领域

[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法。

背景技术

[0002] 扇出式(Fan-out)封装是将性能完好的芯片嵌入至塑封(molding)材料或基体中，通过RDL(重新布线层)等金属连接方式实现与其他器件的连接。扇出式封装工艺有效缩小了封装的厚度和大小，能够兼容多种芯片的封装，成本更低，器件性能更高，成为现在封装工艺的热点。

[0003] 扇出式封装工艺过程中，极为重要的一个过程为芯片粘结工艺(即DA，Die attach)，即将一颗一颗的芯片快速粘结至粘结膜(film)上。然而，根据产品要求有时需要以面向下(face down)形式(即设计面贴合在粘结膜上)进行芯片粘结工艺，由此出现一个问题，如图1所示，在目前芯片100的表面上焊盘101(pad)所占面积非常大，例如达到芯片表面积的80％多，并且通常焊盘101的表面低于钝化层102的表面，也即焊芯片100表面存在露出焊盘101的开孔103，这样当将芯片100粘结在芯片粘结薄膜200时，由于开孔103的存在，焊盘101不能与芯片粘结薄膜200接触，使得芯片100与载体上的芯片粘结薄膜200接触面积小于20％，从而造成二者之间的结合力不足，这会导致在后续进行塑封(molding)工艺时发生芯片漂移，进而影响封装效果，甚至封装失败。

[0004] 因此有必要提出一种半导体器件制作方法，以解决上述问题。

发明内容

[0005] 针对现有技术的不足，本发明提出一种半导体器件制作方法，其改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。

[0006] 为了克服目前存在的问题，本发明一方面提供一种半导体器件制作方法，包括：

[0007] 提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；

[0008] 将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；

[0009] 将所述芯片贴合在所述芯片粘结薄膜上；

[0010] 其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合。

[0011] 在本发明一个实施例中，所述芯片的正面具有凹槽，所述结合层具有与所述凹槽对应的凸起。

[0012] 在本发明一个实施例中，所述芯片正面的所述凹槽的深度等于所述结合层的所述凸起的高度。

[0013] 在本发明一个实施例中，所述芯片包括至少两种不同类型的芯片，所述至少两种不同类型的芯片具有不同类型的凹槽，所述结合层具有分别与所述至少两种不同类型的芯片的凹槽相配合的凸起。

[0014] 在本发明一个实施例中，所在芯片具有至少两种不同类型的凹槽，所述结合层具有与所述至少两种不同类型的凹槽相配合的凸起。

[0015] 在本发明一个实施例中，所述结合层包括光阻材料层。

[0016] 在本发明一个实施例中，所述方法还包括：通过光刻对所述光阻材料层进行图形化，以使所述结合层具有与所述芯片的正面形状相配合的凹凸面。

[0017] 在本发明一个实施例中，所述光阻材料层包括聚酰亚胺层。

[0018] 在本发明一个实施例中，所述结合层包括无机材料层或金属层。

[0019] 在本发明一个实施例中，所述无机材料层包括硅层或二氧化硅层。

[0020] 在本发明一个实施例中，所述方法还包括：

[0021] 通过刻蚀对所述结合层进行图形化以使所述结合层具有与待封装芯片正面的图形相配合的凹凸面。

[0022] 在本发明一个实施例中，所述载体晶圆包括硅晶圆或玻璃晶圆。

[0023] 在本发明一个实施例中，所述芯片粘结薄膜包括干膜或者芯片连接薄膜。

[0024] 在本发明一个实施例中，在真空环境中将将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上。

[0025] 在本发明一个实施例中，所述芯片正面形成有钝化层，所述钝化层具有用于露出焊盘的开口，所述开口构成所述凹槽。

[0026] 在本发明一个实施例中，当所述芯片贴合在所述芯片粘结薄膜上时，所述焊盘与所述芯片粘结薄膜接触。

[0027] 在本发明一个实施例中，在将所述芯片贴合在所述芯片粘结薄膜上之后，所述方法还包括：

[0028] 形成覆盖所述芯片粘结薄膜和所述芯片的塑封层；

[0029] 使所述芯片与所述载体晶圆分离；

[0030] 在所述芯片上形成再布线层和与所述再布线层连接的凸块。

[0031] 根据本发明的半导体器件制作方法，通过在所述载体晶圆的正面形成具有与芯片正面的图形相配合的凹凸面的结合层，从而使得当芯片贴合在载体晶圆上的芯片粘结薄膜上时，芯片与所述芯片粘结薄膜之间紧密贴合，芯片的表面与芯片粘结薄膜之间充分接触，具有较高的结合力，可以避免后续进行塑封时出现芯片漂移的问题。即，根据本发明的半导体器件制作方法改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。

附图说明

[0032] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

[0033] 附图中：

[0034] 图1为示出目前的半导体器件封装过程中芯片与粘结薄膜结合情况的示意性剖面图；

[0035] 图2示出根据本发明一实施例的半导体器件制作方法的步骤流程图；

[0036] 图3A～图3C示出了根据本发明一实施例的半导体器件制作方法依次实施各步骤所获得半导体器件的剖面示意图。

具体实施方式

[0037] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。

[0038] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

[0039] 应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

[0040] 空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0041] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0042] 如前所述，目前的扇出式封装中，采用面向下方式进行芯片粘结时，容易出现芯片和芯片粘结膜之间结合力差导致出现芯片漂移的问题，本发明基于此提出一种半导体器件制作方法，如图2所示，该方法包括：步骤201，提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；步骤202，将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；步骤203，将所述芯片贴合在所述芯片粘结薄膜上；其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合

[0043] 根据本发明的半导体器件制作方法，通过在所述载体晶圆的正面形成具有与待封装芯片正面的图形相配合的凹凸面的结合层，从而使得当芯片贴合在载体晶圆上的芯片粘结薄膜上时，芯片与所述芯片粘结薄膜之间紧密贴合，芯片的表面与芯片粘结薄膜之间充分接触，具有较高的结合力，可以避免后续进行塑封时出现芯片漂移的问题。即，根据本发明的半导体器件制作方法改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。

[0044] 为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0045] 图3A～图3C示出了根据本发明一实施例的半导体器件制作方法依次实施各步骤所获得半导体器件的剖面示意图。

[0046] 下面结合图3A～图3C对根据本发明一实施例半导体器件制作方法的实施过程进行示例性描述。

[0047] 首先，如图3A所示，提供载体晶圆300，所述载体晶圆300具有彼此相对的正面和背面，在所述载体晶圆300的正面形成结合层301，所述结合层301具有与待封装芯片正面的图形相配合的凹凸面。

[0048] 载体晶圆300为用于在封装中承载待封装芯片，以完成塑封的晶圆。载体晶圆300可以采用各种合适材料的晶圆，例如硅晶圆或玻璃晶圆。当然，载体晶圆300还可以采用其他半导体材料，例如Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体构成的晶圆，或者也可以是其它金属或非金属材料制成的晶圆。载体晶圆300的正面指的是用于贴合芯片的一面，载体晶圆300的背面指的是所述载体晶圆300的与所述正面相背的另一面。此外，待封装芯片的正面指的是待封装芯片形成焊盘或I/O接口的一面，待封装芯片的背面指的是与正面相背的另一面。

[0049] 结合层301用于辅助待封装芯片与芯片粘结薄膜之间的结合。如前所述，目前采用面向下方式进行芯片粘结时，由于焊盘开孔，容易出现芯片和芯片粘结膜之间结合力差导致出现芯片漂移的问题，为此，在本实施例中，在载体晶圆300的正面形成结合层301，并且使得结合层301具有与待封装芯片正面的图形相配合的凹凸面。所述相配合指的是结合层301上的凹凸面与待封装芯片正面的图形互补嵌合，当待封装芯片贴合在载体晶圆300上时，由于结合层301的存在可以使得待封装芯片与芯片粘结薄膜之间紧密贴合，具有较高的结合力。并且，结合层301上的凹凸面与待封装芯片正面的图形在形状、大小和位置方面均相配合。

[0050] 示例性地，在本实施例中，所述待封装芯片的正面具有凹槽(即用于露出焊盘的开孔)，因此对应地结合层301具有与所述凹槽对应的凸起302，且凸起302的位置、形状和大小与所述凹槽对应，以便当待封装芯片正面贴合到载体晶圆300的上对应位置时，结合层301的凸起正好嵌入待封装芯片正面的凹槽中，从而使芯片粘结薄膜和待封装芯片之间紧密结合，具有较高的结合力。

[0051] 示例性地，所述结合层301的所述凸起302的高度等于所述待封装芯片正面的所述凹槽的深度，具体参见图3C，这样便于二者之间实现紧密结合。在其他示例中，所述结合层301的所述凸起302高度高于或低于待封装芯片正面凹槽的深度，结合芯片粘结薄膜，只要一起能增大芯片粘结薄膜与芯片的结合面积，均落入本申请保护的范围。

[0052] 进一步地，应当理解的是，贴合在载体晶圆300正面的芯片可以是同一种类型，也可以是不同的类型，也即待封装芯片的正面可能具有不同的图形，因此载体晶圆300的正面需要在芯片放置位置形成与所放置芯片的正面图形相配合的图形。示例性地，在本发明一实施例中，所述待封装芯片包括至少两种不同类型的芯片，所述至少两种不同类型的芯片具有至少两种不同的正面图形，所述结合层301具有分别与所述至少两种不同类型的芯片的正面图形相配合的凹凸面。

[0053] 进一步地，结合层301可以采用各种合适的材料。示例性地，在本实施例中，结合层301采用光阻材料层，并且通过光刻对所述光阻材料层进行图形化，以使所述结合层301具有与待封装芯片正面的图形相配合的凹凸面。示例性地，结合层301包括聚酰亚胺层。

[0054] 应当理解，在本发明的其它实施例中，结合层301可以采用其他材料，例如无机材料或金属材料，无机材料例如为硅或二氧化硅。结合层301可以通过本领域常用的PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等沉积生长工艺形成。当完成沉积生长之后，可以通过本领域常用的图形化工艺，例如光刻刻蚀工艺对其进行图形化，以使所述结合层301具有与待封装芯片正面的图形相配合的图形。

[0055] 接着，如图3B所示，将芯片粘结薄膜200贴合在所述载体晶圆300的正面和所述结合层301上。

[0056] 示例性地，通过专用设备/机器或手工将芯片粘结薄膜200贴合在所述载体晶圆300的正面和所述结合层301上，且芯片粘结薄膜200贴合在载体晶圆300的正面和所述结合层301上后，芯片粘结薄膜200的形状将依结合层301的凹凸面变形。

[0057] 芯片粘结薄膜200可以采用各种合适的材料，例如干膜或芯片连接薄膜(lamination film)。干膜或芯片连接薄膜(lamination film)用于实现芯片和载体晶圆
300的连接，其可以为根据需要采用各种合适的型号，在此不做具体限定。干膜或芯片连接薄膜的结构大致类似，示例性地包括基底层、粘附层和释放层，所述粘附层设置在所述基底层和所述释放层之间，所述基底层用作所述粘附层的支撑层，所示释放层用作所述粘附层的覆盖层，所述粘附层用于实现两个器件的粘结。其中，所述基底层包括聚烯烃
(polyolefin)材料、所述粘附层包括环氧有机材料，所述释放层包括聚酯材料。通过干膜或芯片连接薄膜实现待封装芯片和载体晶圆300的结合的过程例如为：首先，将干膜或芯片连接薄膜的释放层撕去，接着，将如图3B所示将干膜或芯片连接薄膜粘贴合在载体晶圆300的正面和结合层301上，接着，将干膜或芯片连接薄膜的基地层撕去，然后将待封装芯片贴合在干膜或芯片连接薄膜上，从而实现待封装芯片和载体晶圆300的结合。

[0058] 接着，如图3C所示，将待封装芯片100贴合在所述芯片粘结薄膜200上。

[0059] 示例性地，通过专用设备/机器或手工将待封装芯片100贴合在所述芯片粘结薄膜200上，其中，以面向下(face down)形式进行芯片贴合，即所述待封装芯片100的正面朝向所述载体晶圆300的正面，并且由于结合层301具有与待封装芯片100的正面图形相配合的凹凸面，因此待封装芯片100的正面与所述芯片粘结薄膜200紧密贴合。所述相配合指的是二者在形状、大小和位置方面相配合，当待封装芯片正面贴合到载体晶圆300的上对应位置时，所述待封装芯片正面的凹凸部分与所结合层301的所述凹凸面彼此互相嵌合，使得二者表面紧密贴合，具有较高的结合力。具体地例如，结合层301中的凸起302嵌合至待封装芯片
100正面的凹槽中使其上的芯片粘结薄膜200与焊盘101接触，从而使得待封装芯片100的表面与芯片粘结薄膜200表面之间充分接触，大大增强了待封装芯片100与芯片粘结薄膜200之间的结合力，避免后续进行塑封时出现芯片漂移问题。

[0060] 当完成图3C所示步骤之后，本实施例的半导体器件的封装方法还可以包括下述步骤：

[0061] A1：形成覆盖所述芯片粘结薄膜和所述待封装芯片的塑封层。具体地，以本领域常用的塑封工艺对待封装芯片100进行封装，形成覆盖所述芯片粘结薄膜200和所述待封装芯片100的塑封层。并且在此过程中，由于芯片粘结薄膜200和所述待封装芯片100之间结合力增强，不会出现芯片漂移问题。

[0062] A2：使所述载体晶圆300和所述芯片粘结薄膜200与所述待封装芯片100分离。具体地，通过加热去除芯片粘结薄膜200的粘性，将芯片粘结薄膜200从待封装芯片100上解离来实现载体晶圆300和芯片粘结薄膜200与所述待封装芯片100的分离。

[0063] A3：在所述待封装芯片100上形成再布线层和与所述再布线层连接的凸块。具体地，通过再布线工艺和凸块工艺在待封装芯片100的正面上形成再布线层和与所述再布线层连接的凸块，从而对待封装芯片100的I/O接口进行重新分布和引出。

[0064] 至此，完成了根据本发明一实施例的半导体器件制作方法实施的工艺步骤，可以理解的是，本实施例晶圆级封装中形成通孔的方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施例的制作方法的范围内。

[0065] 应当理解，虽然在本发明的上述实施例中，对器件晶圆和芯片连接薄膜进行了分别两次刻蚀，但是根据本发明的其它实施例，也可以对器件晶圆和芯片连接薄膜进行了分别三次或更多次的刻蚀，其都包括的本发明的范围内。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。