一种硅雪崩光电探测芯片及其制备方法

摘要

本发明公开了一种硅雪崩光电探测芯片及其制备方法，属于光电探测领域。该方法包括下列步骤：(a)对P型硅上表面进行N型掺杂或外延，形成深N阱；(b)在深N阱上表面进行N型掺杂或外延，形成N阱；(c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；(e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。

权利要求

1.一种硅雪崩光电探测芯片的制备方法，其特征在于，包括如下步骤：(a)对P型硅上表面进行N型掺杂或外延，形成深N阱；

(b)在深N阱上表面进行N型掺杂或外延，形成N阱；

(c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；

(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；

(e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；

(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。

2.如权利要求1所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，绝缘介质为二氧化硅或氮化硅。

3.如权利要求1所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(a)中，掺杂浓度为1×1016/cm3～1×1018/cm3。

4.如权利要求1～3任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(b)中掺杂浓度为1×1017/cm3～8×1018/cm3。

5.如权利要求1～3任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(c)中掺杂浓度为1×1017/cm3～8×1018/cm3。

6.如权利要求1～3任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(d)中浅槽深度为0.1μm～10μm。

7.如权利要求1～3任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(e)中掺杂浓度为9×1018/cm3～1×1022/cm3。

8.如权利要求1～3任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(f)中掺杂浓度为9×1018/cm3～1×1022/cm3。

9.根据权利要求1～8任意一项所述的硅雪崩光电探测芯片的制备方法制备的硅雪崩光电探测芯片。

说明书

一种硅雪崩光电探测芯片及其制备方法

技术领域

[0001] 本发明属于光电探测领域，更具体地，涉及一种硅雪崩光电探测芯片及其制备方法。

背景技术

[0002] 硅雪崩光电探测芯片是一种在激光通信中使用的光敏元件。其基本工作原理为：在以硅为材料制成的光电二极管的P-N结上加上反向偏压后，射入的光被P-N结吸收后会形成光电流，加大反向偏压会产生“雪崩”(即光电流成倍地激增)的现象，能够利用载流子的雪崩倍增效应来放大光电信号以提高检测的灵敏度。

[0003] 硅雪崩光电探测芯片可应用在PET、激光探测、安全检测、高能物理弱光分析等众多领域，但传统硅雪崩光电探测芯片结构简单，存在有隧道电流倍增的过程，这将产生较大的散粒噪音，相互串扰。

发明内容

[0004] 针对现有技术的以上缺陷或改进需求，本发明提供了一种一种硅雪崩光电探测芯片及其制备方法，其目的在于，在硅雪崩光电探测芯片中设置浅槽进行隔离，防止相互串扰并设置P型保护环防止侧边击穿，从而提升工作稳定性及寿命。

[0005] 为实现上述目的，按照本发明，提供了一种硅雪崩光电探测芯片的制备方法，包括如下步骤：

[0006] (a)对P型硅上表面进行N型掺杂或外延，形成深N阱；

[0007] (b)在深N阱上表面进行N型掺杂或外延，形成N阱；

[0008] (c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；

[0009] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；

[0010] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；

[0011] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。

[0012] 进一步地，绝缘介质为二氧化硅或氮化硅。

[0013] 进一步地，步骤(a)中，掺杂浓度为1×1016/cm3～1×1018/cm3。

[0014] 进一步地，步骤(b)中掺杂浓度为1×1017/cm3～8×1018/cm3。

[0015] 进一步地，步骤(c)中掺杂浓度为1×1017/cm3～8×1018/cm3。

[0016] 进一步地，步骤(d)中浅槽深度为0.1μm～10μm。

[0017] 进一步地，步骤(e)中掺杂浓度为9×1018/cm3～1×1022/cm3。

[0018] 进一步地，步骤(f)中掺杂浓度为9×1018/cm3～1×1022/cm3。

[0019] 为了实现上述发明目的，本发明还提供了根据上述任意一种制备方法制备的硅雪崩光电探测芯片。

[0020] 总体而言，本发明所构思的以上技术方案与现有技术相比，够取得下列有益效果：

[0021] 1、本发明通过在保护环与外侧N型硅之间，以及外侧N型硅的表面外侧设置浅槽进行隔离，能够防止相互串扰；

[0022] 2、本发明通过采用掺杂浓度低于P端的P型掺杂去构建保护环，能够防止侧边击穿。

附图说明

[0023] 图1是本发明优选实施例的硅雪崩光电探测芯片制备方法；

[0024] 图2是按照本发明的优选实施例所构建的硅雪崩光电探测芯片的结构示意图。

具体实施方式

[0025] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

[0026] 如图1所示，本发明优选实施例的一种硅雪崩光电探测芯片的制备方法包括下列步骤：

[0027] (a)对P型硅上表面进行N型掺杂或外延，形成深N阱；

[0028] (b)在深N阱上表面进行N型掺杂或外延，形成N阱；

[0029] (c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；

[0030] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；

[0031] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；

[0032] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。

[0033] 制备的硅雪崩光电探测芯片结构如图2所示。本发明通过采用浅槽进行隔离，防止相互串扰，采用P保护环防止侧边击穿。

[0034] 下面将结合具体的实施例对本发明进行进一步的说明。

[0035] 实例一

[0036] (a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是1×1017/cm3；

[0037] (b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是2×1018/cm3；

[0038] (c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型18 3
硅，掺杂浓度是3×10 /cm；

[0039] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用二氧化硅填充浅槽，浅槽深度为0.1μm；

[0040] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是2×1019/cm3；

[0041] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是2×1019/cm3。

[0042] 实例二

[0043] (a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是5×1016/cm3；

[0044] (b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是2×1017/cm3；

[0045] (c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是9×1017/cm3；

[0046] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为1μm；

[0047] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是5×1019/cm3；

[0048] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是5×1019/cm3。

[0049] 实例三

[0050] (a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是5×1017/cm3；

[0051] (b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是9×1017/cm3；

[0052] (c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是5×1018/cm3；

[0053] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为3μm；

[0054] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是9×1020/cm3；

[0055] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是9×1020/cm3。

[0056] 实例四

[0057] (a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是6×1017/cm3；

[0058] (b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是7×1018/cm3；

[0059] (c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是9×1017/cm3；

[0060] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为7μm；

[0061] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是1×1021/cm3；

[0062] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接21 3
触，掺杂浓度是1×10 /cm。

[0063] 实例五

[0064] (a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是9×1017/cm3；

[0065] (b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是8×1018/cm3；

[0066] (c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是8×1018/cm3；

[0067] (d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为10μm；

[0068] (e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是9×1021/cm3；

[0069] (f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是9×1021/cm3。

[0070] 本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。