一种窄脉冲延时电路

摘要

一种窄脉冲延时电路，属于模拟集成电路技术领域。包括差分运算放大器、电容、第一NMOS管、第一PMOS管、第二PMOS管和电流镜结构，差分运算放大器的负输入端连接第一PMOS管的栅极并作为延时电路的输入端，其正输入端连接第一NMOS管、第一PMOS管和第二PMOS管的漏极以及第二PMOS管的栅极并产生延时电路的输出信号，其输出端连接第一NMOS管的栅极并通过电容后接地；第一NMOS管的源极接地；第一PMOS管和第二PMOS管的源极连接电源电压；电流镜结构用于将延时电路的输出信号按照1:1的比例复制并输出。本发明能够在产生窄脉冲信号延时的同时基本保持输入信号波形形状，解决了传统电路造成的波形失真的问题，同时具有较小的版图面积。

权利要求

1.一种窄脉冲延时电路，其特征在于，包括差分运算放大器、电容、第一NMOS管、第一PMOS管、第二PMOS管和电流镜结构，差分运算放大器的负输入端连接第一PMOS管的栅极并作为所述延时电路的输入端，其正输入端连接第一NMOS管、第一PMOS管和第二PMOS管的漏极以及第二PMOS管的栅极并产生所述延时电路的输出信号，其输出端连接第一NMOS管的栅极并通过电容后接地；

第一NMOS管的源极接地；

第一PMOS管和第二PMOS管的源极连接电源电压；

电流镜结构用于将所述延时电路的输出信号按照1:1的比例复制并输出。

2.根据权利要求1所述的窄脉冲延时电路，其特征在于，所述差分运算放大器包括第二NMOS管、第三NMOS管、第三PMOS管、第四PMOS管和第五PMOS管，第四PMOS管的栅极作为所述差分放大器的负输入端，其源极连接第三PMOS管的源极和第五PMOS管的漏极，其漏极连接第三NMOS管的漏极并作为所述差分运算放大器的输出端；

第三PMOS管的栅极作为所述差分放大器的正输入端，其漏极连接第二NMOS管的栅极和漏极以及第三NMOS管的栅极；

第二NMOS管、第三NMOS管的源极接地；

第五PMOS管的栅极连接偏置信号，其源极连接电源电压。

3.根据权利要求2所述的窄脉冲延时电路，其特征在于，所述延时电路还包括第四NMOS管和第六PMOS管，第四NMOS管的栅极连接偏置电压源，其漏极连接第六PMOS管的栅极和漏极并输出所述差分运算放大器的偏置信号，其源极接地；第六PMOS管的源极连接电源电压。

4.根据权利要求3所述的窄脉冲延时电路，其特征在于，所述延时电路还包括第五NMOS管和第七PMOS管，第五NMOS管和第一NMOS管构成电流镜结构，第七PMOS管为负载管；

第五NMOS管的栅极连接第一NMOS管的栅极，其漏极连接第七PMOS管的栅极和漏极并作为所述延时电路的输出端，其源极接地；第七PMOS管的源极连接电源电压。

5.根据权利要求4所述的窄脉冲延时电路，其特征在于，所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管为增强型NMOS管，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管为增强型PMOS管。

说明书

一种窄脉冲延时电路

技术领域

[0001] 本发明属于模拟集成电路技术领域，具体涉及一种窄脉冲延时电路。

背景技术

[0002] 恒比定时(Constant Fraction Discriminator，CFD)是一种信号处理电路，CFD的典型输入信号是窄脉冲信号。在激光雷达应用中，需要对激光脉冲回波进行接收并判断光飞行时间(Time of Flight，ToF)。脉冲TOF激光测距的主要挑战是如何在亚纳秒内精确测量激光脉冲的时间差，脉冲信号由跨阻放大器输出，具有相同的上升时间和不同的幅值。如图1(右)所示是恒定阈值的时序图，对于不同幅值的脉冲输入信号，若后级比较器采用恒定阈值VT触发，这会导致触发时间依赖于脉冲信号的峰值高度，从而在脉冲信号触发时间上产生误差ΔT，这种效应被称为时间漂移(Time walking)。恒比定时的主要功能是，在相同的上升时间和不同的峰值幅度时，使比较器在脉冲信号峰值的恒定比例处触发，即在衰减输入信号和延迟输入信号的交点处定位比较器翻转点，其时序图如图1(左)所示。原始信号分别经过延时模块和衰减模块，产生延时信号Delay和衰减信号Attenuate两种输出，两信号交点在前沿的固定比例处，此交点只与延时时间和衰减比例有关，后经过减法模块和高速比较器输出触发信号，从而产生独立于峰值高度的触发时间，以此减小定时误差。

[0003] 常见的恒比定时CFD基本结构如图2所示，包括延时模块、衰减模块、减法器、高速比较器(High-Speed Comparator)构成；脉冲信号分别经过延时模块和衰减模块，一路信号做延迟处理产生延时信号Delay，另一路信号做衰减处理产生衰减信号Attenuate，延时信号Delay和衰减信号Attenuate由减法器相减得到的信号Subtraction作为比较器的输入信号。其中，对于延时模块，常见的延时方案是采用RC结构电路，但是该方案对输入脉冲信号波形做延时的同时将对脉冲波形产生较大的影响，导致波形失真，使得脉冲信号上升沿的线性度降低，从而容易引起较大的误差的定时误差；同时，传统RC电路结构采用大电容和大电阻产生延时功能，这将一定程度上导致版图面积较大。

发明内容

[0004] 针对上述传统延时方案存在的误差大和版图面积大等不足之处，本发明提出一种窄脉冲延时电路，能够应用于恒比定时中，用较少数量的晶体管，实现窄脉冲信号延时的同时基本保持输入信号波形形状，并具有较低的功耗。

[0005] 本发明的技术方案是：

[0006] 一种窄脉冲延时电路，包括差分运算放大器、电容、第一NMOS管、第一PMOS管、第二PMOS管和电流镜结构，

[0007] 差分运算放大器的负输入端连接第一PMOS管的栅极并作为所述延时电路的输入端，其正输入端连接第一NMOS管、第一PMOS管和第二PMOS管的漏极以及第二PMOS管的栅极并产生所述延时电路的输出信号，其输出端连接第一NMOS管的栅极并通过电容后接地；

[0008] 第一NMOS管的源极接地；

[0009] 第一PMOS管和第二PMOS管的源极连接电源电压；

[0010] 电流镜结构用于将所述延时电路的输出信号按照1:1的比例复制并输出。

[0011] 具体的，所述差分运算放大器包括第二NMOS管、第三NMOS管、第三PMOS管、第四PMOS管和第五PMOS管，

[0012] 第四PMOS管的栅极作为所述差分放大器的负输入端，其源极连接第三PMOS管的源极和第五PMOS管的漏极，其漏极连接第三NMOS管的漏极并作为所述差分运算放大器的输出端；

[0013] 第三PMOS管的栅极作为所述差分放大器的正输入端，其漏极连接第二NMOS管的栅极和漏极以及第三NMOS管的栅极；

[0014] 第二NMOS管、第三NMOS管的源极接地；

[0015] 第五PMOS管的栅极连接偏置信号，其源极连接电源电压。

[0016] 具体的，所述延时电路还包括第四NMOS管和第六PMOS管，

[0017] 第四NMOS管的栅极连接偏置电压源，其漏极连接第六PMOS管的栅极和漏极并输出所述差分运算放大器的偏置信号，其源极接地；第六PMOS管的源极连接电源电压。

[0018] 具体的，所述延时电路还包括第五NMOS管和第七PMOS管，

[0019] 第五NMOS管和第一NMOS管构成电流镜结构，第七PMOS管为负载管；

[0020] 第五NMOS管的栅极连接第一NMOS管的栅极，其漏极连接第七PMOS管的栅极和漏极并作为所述延时电路的输出端，其源极接地；第七PMOS管的源极连接电源电压。

[0021] 具体的，所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管为增强型NMOS管，

[0022] 第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管为增强型PMOS管。

[0023] 本发明的有益效果为：本发明能够用较少数量的晶体管，实现窄脉冲信号延时的同时基本保持输入信号波形形状，并具有较低的功耗。

附图说明

[0024] 图1为恒比定时和恒定阈值时序图。

[0025] 图2为恒比定时CFD电路的结构示意图。

[0026] 图3为本发明提出的一种窄脉冲延时电路的结构示意图。

[0027] 图4为本发明提出的一种窄脉冲延时电路在实施例中的电路结构图。

[0028] 图5为本发明提出的一种窄脉冲延时电路波特图。

[0029] 图6为本发明提出的一种窄脉冲延时电路的瞬态仿真波形图。

具体实施方式

[0030] 下面结合附图对本发明的具体实施方式进行描述：

[0031] 如图3所示是本发明提出的一种窄脉冲延时电路的结构示意图，包括差分运算放大器、电容C1、第一NMOS管M4、第一PMOS管M2、第二PMOS管M3和电流镜结构，差分运算放大器的负输入端连接第一PMOS管M2的栅极并作为延时电路的输入端，其正输入端连接第一NMOS管M4、第一PMOS管M2和第二PMOS管M3的漏极以及第二PMOS管M3的栅极并产生延时电路的输出信号，其输出端连接第一NMOS管M4的栅极并通过电容C1后接地GND；第一NMOS管M4的源极接地GND；第一PMOS管M2和第二PMOS管M3的源极连接电源电压VDD；电流镜结构用于将延时电路的输出信号按照1:1的比例复制并输出。

[0032] 如图4所示给出了差分运算放大器的一种五管差分运放实现形式，包括第二NMOS管N1、第三NMOS管N2、第三PMOS管P1、第四PMOS管P2和第五PMOS管P4，第四PMOS管P2的栅极作为差分放大器的负输入端，其源极连接第三PMOS管P1的源极和第五PMOS管P4的漏极，其漏极连接第三NMOS管N2的漏极并作为差分运算放大器的输出端；第三PMOS管P1的栅极作为差分放大器的正输入端，其漏极连接第二NMOS管N1的栅极和漏极以及第三NMOS管N2的栅极；第二NMOS管N1、第三NMOS管N2的源极接地GND；第五PMOS管P4的栅极连接偏置信号，其源极连接电源电压VDD。

[0033] 如图4所示，延时电路还包括第四NMOS管N4和第六PMOS管P5，用于提供差分运算放大器的偏置信号，第四NMOS管N4的栅极连接偏置电压源VBIAS，其漏极连接第六PMOS管P5的栅极和漏极以及差分运算放大器中第五PMOS管P4的栅极为差分运算放大器提供偏置信号，其源极接地GND；第六PMOS管P5的源极连接电源电压VDD。

[0034] 第一NMOS管M4漏极处产生的输出信号VOUT1通过电流镜结构按照1:1的比例复制并输出VOUT，如图4所示，本实施例中电流镜结构包括第五NMOS管N3和第一NMOS管M4，延时电路还包括作为负载管的第七PMOS管P3，第五NMOS管N3的栅极连接第一NMOS管M4的栅极，其漏极连接第七PMOS管P3的栅极和漏极并作为延时电路的输出端，其源极接地GND；第七PMOS管P3的源极连接电源电压VDD。

[0035] 本实施例中第一NMOS管M4、第二NMOS管N1、第三NMOS管N2、第四NMOS管N4和第五NMOS管N3为增强型NMOS管，第一PMOS管M2、第二PMOS管M3、第三PMOS管P1、第四PMOS管P2、第五PMOS管P4、第六PMOS管P5和第七PMOS管P3为增强型PMOS管。

[0036] 本实施例的工作原理为：

[0037] 如图3和图4所示，第二NMOS管N1、第三NMOS管N2、第三PMOS管P1、第四PMOS管P2和第五PMOS管P4组成五管差分运算放大器，作为延时电路的第一级输入-Gm1；电容C1为延时电路中第一级负载电容；第一NMOS管M4作为延时电路的第二级；第一PMOS管M2在输入信号VIN和输出信号VOUT1之间形成前馈环路，产生一个右半平面零点；第五NMOS管N3和第一NMOS管M4构成电流镜结构，电流镜比例为1:1)，第七PMOS管P3作为调整管(负载管)，能够保证第五NMOS管N3输出结点的直流与输入信号相等；第四NMOS管N4栅极接外部的偏置电压源VBIAS给电路提供偏置电流。

[0038] 窄脉冲信号的输入端为五管运算放大器的负输入端和反馈环路第一PMOS管M2的栅极，同时五管运算放大器的正输入端与输出相连，构成单位增益负反馈，因此产生两个极点和一个右半平面零点。如图5所示，由于存在一个右半平面零点，使得高频情况下产生较大的相移，同时电路能够在高频情况下保证增益稳定。由于带宽以内增益保持稳定，所以输出波形形状未发生变化，而只在时域上产生了延迟，因此输入信号波形不会产生畸变。输入信号VIN分别经过传统RC延时电路和本发明电路后的瞬态仿真结果如图6所示。其中，V_IN为输入信号VIN的波形，V_RC为传统RC延时电路输出波形，V_Delay为本发明提出的延时电路的输出波形。通过仿真波形对比，本发明可在产生窄脉冲信号延时的同时基本保持输入信号波形形状，解决了传统电路造成的波形失真的问题。

[0039] 通过上述原理介绍，本实施例中延时电路的传输函数计算结果如下：

[0040]

[0041] 其中gm1是第一级差分运算放大器的跨导，gm2、gm4分别是第一PMOS管M2、第一NMOS管M4的跨导，R1和C1分别是从节点VX(即第一NMOS管M4栅端)看去的节点阻抗和电容，R2和C2是节点VOUT1(即第一NMOS管M4漏端)的输出阻抗和电容。上式中gm2R2≤R1R2gm1gm4，所以存在一个右半平面零点fz：

[0042]

[0043] 其中p1是五管运放的主极点 该式有两个极点，求解二次函数则得到主极点为：

[0044]

[0045] 根据上述描述，可以证明本发明提出的延时电路可以用较小数量的晶体管，实现窄脉冲信号的延时。

[0046] 由工作原理描述以及仿真波形可以看出，本发明成功实现了一种窄脉冲信号延时功能。相较于传统RC延时电路，能够保持信号波形不变。能够很好的完成恒比定时(CFD)电路的延时处理功能，以此减小在信号处理过程中产生的误差，在实际应用中能够提升恒比定时电路整体性能，减小由恒定阈值产生的时间漂移。

[0047] 本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形、组合和应用，这些变形、组合和应用仍然在本发明的保护范围内。