一种封装器件及其制造方法

摘要

本发明提供了一种封装器件的制造方法，该制造方法包括：提供待封装器件芯片，该待封装器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；在功能区的上方沉积形成覆盖功能区的填充层；在待封装器件芯片上沉积形成覆盖待封装器件芯片以及填充层的第一密封层；在第一密封层上形成多个通孔以暴露填充层，并通过多个通孔去除填充层；在第一密封层上沉积第二密封层对多个通孔进行密封后形成封装器件。相应地，本发明还提供了一种封装器件。实施本发明有利于简化封装工艺流程、降低生产成本以及提高封装效率。

权利要求

1.一种封装器件的制造方法，该制造方法包括：

提供待封装器件芯片，该待封装器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；

在所述功能区的上方沉积形成覆盖所述功能区的填充层；

在所述待封装器件芯片上沉积形成覆盖所述待封装器件芯片以及所述填充层的第一密封层；

在所述第一密封层上形成多个通孔以暴露所述填充层，并通过所述多个通孔去除所述填充层；

在所述第一密封层上沉积第二密封层对所述多个通孔进行密封后形成所述封装器件。

2.根据权利要求1所述的制造方法，其中：

所述功能区包括设置在所述基底上的第一空腔、以及从下至上依次设置在该空腔上的下电极层、压电层和上电极层；或者所述功能区包括从下至上依次设置在所述基底上的布拉格反射层、下电极层、压电层以及上电极层。

3.根据权利要求2所述的制造方法，其中：

针对于所述功能区包括第一空腔、下电极层、压电层以及上电极层的情况，所述空腔内填充有牺牲层。

4.根据权利要求1至3中任一项所述的制造方法，在所述功能区的上方沉积形成覆盖所述功能区的填充层的步骤包括：在所述待封装器件芯片上沉积形成覆盖所述基底、所述功能区、所述金属接触点以及所述密封环的覆盖层；

在所述覆盖层上形成第一光刻胶层，并对所述第一光刻胶层进行图形化操作仅保留所述功能区上方的部分；

通过刻蚀的方式去除所述覆盖层中未被所述第一光刻胶层所覆盖的部分，以在所述功能区上方形成覆盖所述功能区的填充层；

去除所述第一光刻胶层。

5.根据权利要求4所述的制造方法，其中，所述覆盖层采用PECVD沉积形成，沉积温度的范围为200℃至400℃。

6.根据权利要求4所述的制造方法，其中，所述覆盖层的材料是磷硅玻璃或无掺杂硅玻璃。

7.根据权利要求4所述的制造方法，其中：

针对于所述功能区包括空腔、下电极层、压电层以及上电极层、且所述空腔内填充有牺牲层的情况，所述覆盖层的材料与所述牺牲层的材料相同。

8.根据权利要求4所述的制造方法，其中：所述填充层的厚度大于3μm。

9.根据权利要求1至3中任一项所述的制造方法，其中，所述多个通孔均匀分布在所述填充层的上方。

10.根据权利要求1至3中任一项所述的制造方法，其中，所述通孔的深宽比大于3:1。

11.根据权利要求10所述的制造方法，其中，所述多个通孔的开孔面积之和与所述填充层上表面面积之间的比值范围是20％至80％。

12.根据权利要求1至3中任一项所述的制造方法，在通过所述多个通孔去除所述填充层之后、以及在所述第一密封层上沉积第二密封层对所述多个通孔进行密封后形成所述封装器件之前，该制造方法还包括：对所述待封装器件芯片进行加热处理，以释放所述待封装器件芯片内部的气体。

13.根据权利要求1至3中任一项所述的制造方法，其中：所述第一密封层的材料是α-Si，采用PECVD沉积形成，沉积温度的范围是200℃至400℃，沉积压力小于1Torr，应力要求小于100MPa，厚度大于3μm；和/或所述第二密封层的材料是α-Si，采用PECVD沉积形成，沉积温度的范围是200℃至400℃，沉积压力小于1Torr，应力要求小于100MPa，厚度范围是2μm至10μm。

14.一种封装器件，该封装器件包括：

器件芯片，该器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；

第一密封层，该第一密封层设置在所述器件芯片上、且在位于所述功能区上方的部分具有多个通孔；

第二密封层，该第二密封层设置在所述第一密封层上，填充所述多个通孔；

所述器件芯片、所述第一密封层以及所述第二密封层在所述功能区上方形成封闭的第二空腔。

15.根据权利要求14所述的封装器件，其中：

所述功能区包括设置在所述基底上的第一空腔、以及从下至上依次设置在该空腔上的下电极层、压电层和上电极层；或者所述功能区包括从下至上依次设置在所述基底上的布拉格反射层、下电极层、压电层以及上电极层。

16.根据权利要求14或15所述的封装器件，其中，所述第二空腔的深度大于3μm。

17.根据权利要求14或15所述的封装器件，其中，所述多个通孔均匀分布在所述功能区的上方。

18.根据权利要求14或15所述的封装器件，其中，所述通孔的深宽比大于3:1。

19.根据权利要求18所述的封装器件，其中，所述多个通孔的开孔面积之和与所述第二空腔上表面面积之间的比值范围是20％至80％。

20.根据权利要求14或15所述的封装器件，其中：所述第一密封层的材料是α-Si，应力要求小于100MPa，厚度大于3μm；和/或所述第二密封层的材料是α-Si，应力要求小于100MPa，厚度范围是2μm至10μm。

说明书

一种封装器件及其制造方法

技术领域

[0001] 本发明涉及半导体封装技术领域，尤其涉及一种封装器件及其制造方法。

背景技术

[0002] 在现有技术中，为了防止外界不利因素对器件芯片(例如FBAR器件芯片等)造成影响，通常情况下利用封装对器件芯片进行保护。其中，基于键合工艺的封装是目前应用最为广泛的器件芯片封装方式之一，其具体实现方式是通过物理方法或者化学方法将待封装的器件芯片和封帽晶圆紧密结合起来。这种封装方式的不足之处在于：

[0003] (1)键合工艺对器件芯片以及封帽晶圆的表面清洁度、表面粗糙度等都有着严格的要求，但是很多器件芯片(例如FBAR器件芯片等)由于材料本身的限制，难以对器件芯片表面提供有效的清洁处理，从而导致键合难度的增加。此外，键合工艺的重复性难以保证，且键合后检测手段也比较稀缺。整体来讲，键合工艺的管控难度较大。

[0004] (2)键合工艺需要使用封帽晶圆对器件芯片进行封装，其中，封帽晶圆的使用导致封装成本的增加。

[0005] (3)由于键合工艺基本都是单片作业，因此导致封装效率低下，进而导致产能低下。

发明内容

[0006] 为了克服现有技术中的上述缺陷，本发明提供了一种封装器件的制造方法，该制造方法包括：

[0007] 提供待封装器件芯片，该待封装器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；

[0008] 在所述功能区的上方沉积形成覆盖所述功能区的填充层；

[0009] 在所述待封装器件芯片上沉积形成覆盖所述待封装器件芯片以及所述填充层的第一密封层；

[0010] 在所述第一密封层上形成多个通孔以暴露所述填充层，并通过所述多个通孔去除所述填充层；

[0011] 在所述第一密封层上沉积第二密封层对所述多个通孔进行密封后形成所述封装器件。

[0012] 根据本发明的一个方面，该制造方法中，所述功能区包括设置在所述基底上的第一空腔、以及从下至上依次设置在该空腔上的下电极层、压电层和上电极层；或者所述功能区包括从下至上依次设置在所述基底上的布拉格反射层、下电极层、压电层以及上电极层。

[0013] 根据本发明的另一个方面，该制造方法中，针对于所述功能区包括第一空腔、下电极层、压电层以及上电极层的情况，所述空腔内填充有牺牲层。

[0014] 根据本发明的又一个方面，该制造方法中，在所述功能区的上方沉积形成覆盖所述功能区的填充层的步骤包括：在所述待封装器件芯片上沉积形成覆盖所述基底、所述功能区、所述金属接触点以及所述密封环的覆盖层；在所述覆盖层上形成第一光刻胶层，并对所述第一光刻胶层进行图形化操作仅保留所述功能区上方的部分；通过刻蚀的方式去除所述覆盖层中未被所述第一光刻胶层所覆盖的部分，以在所述功能区上方形成覆盖所述功能区的填充层；去除所述第一光刻胶层。

[0015] 根据本发明的又一个方面，该制造方法中，所述覆盖层采用PECVD沉积形成，沉积温度的范围为200℃至400℃。

[0016] 根据本发明的又一个方面，该制造方法中，所述覆盖层的材料是磷硅玻璃或无掺杂硅玻璃。

[0017] 根据本发明的又一个方面，该制造方法中，针对于所述功能区包括空腔、下电极层、压电层以及上电极层、且所述空腔内填充有牺牲层的情况，所述覆盖层的材料与所述牺牲层的材料相同。

[0018] 根据本发明的又一个方面，该制造方法中，所述填充层的厚度大于3μm。

[0019] 根据本发明的又一个方面，该制造方法中，所述多个通孔均匀分布在所述填充层的上方。

[0020] 根据本发明的又一个方面，该制造方法中，所述通孔的深宽比大于3:1。

[0021] 根据本发明的又一个方面，该制造方法中，所述多个通孔的开孔面积之和与所述填充层上表面面积之间的比值范围是20％至80％。

[0022] 根据本发明的又一个方面，在通过所述多个通孔去除所述填充层之后、以及在所述第一密封层上沉积第二密封层对所述多个通孔进行密封后形成所述封装器件之前，该制造方法还包括：对所述待封装器件芯片进行加热处理，以释放所述待封装器件芯片内部的气体。

[0023] 根据本发明的又一个方面，该制造方法中，所述第一密封层的材料是α-Si，采用PECVD沉积形成，沉积温度的范围是200℃至400℃，沉积压力小于1Torr，应力要求小于100MPa，厚度大于3μm；和/或所述第二密封层的材料是α-Si，采用PECVD沉积形成，沉积温度的范围是200℃至400℃，沉积压力小于1Torr，应力要求小于100MPa，厚度范围是2μm至10μm。

[0024] 本发明还提供了一种封装器件，该封装器件包括：

[0025] 器件芯片，该器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；

[0026] 第一密封层，该第一密封层设置在所述器件芯片上、且在位于所述功能区上方的部分具有多个通孔；

[0027] 第二密封层，该第二密封层设置在所述第一密封层上，填充所述多个通孔；

[0028] 所述器件芯片、所述第一密封层以及所述第二密封层在所述功能区上方形成封闭的第二空腔。

[0029] 根据本发明的一个方面，该封装器件中，所述功能区包括设置在所述基底上的第一空腔、以及从下至上依次设置在该空腔上的下电极层、压电层和上电极层；或者所述功能区包括从下至上依次设置在所述基底上的布拉格反射层、下电极层、压电层以及上电极层。

[0030] 根据本发明的一个方面，该封装器件中，所述第二空腔的深度大于3μm。

[0031] 根据本发明的一个方面，该封装器件中，所述多个通孔均匀分布在所述功能区的上方。

[0032] 根据本发明的一个方面，该封装器件中，所述通孔的深宽比大于3:1。

[0033] 根据本发明的一个方面，该封装器件中，所述多个通孔的开孔面积之和与所述第二空腔上表面面积之间的比值范围是20％至80％

[0034] 根据本发明的一个方面，该封装器件中，所述第一密封层的材料是α-Si，应力要求小于100MPa，厚度大于3μm；和/或所述第二密封层的材料是α-Si，应力要求小于100MPa，厚度范围是2μm至10μm。

[0035] 本发明所提供的封装器件的制造方法通过现有的沉积工艺实现对器件芯片的封装。一方面，沉积工艺操作简单且工艺管控难度较小，而键合工艺操作复杂且工艺管控难度较大，因此相较于现有技术中通过键合工艺实现封装的方式来说，实施本发明可以有效简化封装工艺流程、以及降低封装工艺的管控难度；另一方面，沉积工艺避免了像键合工艺一样使用封帽晶圆，因此相较于现有技术中通过键合工艺实现封装的方式来说，实施本发明可以大幅降低封装成本；又一方面，沉积工艺可以多片作业、而键合工艺基本都是单片作业，因此相较于现有技术中通过键合工艺实现封装的方式来说，实施本发明可以有效地提高封装效率、进而有效地提高产能。相应地，本发明所提供的封装器件具有制造工艺简单、成本低以及产能高的特点。

附图说明

[0036] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

[0037] 图1是根据本发明的一个具体实施例的封装器件的制造方法流程图；

[0038] 图2(a)至图2(k)、图2(m)以及图2(n)是按照图1所示流程制造封装器件的各个阶段的剖面示意图；

[0039] 图2(l)是图2(k)所示结构的俯视示意图。

[0040] 附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

[0041] 为了更好地理解和阐释本发明，下面将结合附图对本发明作进一步的详细描述。

[0042] 本发明提供了一种封装器件的制造方法。请参考图1，图1是根据本发明的一个具体实施例的封装器件的制造方法流程图。如图所示，该制造方法包括：

[0043] 在步骤S100中，提供待封装器件芯片，该待封装器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；

[0044] 在步骤S101中，在所述功能区的上方沉积形成覆盖所述功能区的填充层；

[0045] 在步骤S102中，在所述待封装器件芯片上沉积形成覆盖所述待封装器件芯片以及所述填充层的第一密封层；

[0046] 在步骤S103中，在所述第一密封层上形成多个通孔以暴露所述填充层，并通过所述多个通孔去除所述填充层；

[0047] 在步骤S104中，在所述第一密封层上沉积第二密封层对所述多个通孔进行密封后形成所述封装器件。

[0048] 下面，对上述步骤S100至步骤S104进行详细说明。

[0049] 具体地，在步骤S100中，提供待封装器件芯片。此处需要说明的是，凡是现有技术中利用键合工艺进行封装的器件芯片均适用于本发明所提供的制造方法，例如空腔型的FBAR(Film Bulk Acoustic Resonator)器件芯片(包括空气腔型的FBAR滤波器、FBAR双工器、FBAR传感器等)、布拉格反射层型的FBAR器件芯片(包括拉格朗日反射层型的FBAR滤波器、FBAR双工器、FBAR传感器等)等。本领域技术人员可以理解的是，为了简明起见，此处不再对适用于本发明的所有器件芯片进行一一列举。

[0050] 在本实施例中，待封装器件芯片包括基底、功能区、金属接触点以及密封环。其中，基底通常采用硅、锗等半导体材料实现。功能区设置在基底上，是用于实现器件芯片功能的部分。仍以空气腔型的FBAR器件芯片和布拉格反射层型的FBAR器件芯片为例进行说明。空气腔型的FBAR器件芯片和布拉格反射层型的FBAR器件芯片其功能区均用于实现电能-声能-电能的转换，其中，空气腔型的FBAR器件芯片其功能区包括设置在基底上的空腔、以及从下至上依次设置在该空腔上的下电极层、压电层和上电极层。布拉格反射层型的FBAR器件芯片其功能区包括从下至上依次设置在基底上的布拉格反射层、下电极层、压电层以及上电极层。本领域技术人员可以理解的是，上述空气腔型的FBAR器件芯片和布拉格反射层型的FBAR器件芯片仅为示意性举例，为了简明起见，在此不再对适用于本发明的其他器件芯片的功能区结构一一进行描述。金属接触点和密封环以环绕功能区的方式设置在基底上。金属接触点和密封环的设置方式包括两种，一种方式是金属接触点设置在功能区的外侧、对功能区形成环绕，密封环设置在金属接触点外侧、对金属接触点和功能区形成环绕；另一种方式是密封环设置在功能区的外侧、对功能区形成环绕，金属接触点设置在密封环外侧、对密封环和功能区形成环绕。其中，金属接触点优选采用诸如金(Au)、铝(Al)、铜(Cu)、镍(Ni)、高温锡铅合金等金属材料实现，密封环优选采用诸如铜(Cu)、金(Au)等金属材料实现。

[0051] 下文中，将结合图2(a)至图2(n)以空气腔型的FBAR器件芯片为例对后续步骤进行说明。如图2(a)所示，空气腔型的FBAR器件包括基底100、位于基底100上叠层结构101、环绕叠层结构101的金属接触点103、以及环绕金属接触点103的密封环104。其中，叠层结构101从下至上依次包括下电极层、压电层以及上电极层，图中并未区别下电极层、压电层以及上电极层，而是以叠层结构101对该三层进行整体表示。叠层结构101和基底100之间设置有空腔(下文中称为第一空腔)，叠层结构101与该第一空腔构成空气腔型FBAR器件芯片的功能区。在本实施例中，第一空腔内填充有牺牲层105。本领域技术人员可以理解的是，在其他实施例中，第一空腔内也可以不填充任何材料。此外，叠层结构101上设置有通孔(下文中称为第一通孔)102，通过该第一通孔102可以去除牺牲层105。

[0052] 在步骤S101中，在功能区的上方沉积形成覆盖该功能区的填充层。在本实施例中，填充层的形成步骤如下：首先，如图2(b)所示，在待封装器件芯片上沉积覆盖材料并平坦化以形成覆盖基底100、功能区、金属接触点103以及密封环104的覆盖层106。覆盖层106优选采用低温PECVD(Plasma Enhanced Chemical Vapor Deposition)方式沉积，沉积温度的范围为200℃至400℃，其中，低温PECVD沉积有利于降低对器件性能的影响。覆盖层106的材料包括但不限于磷硅玻璃、无掺杂硅玻璃。优选地，覆盖层106的材料与牺牲层105的材料相同。更优选地，覆盖层106位于功能区上方的部分其厚度大于3μm。接着，如图2(c)所示在覆盖层上形成第一光刻胶层107，并如图2(d)所示对第一光刻胶层107进行图形化操作仅保留功能区上方的部分。也就是说，图形化操作后的第一光刻胶层107仅对覆盖层106位于待封装器件芯片功能区上方的部分形成覆盖。其中，第一光刻胶层107优选采用正胶。此外，第一光刻胶层107的厚度范围是3μm至10μm。然后，如图2(e)所示，通过刻蚀的方式去除覆盖层106中未被第一光刻胶层107所覆盖的部分，以在功能区上方形成覆盖该功能区的填充层
108。其中，为了保证形成良好的形貌，在本实施例中，采用干法刻蚀的方式去除覆盖层106中未被第一光刻胶层107所覆盖的部分。填充层108的厚度(图中以L1表示)即为覆盖层106位于功能区上方部分的厚度。此外，若金属接触点103的材料为金，则干法刻蚀覆盖层106与金属接触点103之间的选择比设置大于20:1。最后，如图2(f)所示，去除第一光刻胶层107。
优选地，可以采用多步去胶的方式去除第一光刻胶层107，以保证去胶充分。

[0053] 在步骤S102中，如图2(g)所示，在待封装器件芯片上沉积密封材料并平坦化以形成覆盖该待封装器件芯片以及填充层108的第一密封层109。在本实施例中，第一密封层109优选采用低温PECVD方式沉积，沉积温度的范围是200℃至400℃，沉积压力小于1Torr，应力要求小于100MPa。第一密封层109的材料包括但不限于α-Si。优选地，第一密封层109位于填充层108上方的部分其厚度大于3μm。

[0054] 在步骤S103中，首先，如图2(h)所示，在第一密封层109上形成第二光刻胶层110。接着，如图2(i)所示，对第二光刻胶层110进行图形化操作以暴露第一密封层109位于填充层108上方的部分区域，其中，第一密封层109暴露的区域呈现为多个孔状。第二光刻胶层
110优选采用正胶。此外，第二光刻胶层110的厚度范围是3μm至10μm。然后，如图2(j)所示，通过刻蚀的方式去除第一密封层109中未被第二光刻胶层110所覆盖的部分，以在填充区
108上方形成贯穿该第二光刻胶层110的多个通孔112(下文中称为第二通孔)。其中，为了保证形成良好的形貌，在本实施例中，采用干法刻蚀的方式对第一密封层109进行刻蚀，其中，刻蚀第一密封层109与填充层108之间选择比设置大于2:1。接着，如图2(k)所示，去除第二光刻胶层110。优选地，可以采用多步去胶的方式去除第二光刻胶层110，以保证去胶充分。
最后，如图2(m)所示，通过所述第二通孔112去除填充层108以及牺牲层105，使位于叠层结构101和基底100之间的第一空腔113得以释放、以及在叠层结构101和第一密封层109之间形成第二空腔114。牺牲层105和填充层108的材料是磷硅玻璃的情况，可以采用氢氟酸腐蚀去除，其中，氢氟酸的浓度范围是5％至10％，腐蚀时长大于1小时，腐蚀结束后利用异丙醇(IPA)进行脱水并烘干。牺牲层105和填充层108的材料是无掺杂硅玻璃的情况，则可以采用氟化氢腐蚀去除。需要说明的是，若牺牲层105和填充层108的材料相同，则可以一次性将填充层108和牺牲层105去除，而无需分两次分别去除，如此一来，有效地减少了封装步骤、进而有效地简化了封装流程。

[0055] 请参考图2(l)，图2(l)是图2(k)所示结构的俯视示意图。如图2(l)所示，在本实施例中，第二通孔112的开孔形状为圆形。本领域技术人员可以理解的是，本发明对第二通孔112的开孔形状并没有任何限定，在其他实施例中，第二通孔112的开孔形状也可以是三角形、矩形等。需要说明的是，在本实施例中，所有第二通孔112的开孔形状均相同，在其他实施例中，第二通孔112的开孔形状也可以不同。在本实施例中，多个第二通孔112均匀地分布在填充层108的上方，其中，第二通孔112的均匀分布更有利于很好地去除填充层108以及牺牲层105。本领域技术人员可以理解的是，在其他实施例中，多个第二通孔112也可以非均匀地、或是随机地分布在填充层108的上方。此外，第二通孔112的深宽比优选大于3:1，以便于在后续对第二通孔112进行密封时，不会由于深宽比较小导致密封材料进入第二空腔114对器件芯片的性能造成影响。此处需要说明的是，通孔的深宽比定义为通孔的深度与通孔的宽度之间的比值。针对于第二通孔112为圆形来说，其深宽比指的是第二通孔112的深度(即第一密封层109位于填充层108上方部分的厚度)与第二通孔112直径之间的比值。而且，第二通孔112需要具有一定的开孔密度，否则会影响填充层108和牺牲层105的去除效率，在本实施例中，多个第二通孔112的开孔面积之和与填充层108上表面面积之间的比值范围设置为20％至80％，例如20％、30％、40％、50％、60％、70％、80％等。

[0056] 在步骤S104中，如图2(n)所示，在第一密封层109上沉积密封材料并平坦化以形成覆盖第一密封层109的第二密封层115，其中，第二密封层115填充至第二通孔112内对第二通孔112进行密封，从而使得第一空腔113和第二空腔114形成封闭空腔，至此封装器件完成。在本实施例中，第二密封层115优选采用低温PECVD方式沉积，沉积温度的范围是200℃至400℃，沉积压力小于1Torr，应力要求小于100MPa。第二密封层109的材料包括但不限于α-Si。需要说明的是，第二密封层115的材料可以与第一密封层109的材料相同，也可以不同。此外，第二密封层115的的厚度范围优选为2μm至10μm。

[0057] 优选地，在通过多个第二通孔112去除填充层108之后、以及在第一密封层109上沉积第二密封层113对多个第二通孔112进行密封后形成封装器件之前，本发明所提供的封装器件的制造方法还包括：对待封装器件芯片进行加热处理，以释放待封装器件芯片内部的气体，即释放第一空腔113和第二空腔114中的残留气体(例如水汽、腐蚀填充层108和牺牲层105所使用的工艺气体等)，以避免残留气体对器件芯片的性能造成影响。

[0058] 本发明所提供的封装器件的制造方法首先在待封装器件芯片功能区的上方形成填充层，接着在待封装器件上沉积第一密封层以覆盖待封装器件，然后在第一密封层上形成通孔并通过该通孔去除填充层，最后在第一密封层上沉积形成第二密封层以实现对通孔的密封，从而形成封装器件。一方面，本发明所提供的制造方法主要使用沉积方式进行封装，由于沉积工艺操作简单且工艺管控难度较小，而键合工艺操作复杂且工艺管控难度较大，因此相较于现有技术中通过键合工艺实现封装的方式来说，实施本发明可以有效简化封装工艺流程、以及降低封装工艺的管控难度；另一方面，沉积工艺避免了像键合工艺一样使用封帽晶圆，因此相较于现有技术中通过键合工艺实现封装的方式来说，实施本发明可以大幅降低封装成本；又一方面，沉积工艺可以多片作业、而键合工艺基本都是单片作业，因此相较于现有技术中通过键合工艺实现封装的方式来说，实施本发明可以有效地提高封装效率、进而有效地提高产能。

[0059] 相应地，本发明还提供了一种封装器件，该封装器件包括：

[0060] 器件芯片，该器件芯片包括基底、位于该基底上的功能区、以及位于该基底上且环绕该功能区设置的金属接触点和密封环；

[0061] 第一密封层，该第一密封层设置在所述器件芯片上、且在位于所述功能区上方的部分具有多个通孔；

[0062] 第二密封层，该第二密封层设置在所述第一密封层上，填充所述多个通孔；

[0063] 所述器件芯片、所述第一密封层以及所述第二密封层在所述功能区上方形成封闭的第二空腔。

[0064] 下面，对上述封装器件的各个组成部分进行详细说明。

[0065] 具体地，本发明所提供的封装器件包括器件芯片。需要说明的是，凡是现有技术中利用键合工艺进行封装的器件芯片均适用于本发明所提供的封装器件，例如空腔型的FBAR器件芯片(包括空气腔型的FBAR滤波器、FBAR双工器、FBAR传感器等)、布拉格反射层型的FBAR器件芯片(包括拉格朗日反射层型的FBAR滤波器、FBAR双工器、FBAR传感器等)等。本领域技术人员可以理解的是，为了简明起见，此处不再对适用于本发明的所有器件芯片进行一一列举。

[0066] 在本实施例中，器件芯片包括基底、功能区、金属接触点以及密封环。其中，基底通常采用硅、锗等半导体材料实现。功能区设置在基底上，是用于实现器件芯片功能的部分。仍以空气腔型的FBAR器件芯片和布拉格反射层型的FBAR器件芯片为例进行说明。空气腔型的FBAR器件芯片和布拉格反射层型的FBAR器件芯片其功能区均用于实现电能-声能-电能的转换，其中，空气腔型的FBAR器件芯片其功能区包括设置在基底上的空腔、以及从下至上依次设置在该空腔上的下电极层、压电层和上电极层。布拉格反射层型的FBAR器件芯片其功能区包括从下至上依次设置在基底上的布拉格反射层、下电极层、压电层以及上电极层。
本领域技术人员可以理解的是，上述空气腔型的FBAR器件芯片和布拉格反射层型的FBAR器件芯片仅为示意性举例，为了简明起见，在此不再对适用于本发明的其他器件芯片的功能区结构一一进行描述。金属接触点和密封环以环绕功能区的方式设置在基底上。金属接触点和密封环的设置方式包括两种，一种方式是金属接触点设置在功能区的外侧、对功能区形成环绕，密封环设置在金属接触点外侧、对金属接触点和功能区形成环绕；另一种方式是密封环设置在功能区的外侧、对功能区形成环绕，金属接触点设置在密封环外侧、对密封环和功能区形成环绕。其中，金属接触点优选采用诸如金、铝、铜、镍、高温锡铅合金等金属材料实现，密封环优选采用诸如铜、金等金属材料实现。

[0067] 下文中，将以空气腔型的FBAR器件芯片为例继续对本发明所提供的封装器件进行说明。如图2(n)所示，空气腔型的FBAR器件包括基底100、位于基底100上叠层结构101、环绕叠层结构101的金属接触点103、以及环绕金属接触点103的密封环104。其中，叠层结构101从下至上依次包括下电极层、压电层以及上电极层，图中并未区别下电极层、压电层以及上电极层，而是以叠层结构101对该三层进行整体表示。叠层结构101和基底100之间设置有第一空腔113，叠层结构101与该第一空腔113构成空气腔型FBAR器件芯片的功能区。通常情况下，叠层结构101上还设置有第一通孔102，在封装器件的制造过程中，第一通孔102用于去除填充在第一空腔113内的填充物质。

[0068] 本发明所提供的封装器件还包括第一密封层109。第一密封层109设置在器件芯片上并对器件芯片形成覆盖，其中，第一密封层109与器件芯片在器件芯片功能区上方形成第二空腔114。在本实施例中，第二空腔114的深度大于3μm，第一密封层109位于第二空腔114上方的部分其厚度大于3μm。此外，在本实施例中，第一密封层109的材料包括但不限于α-Si，应力要求小于100MPa，厚度大于3μm。

[0069] 第一密封层109位于功能区上方的部分具有多个第二通孔112，在封装器件的制造过程中，该第二通孔112用于去除填充在第二空腔114内的填充物质。在本实施例中，第二通孔112的开孔形状为圆形。本领域技术人员可以理解的是，本发明对第二通孔112的开孔形状并没有任何限定，在其他实施例中，第二通孔112的开孔形状也可以是三角形、矩形等。需要说明的是，在本实施例中，所有第二通孔112的开孔形状均相同，在其他实施例中，第二通孔112的开孔形状也可以不同。在本实施例中，多个第二通孔112均匀地分布在填充层108的上方，其中，第二通孔112的均匀分布更有利于很好地去除填充在第二空腔114内的填充物质。本领域技术人员可以理解的是，在其他实施例中，多个第二通孔112也可以非均匀地、或是随机地分布在填充层108的上方。此外，第二通孔112的深宽比优选大于3:1，以便于在封装器件的制造过程中对第二通孔112进行密封时，不会由于深宽比较小导致密封材料进入第二空腔114对器件芯片的性能造成影响。而且，第二通孔112需要具有一定的开孔密度，否则会影响填充物质的去除效率，在本实施例中，该多个第二通孔112的开孔面积之和与第二空腔114上表面面积之间的比值范围设置为20％至80％。

[0070] 本发明所提供的封装器件还包括第二密封层115，该第二密封层115设置在第一密封层109上，其中，第二密封层115对第一密封层109上的多个通孔112进行填充，从而使得第一空腔113和第二空腔114形成封闭空腔。在本实施例中，第二密封层115的材料包括但不限于α-Si，应力要求小于100MPa，厚度范围是2μm至10μm。需要说明的是，第二密封层115的材料可以与第一密封层109的材料相同，也可以与第一密封层109的材料不同。

[0071] 本发明所提供的封装器件其密封层部分采用沉积的方式形成，如此一来，一方面，由于沉积工艺操作简单且工艺管控难度较小，而键合工艺操作复杂且工艺管控难度较大，因此与现有技术中通过键合工艺所形成的封装器件相比，本发明所提供的封装器件具有封装工艺流程简单、封装工艺管控难度小的特点；另一方面，由于沉积工艺避免了像键合工艺一样使用封帽晶圆，因此与现有技术中通过键合工艺所形成的封装器件相比，本发明所提供的封装器件具有更低的封装成本；又一方面，由于沉积工艺可以多片作业、而键合工艺基本都是单片作业，因此与现有技术中通过键合工艺所形成的封装器件相比，本发明所提供的封装器件具有更高的封装效率、进而具有更高的产能。

[0072] 本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成及手段。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成及手段，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成或手段包含在其保护范围内。