参考电压产生电路和包括其的集成电路

摘要

参考电压产生电路包括：运算放大器，包括连接到第一节点的第一输入端子和连接到第二节点的第二输入端子；第一晶体管，连接在接地端子和第一节点之间，其中第一电流在第一晶体管中流动；第二晶体管，连接到接地端子；第一可变电阻器，连接在第二晶体管和第二节点之间，其中第一可变电阻器具有用于基于由形成第一晶体管的工艺的变化引起的、第一晶体管的电流特性的改变来调整第一电流的第一电阻值。参考电压产生电路基于第一节点的电压和第一可变电阻器两端的电压提供参考电压。

权利要求

1.一种参考电压产生电路，包括：

运算放大器，具有连接到第一节点的第一输入端子，并且具有连接到第二节点的第二输入端子；

第一晶体管，连接在接地端子和所述第一节点之间，其中第一电流在所述第一晶体管中流动；

第二晶体管，连接到所述接地端子；

第一可变电阻器，连接在所述第二晶体管和所述第二节点之间，所述第一可变电阻器具有第一电阻值，所述第一电阻值用于基于由形成所述第一晶体管的工艺的变化引起的所述第一晶体管的电流特性的改变来调整所述第一电流；

电流源，被配置为基于所述运算放大器的输出电压，向第三节点提供第一参考电流以及向第四节点提供第二参考电流；以及第二可变电阻器，连接在所述第一节点和所述第三节点之间，所述第二可变电阻器具有与所述第一可变电阻器的第一电阻值成比例的第二电阻值，其中，所述参考电压产生电路基于所述第一节点的电压和所述第一可变电阻器两端的电压提供参考电压，以及其中，所述参考电压从所述第三节点输出。

2.如权利要求1所述的参考电压产生电路，其中所述第一晶体管的电流特性是所述第一可变电阻器两端的电压相对于所述第一电流的扩展。

3.如权利要求2所述的参考电压产生电路，其中，当所述第一可变电阻器从初始设计的电阻值改变为所述第一电阻值时，所述第一电流变化并且所述第一可变电阻器两端的电压的扩展减小。

4.如权利要求1所述的参考电压产生电路，其中：所述第一晶体管包括第一双极结型晶体管BJT，以及所述第二晶体管包括第二BJT。

5.如权利要求4所述的参考电压产生电路，其中，所述第一晶体管的第一电流是所述第一BJT的发射极电流。

6.如权利要求4所述的参考电压产生电路，其中：所述第一BJT具有连接到所述接地端子的集电极和基极，以及连接到所述第一节点的发射极，以及所述第二BJT具有连接到所述接地端子的集电极和基极，以及连接到所述第一可变电阻器的发射极。

7.如权利要求4所述的参考电压产生电路，其中：所述第一BJT具有连接到所述第一节点的集电极和基极，以及连接到所述接地端子的发射极，以及所述第二BJT具有连接到所述第一可变电阻器的集电极和基极，以及连接到所述接地端子的发射极。

8.如权利要求1所述的参考电压产生电路，其中，所述第一可变电阻器包括：第一电阻器，连接在所述第二晶体管和所述第二节点之间；以及第二电阻器和开关，并联连接到所述第一电阻器并且彼此串联连接，并且其中，所述开关基于所述第一电阻值而接通或关断。

9.如权利要求1所述的参考电压产生电路，其中，所述第一可变电阻器包括：第一电阻器，连接到所述第二晶体管；

第二电阻器，连接在所述第一电阻器和所述第二节点之间；

第一开关，并联连接在所述第一电阻器两端；和第二开关，并联连接在所述第二电阻器两端，并且其中，所述第一开关和所述第二开关基于所述第一电阻值而接通或关断。

10.如权利要求1所述的参考电压产生电路，其中，所述第一可变电阻器包括：第一电阻器，连接到所述第二晶体管；

第二电阻器，连接在所述第一电阻器和所述第二节点之间；

第三电阻器和第一开关，彼此串联连接并且并联连接在所述第一电阻器两端；以及第四电阻器和第二开关，并联连接到第二电阻器并且彼此串联连接，并且其中，所述第一开关和所述第二开关基于所述第一电阻值而接通或关断。

11.如权利要求1所述的参考电压产生电路，还包括：第三可变电阻器，连接在所述第二节点和所述第四节点之间，所述第三可变电阻器具有与所述第一可变电阻器的第一电阻值成比例的第三电阻值。

12.如权利要求11所述的参考电压产生电路，其中，所述第二电阻值与所述第三电阻值基本相同。

13.如权利要求1所述的参考电压产生电路，其中，所述第一参考电流与所述第二参考电流基本相等。

14.一种温度传感器，包括：

参考电压产生电路，被配置为产生与温度无关的恒定的第一和第二参考电压；

第一电压产生电路，被配置为基于所述第二参考电压产生与温度成比例的第一电压；

以及

模数转换器ADC，被配置为基于所述第一参考电压和所述第一电压产生数字温度信号，其中，所述参考电压产生电路包括：运算放大器，具有连接到第一节点的第一输入端子，并且具有连接到第二节点的第二输入端子；

第一晶体管，连接在接地端子和所述第一节点之间，其中第一电流在所述第一晶体管中流动；

第二晶体管，连接到所述接地端子；

第一可变电阻器，连接在所述第二晶体管和所述第二节点之间，所述第一可变电阻器具有第一电阻值，所述第一电阻值用于基于由形成所述第一晶体管的工艺的变化引起的所述第一晶体管的电流特性的改变来调整所述第一电流；

电流源，被配置为基于所述运算放大器的输出电压，向第三节点提供第一参考电流以及向第四节点提供第二参考电流；以及第二可变电阻器，连接在所述第一节点和所述第三节点之间，所述第二可变电阻器具有与所述第一可变电阻器的第一电阻值成比例的第二电阻值，并且其中，所述第一和第二参考电压基于所述第一节点的第一节点电压和所述第一可变电阻器两端的电压来确定，以及其中，所述参考电压从所述第三节点输出。

15.如权利要求14所述的温度传感器，其中，所述第一晶体管包括第一双极结型晶体管BJT，所述第二晶体管包括第二BJT，并且

所述第一晶体管的第一电流是所述第一BJT的发射极电流。

16.根据权利要求14所述的温度传感器，其中：所述电流源包括多个PMOS晶体管，所述多个PMOS晶体管中的每个PMOS晶体管具有连接到所述运算放大器的输出端子的栅极，并且其中，所述多个PMOS晶体管中的每个PMOS晶体管的宽度与长度的尺寸比基于所述第一晶体管的电流特性的改变来调整。

17.一种集成电路，包括：

参考电压产生电路，被配置为提供参考电压；和内部电路，被配置为基于所述参考电压来操作，其中，所述参考电压产生电路包括：

运算放大器，包括连接到第一节点的第一输入端子和连接到第二节点的第二输入端子；

第一晶体管，连接在接地端子和所述第一节点之间，其中第一电流在所述第一晶体管中流动；

第二晶体管，连接到所述接地端子；

第一可变电阻器，连接在所述第二晶体管和所述第二节点之间，所述第一可变电阻器具有第一电阻值，所述第一电阻值用于基于由形成所述第一晶体管的工艺的变化引起的所述第一晶体管的电流特性的改变来调整所述第一电流；

电流源，被配置为基于所述运算放大器的输出电压，向第三节点提供第一参考电流以及向第四节点提供第二参考电流；以及第二可变电阻器，连接在所述第一节点和所述第三节点之间，所述第二可变电阻器具有与所述第一可变电阻器的第一电阻值成比例的第二电阻值，其中，所述参考电压产生电路基于所述第一节点的电压和所述第一可变电阻器两端的电压提供所述参考电压，以及其中，所述参考电压从所述第三节点输出。

18.如权利要求17所述的集成电路，其中，所述第一晶体管包括第一双极结型晶体管BJT，所述第二晶体管包括第二BJT，并且

所述第一晶体管的第一电流是所述第一BJT的发射极电流。

说明书

参考电压产生电路和包括其的集成电路

[0001] 相关申请的交叉引用

[0002] 本申请要求分别于2017年11月17日和2018年9月17日在韩国知识产权局提交的韩国专利申请No.10‑2017‑0154194和No.10‑2018‑0111030的权益，其公开内容通过引用全部并入本文。

技术领域

[0003] 本发明构思涉及集成电路，更具体地，涉及参考电压产生电路、包括该参考电压产生电路的温度传感器、包括该参考电压产生电路的集成电路和校正该集成电路中包括的双极结型晶体管(Bipolar Junction Transistor，BJT)的电流以使其具有设计值或期望值的方法。

背景技术

[0004] 集成电路中的元件可以具有取决于温度的特性。例如，晶体管的阈值电压可以在晶体管的环境温度升高或降低时变化。集成电路可以包括用于感测集成电路温度的温度传感器，并且可以基于温度代码提供对取决于温度的元件的特性进行补偿的功能。

[0005] 在集成电路中，参考电压可以用于各种目的，并且随着参考电压的准确度的提高，集成电路的正常操作可以被确保，或者集成电路的性能可以被提高。对于集成电路的具有随着集成电路的温度升高或降低而改变的特性的元件，还可以产生基于温度的改变而变化的参考电压。当集成电路的温度改变引起集成电路的参考电压变化而导致参考电压不准确时，可能发生集成电路故障。

发明内容

[0006] 本发明构思的一些方面提供参考电压产生电路，其中，尽管形成参考电压产生电路的一个或多个元件(例如，晶体管)的工艺发生变化，但是也可以提高参考电压的精确度。本发明构思的其他方面提供：包括该参考电压产生电路的温度传感器、包括该参考电压产生电路的集成电路和校正该集成电路中包括的双极结型晶体管(BJT)的电流以使其具有设计值或期望值的方法。

[0007] 根据本发明构思的一方面，提供了一种参考电压产生电路，该参考电压产生电路包括：运算放大器，包括连接到第一节点的第一输入端子，并且还包括连接到第二节点的第二输入端子；第一晶体管，连接在接地端子和第一节点之间，其中第一电流在第一晶体管中流动；第二晶体管，连接到接地端子；和第一可变电阻器，连接在第二晶体管和第二节点之间，该第一可变电阻器具有用于基于由形成第一晶体管的工艺的变化导致的第一晶体管的电流特性的改变来调整第一电流的第一电阻值，其中参考电压产生电路基于第一节点的电压和第一可变电阻器两端的电压提供参考电压。

[0008] 根据本发明构思的另一方面，提供了一种温度传感器，该温度传感器包括：参考电压产生电路，被配置为产生与温度无关的恒定的第一和第二参考电压；第一电压产生电路，被配置为基于第二参考电压产生与温度成比例的第一电压；和模数转换器(Analog‑To‑Digital Converter，ADC)，被配置为基于第一参考电压和第一电压产生数字温度信号。参考电压产生电路包括：运算放大器，其具有连接到第一节点的第一输入端子，并且具有连接到第二节点的第二输入端子；第一晶体管，连接在接地端子和第一节点之间，其中第一电流在第一晶体管中流动；第二晶体管，连接到接地端子；和第一可变电阻器，连接在第二晶体管和第二节点之间，该第一可变电阻器具有用于基于由形成第一晶体管的工艺的变化导致的第一晶体管的电流特性的改变来调整第一电流的第一电阻值，并且第一和第二参考电压基于第一节点的电压和第一可变电阻器两端的电压而确定。

[0009] 根据本发明构思的又一方面，提供了一种集成电路，包括：参考电压产生电路，被配置为提供参考电压；内部电路，被配置为基于参考电压操作。参考电压产生电路包括：运算放大器，包括连接到第一节点的第一输入端子，并且还包括连接到第二节点的第二输入端子；第一晶体管，连接在接地端子和第一节点之间，其中第一电流在第一晶体管中流动；第二晶体管，连接到接地端子；第一可变电阻器，连接在第二晶体管和第二节点之间，该第一可变电阻器具有用于基于由形成第一晶体管的工艺的变化导致的第一晶体管的电流特性的变化来校正第一电流的第一电阻值。参考电压产生电路基于第一节点的电压和第一可变电阻器两端的电压提供参考电压。

[0010] 根据本发明构思的又一方面，提供了一种校正集成电路的电流的方法。该集成电路包括：第一双极结型晶体管(BJT)和第二BJT，各自连接到接地端子；第一可变电阻器，串联连接到第二BJT。集成电路基于第一可变电阻器两端的电压产生参考电压。该方法包括感测由形成第一BJT的工艺的变化引起的第一BJT的电流特性的变化，以及基于感测到的电流特性的变化改变第一可变电阻器的第一电阻值，使得第一BJT的发射极电流具有最佳值。

[0011] 根据本发明构思的再一方面，提供了一种设备，包括：运算放大器，具有连接到第一节点的第一输入端子，并且具有连接到第二节点的第二输入端子；第一晶体管，具有连接到第一节点的第一端子，并且具有连接到接地节点的第二端子，并且具有控制端子，其中第一电流在第一晶体管的第一端子中流动；第二晶体管，具有第一端子，并具有连接到接地节点的第二端子，并且具有连接到第一晶体管的控制端子的控制端子；第一可变电阻器，连接在第二晶体管的第一端子和第二节点之间，该第一可变电阻器具有用于根据形成第一晶体管的工艺的变化导致的第一晶体管的电流特性的变化来调整第一电流的第一电阻值调整；第二可变电阻器，连接在第一节点和作为设备输出的第三节点之间，其中，设备被配置为输出第三节点处的参考电压，作为第一晶体管的第一端子与控制端子之间的电压和第二可变电阻器两端的电压之和。

附图说明

[0012] 通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例。

[0013] 图1是示出集成电路的实施例的框图。

[0014] 图2是示出参考电压产生电路的实施例的电路图。

[0015] 图3是示出关于图2的第一双极结型晶体管(BJT)的发射极电流的ΔVBE扩展特性的示例的曲线图。

[0016] 图4是示出关于图2的第一BJT的发射极电流的ΔVBE扩展特性的另一示例的曲线图。

[0017] 图5、图6和图7示出了可变电阻器的实施例。

[0018] 图8是示出参考电压产生电路的实施例的电路图。

[0019] 图9是示出调整集成电路中包括的BJT的电流的方法的实施例的流程图。

[0020] 图10是示出包括参考电压产生电路的实施例的电压调整器电路的电路图。

[0021] 图11是示出包括参考电压产生电路的实施例的温度传感器的框图。

[0022] 图12是示出包括温度传感器的实施例的移动设备的框图。

[0023] 图13是示出包括参考电压产生电路的实施例的存储设备的框图。

具体实施方式

[0024] 图1是示出集成电路IC的实施例的框图。

[0025] 参考图1，集成电路IC可以包括参考电压产生电路10和内部电路20。参考电压产生电路10可以提供内部电路20的操作所需的参考电压VREF。内部电路20可以是用于在集成电路IC中执行特定操作的知识产权(Intellectual Property，IP)核或块。

[0026] 参考电压产生电路10的示例可以包括带隙参考(Band Gap Reference，BGR)电路。BGR电路可以产生与源电压和温度改变无关的特定电压。具体地，基于与温度成比例的第一电压和与温度成反比的第二电压，BGR电路可以产生与温度改变无关的特定电压。通常，BGR电路可以包括双极结型晶体管(BJT)，并且由于半导体工艺的缩放，可能出现与形成BJT相关联的工艺的变化(本文称为BJT的“工艺变化”)。例如，BJT的电流特性(例如，发射极电流特性)可能由于工艺变化而变化，导致参考电压VREF的精确度度或准确度降低。因此，需要一种尽管工艺变化仍然保持BJT的电流特性恒定或几乎恒定的方法。

[0027] 图2是示出参考电压产生电路10的实施例的电路图。

[0028] 参考图2，参考电压产生电路10可以包括电流源11、第一和第二晶体管Q1和Q2、第一至第三可变晶体管R1至R3、以及运算放大器12。例如，第一和第二晶体管Q1和Q2中的每一个可以实施为BJT。在下文中，第一和第二晶体管Q1和Q2可以分别称为第一BJT Q1和第二BJT Q2。

[0029] 电流源11可以包括多个P沟道金属氧化物半导体(P‑Channel Metal Oxide Semiconductor，PMOS)晶体管M1a、M2a、M3a、M1b、M2b和M3b以及多个开关SW1a、SW2a、SW1b和SW2b。PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b的栅极可以共同连接到运算放大器12的输出端子，因此，PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b可以基于运算放大器12的输出端子的电压电平驱动。

[0030] PMOS晶体管M1a可以通过开关SW1a连接在源极电压端子VDD和第三节点N3之间。PMOS晶体管M2a可以通过开关SW2a连接在源极电压端子VDD和第三节点N3之间。PMOS晶体管M3a可以连接在源极电压端子VDD和第三节点N3之间。在实施例中，可以通过控制开关SW1a和SW2a来调整从电流源11供应的电流。具体地，可以通过控制开关SW1a和SW2a来调整在第二可变电阻器R2中流动的第一参考电流IREF1。例如，通过接通开关SW1a和SW2a中的至少一个，可以增大第一参考电流IREF1。具体地，可以基于第一参考电流IREF1的目标增大量来选择性地接通开关SW1a和SW2a。随着第一参考电流IREF1的目标增大量的增加，接通的开关SW1a和SW2a的数量可以增加。

[0031] PMOS晶体管M1b可以通过开关SW1b连接在源极电压端子VDD和第四节点N4之间。PMOS晶体管M2b可以通过开关SW2b连接在源极电压端子VDD和第四节点N4之间。PMOS晶体管M3b可以连接在源极电压端子VDD和第四节点N4之间。在实施例中，可以通过控制开关SW1b和SW2b来调整从电流源11提供的电流。具体地，可以通过控制开关SW1b和SW2b来调整在第三可变电阻器R3中流动的第二参考电流IREF2。例如，通过接通开关SW1b和SW2b中的至少一个，可以增大第二参考电流IREF2。具体地，可以基于第二参考电流IREF2的目标增大量来选择性地接通开关SW1b和SW2b。随着第二参考电流IREF2的目标增大量的增加，接通的开关SW1b和SW2b的数量可以增加。

[0032] 在图2中，参考电压产生电路10被示为包括六个PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b，但是实施例不限于此。配置电流源11的PMOS晶体管的数量可以有各种改变。并且，在图2中，参考电压产生电路10被示为包括四个开关SW1a、SW2a、SW1b和SW2b，但是当PMOS晶体管的数量改变时，参考电压产生电路10中包括的开关的数量可以有各种改变。此外，在一些实施例中，参考电压产生电路10可以用包括N沟道金属氧化物半导体(N‑Channel Metal Oxide Semiconductor，NMOS)晶体管而不是PMOS晶体管的电流源来实施。

[0033] 第一BJT Q1可以连接在第一节点N1和接地端子GND之间。第二BJT Q2和第一可变电阻器R1可以串联连接在第二节点N2和接地端子GND之间。第二可变电阻器R2可以连接在第一节点N1和第三节点N3之间，第三可变电阻器R3可以连接在第二节点N2和第四节点N4之间。第三节点N3的电压可以作为参考电压或BGR电压VREF输出。在实施例中，第三可变电阻器R3具有与第一可变电阻器R1的第一电阻值成比例的第三电阻值。在实施例中，第二可变电阻器R2的第二电阻值与第三电阻值基本相同。

[0034] 第一BJT Q1可以包括连接到第一节点N1的发射极。并且，第一BJT Q1可以包括连接到接地端子GND的集电极和基极，因此，第一BJT Q1可以实施为二极管连接的晶体管。第一BJT Q1可以具有第一尺寸，并且第一电流IE可以流过第一BJT Q1。在下文中，第一电流IE可以被称为发射极电流。

[0035] 第二BJT Q2可以包括连接到第一可变电阻器R1的发射极。并且，第二BJT Q2可以包括连接到接地端子GND的集电极和基极，因此，第二BJT Q2可以实施为二极管连接的晶体管。第二BJT Q2可以具有大于第一尺寸的第二尺寸，例如，第二尺寸可以大于第一尺寸的n倍(其中n是正实数)。

[0036] 运算放大器12可包括连接到第一节点N1的第一输入端子和连接到第二节点N2的第二输入端子。例如，第一输入端子可以是负输入端子，第二输入端子可以是正输入端子。并且，运算放大器12可以包括连接到电流源11的输出端子。

[0037] 运算放大器12的第一输入端子和第二输入端子的电压电平可以基本相同，因此，第一节点N1的电压电平可以与第二节点N2的电压电平基本相同。在这种情况下，第一节点N1的电压电平可以对应于第一BJT Q1的基极‑发射极电压VBE1，并且第二节点N2的电压电平可以对应于第二BJT Q2的基极‑发射极电压VBE2和第一可变电阻器R1两端的电压△VBE之和。因此，第一可变电阻器R1两端的电压△VBE可以如下式(1)所示：

[0038] △VBE＝VBE1–VBE2   (1)

[0039] 通常，BJT的基极‑发射极电压可以具有与温度成反比的特性。因此，随着温度升高，第一BJT Q1的基极‑发射极电压VBE1可以减小并且可以如下式(2)所示，其中，VT可以是热电压，IS可以是第一BJT Q1的饱和电流，IC可以是集电极电流：

[0040]

[0041] 并且，随着温度增加，第二BJT Q2的基极‑发射极电压VBE2可以减小并且可以如下式(3)所示。

[0042]

[0043] 第二BJT Q2的尺寸可以是第一BJT Q1的尺寸的n倍，因此，第二BJT Q2的基极‑发射极电压VBE2的基于温度的变化可以大于第一BJT Q1的基极‑发射极电压VBE1的基于温度的变化。当将式(2)和(3)代入式(1)时，第一可变电阻器R1两端的电压△VBE可以如下式(4)所示：

[0044] ΔVBE＝VTln n   (4)

[0045] 在这种情况下，热电压VT可以如下式(5)所示：

[0046]

[0047] 这里T可以表示操作温度，k可以表示玻尔兹曼常数，q可以表示电子的电荷量。当将式(5)代入式(4)时，第一可变电阻器R1两端的电压△VBE可以如下式(6)所示：

[0048]

[0049] 因此，随着温度的升高，第一可变电阻器R1两端的电压△VBE可以增大，并且在第一可变电阻器R1中流动的电流可以具有与温度成比例的特性。

[0050] 在参考电压产生电路10中，通过PMOS晶体管M1a、M2a和M3a流到第二可变电阻器R2的第一参考电流IREF1可以与通过PMOS晶体管M1b、M2b和M3b流到第三可变电阻器R3的第二参考电流IREF2相同。因此，参考电压产生电路10可以产生与温度无关的参考电压VREF。在本实施例中，可以将第三节点N3的电压作为参考电压VREF输出。在这种情况下，参考电压VREF可以如下式(7)所示：

[0051] VREF＝VBE1+αΔVBE   (7)

[0052] 在式(7)中，α可以对应于图2的第二可变电阻器R2的第二电阻值“r2”与图1的第一可变电阻器R1的第一电阻值“r1”的比值。(例如，α＝r2/r1)

[0053] 如上所述，参考电压VREF的精确度或准确度可能受△VBE扩展的影响。因此，减小△VBE扩展的影响的方法可以提高参考电压VREF的精确度或准确度。△VBE扩展可以基于第一BJT Q1的发射极电流IE而变化。因此，将第一BJT Q1的发射极电流IE调整到最佳电流区域以使△VBE扩展最小化，可以提高参考电压VREF的精准度或精确度。

[0054] 根据实施例，第一可变电阻器R1的第一电阻值“r1”可以变化，以将第一BJT Q1的发射极电流IE调整到最佳电流区域。在第一可变电阻器R1中流动的电流IR1可以如下式(8)所示：

[0055]

[0056] 在式(8)中，r1可以表示第一可变电阻器R1的第一电阻值。根据实施例，为了将第一BJT Q1的发射极电流IE调整到最佳电流区域，可以将对应于发射极电流IE的电流IR1设置到最佳电流区域，并且可以基于电流IR1调整第一可变电阻器R1的第一电阻值“r1”。在下文中，将参考图3和图4更详细地描述这一点。

[0057] 图3是示出关于图2的第一BJT Q1的发射极电流的ΔVBE扩展特性的示例的曲线图。

[0058] 参考图3，横坐标轴表示第一BJT Q1的发射极电流，纵坐标轴表示ΔVBE扩展。在这种情况下，ΔVBE扩展可以具有相对于发射极电流的二次曲线的形式。这是因为，当发射极电流处于高电流区域时，ΔVBE扩展受到发射极电阻的影响，并且当发射极电流处于低电流区域时，ΔVBE扩展受到漏电流的影响。

[0059] 在下文中，基于第一BJT Q1的发射极电流的ΔVBE扩展可以被称为第一BJT Q1的电流特性。第一曲线31表示初始工艺的ΔVBE扩展，第二曲线32表示在形成BJT时执行的工艺(本文称为“在BJT上执行的工艺”)改变之后的ΔVBE扩展。例如，与第一曲线31相比，第二曲线32的ΔVBE扩展可以完全增加。以这种方式，可以基于改变在BJT上执行的工艺来改变第一BJT Q1的电流特性。

[0060] 如式(7)所示，参考电压VREF可能受到ΔVBE扩展因子α的影响，由此ΔVBE扩展对参考电压VREF的影响可能增大。因此，期望将参考电压产生电路10设计为在BJT的最佳电流区域中操作，以最小化ΔVBE扩展。换句话说，期望将被包括在参考电压产生电路10中的第一BJT Q1的发射极电流IE设置为ΔVBE扩展最低的发射极电流。

[0061] 在第一曲线31中，ΔVBE扩展最低的第一点P1处的发射极电流可以是Ia，并且ΔVBE扩展可以是Va。例如，当Va是1mV并且ΔVBE的目标电平是60mV时，ΔVBE扩展在第一点P1处可以是59mV至61mV。因此，在初始工艺中，第一BJT Q1的发射极电流IE可以相对于ΔVBE扩展最低的第一点P1设置为Ia。在这种情况下，Ia可以被称为初始工艺的最佳发射极电流。

[0062] 然而，在BJT上执行的工艺可以在制造包括参考电压产生电路10的集成电路IC的工艺中改变。换句话说，BJT的工艺变化可能发生。例如，当用于形成图2的PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b的接触长度或掺杂浓度改变时，在BJT上执行的工艺可以被寄生地改变。由于在BJT上执行的工艺改变，因此第一BJT Q1的电流特性可以从第一曲线31改变到第二曲线32。

[0063] 在第二曲线32中，ΔVBE扩展最低的第三点P3处的发射极电流可以是Ib，并且ΔVBE扩展可以是Vb。例如，当Vb是10mV并且ΔVBE的目标电平是60mV时，ΔVBE在第三点P3处可以是50mV至70mV。例如，在工艺改变之后，当基于初始工艺的最佳发射极电流Ia设计参考电压产生电路10时，ΔVBE扩展可以是大于Vb的Vc。因此，从参考电压产生电路10输出的参考电压VREF的精确度或准确度可能降低。如上所述，由于在BJT上执行的工艺改变，因此最佳电流区域可能改变为与初始设计的最佳电流区域不同，导致参考电压VREF的精确度或准确度降低。

[0064] 参考图2和图3，第一可变电阻器R1的第一电阻值“r1”可以变化，以便在工艺改变之后将发射极电流IE从初始工艺中设置的Ia调整为Ib。在这种情况下，可以减小发射极电流IE的最佳区域，因此，与初始设置值相比，第一可变电阻器R1的第一电阻值“r1”可以增加。在相关技术中，在工艺改变之后，初始工艺的ΔVBE扩展的最低点P1可以改变为第二点P2，而不是第二曲线32的最低点。然而，根据本实施例，在工艺改变之后，初始工艺的ΔVBE扩展的最低点P1可以改变为对应于第二曲线32的最低点的第三点P3。

[0065] 图4是示出关于图2的第一BJT Q1的发射极电流的ΔVBE扩展特性的另一示例的曲线图。

[0066] 参考图4，横坐标轴表示第一BJT Q1的发射极电流，纵坐标轴表示ΔVBE工艺扩展。第一曲线31表示初始工艺的ΔVBE扩展，第二曲线41表示工艺改变之后的ΔVBE扩展。例如，第二曲线41可以比第一曲线31更向左移。然而，这仅仅是一个实施例。在其他实施例中，工艺改变之后的ΔVBE扩展可以比第一曲线31更向右移。在下文中，将主要描述与图3的差异。

[0067] 在第一曲线31中，在ΔVBE扩展最低的第一点P1处的发射极电流可以是Ia，并且ΔVBE扩展可以是Va。在第二曲线41中，在ΔVBE扩展最低的第三点P3'处的发射极电流可以是Ib'，并且ΔVBE扩展可以是Va。例如，在工艺改变之后，当基于初始工艺的最佳发射极电流Ia设计参考电压产生电路10时，ΔVBE扩展可以是大于Va的Vd。因此，从参考电压产生电路10输出的参考电压VREF的精确度或准确度可能降低。如上所述，由于在BJT上执行的工艺改变，因此最佳电流区域可能改变为与初始设计的最佳电流区域不同，导致参考电压VREF的精确度或准确度降低。

[0068] 参考图2和图4，第一可变电阻器R1的第一电阻值“r1”可以变化，以便在工艺改变之后将初始工艺中设置的发射极电流IE从Ia调整到Ib'。在这种情况下，可以减小发射极电流IE的最佳区域，因此，与初始设置值相比，第一可变电阻器R1的第一电阻值“r1”可以增加。在相关技术中，在工艺改变之后，初始工艺的ΔVBE扩展的最低点P1可以改变为第二点P2'，而不是第二曲线41的最低点。然而，根据本实施例，在工艺改变之后，初始工艺的ΔVBE扩展的最低点P1可以改变为对应于第二曲线41的最低点的第三点P3'。

[0069] 如上文参照图3和图4所述，由于在BJT上执行的工艺改变，因此BJT的电流特性可能改变，因此，当基于在初始工艺中设置的最佳发射极电流来设计参考电压产生电路10时，ΔVBE扩展可能增加，导致参考电压VREF的精确度或准确度降低。因此，根据本实施例，为了反映由于在BJT上执行的工艺的改变引起的最佳电流区域的移动，可以调整第一可变电阻器R1的第一电阻值“r1”，从而调整第一BJT Q1的发射极电流IE。

[0070] 再次参考图2，根据实施例，第一可变电阻器R1的第一电阻值“r1”可以改变，因此，第二可变电阻器R2的第二电阻值“r2”也可以改变。如上所解释的，在式(7)中，α可以对应于第二可变电阻器R2的第二电阻值“r2”与第一可变电阻器R1的第一电阻值“r1”的比值(例如，α＝R2/R1)。然而，如上所述，当第一可变电阻器R1的第一电阻值“r1”变化以最小化由工艺变化引起的ΔVBE扩展时，α可以改变，并且参考电压VREF可以变化。换句话说，当第一可变电阻器R1的第一电阻值“r1”被校正时，第二电阻值“r2”与第一电阻值“r1”的比值(例如，α＝r2/r1)可以改变，作为温度的函数的从参考电压产生电路10输出的参考电压VREF可以改变。因此，根据实施例，当第一可变电阻器R1的第一电阻值“r1”变化时，可以改变第二可变电阻器R2的第二电阻值“r2”，以便保持预先设计的比值“r2/r1”。

[0071] 此外，根据实施例，电流源11中包括的PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b中的每一个的宽度“W”与长度“L”的尺寸比“W/L”可以改变。具体地，用PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b实施的电流源11的偏置点可以基于发射极电流IE的变化而改变。例如，可以改变PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b中的每一个的漏极‑源极电压裕度或栅极‑源极电压裕度，从而改变PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b中的每一个的尺寸比(即，PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b中的每一个的宽度“W”与长度“L”的尺寸比“W/L”)，以恢复先前设计的偏置点。

[0072] 如上所述，根据实施例，在参考电压产生电路10中，当第一和第二BJT Q1和Q2中的至少一个的工艺发生变化时，ΔVBE扩展可能增加，因此，为了最小化ΔVBE扩展的增加，第一BJT Q1的发射极电流IE可以移动到最佳电流区域。因此，尽管第一和第二BJT Q1和Q2中的至少一个的工艺发生变化，参考电压产生电路10仍然可以提供高精确度或高准确度的参考电压VREF。

[0073] 图5示出了可变电阻器50的实施例。

[0074] 参考图5，可变电阻器50可以对应于图2的第一至第三可变电阻器R1至R3中的任何一个或多个。可变电阻器50可以包括多个电阻器R1至R3和多个开关SW11至SW14。电阻器R10可以连接在第一节点Na和第二节点Nb之间，电阻器R11和开关SW11可以串联连接在第一节点Na和第二节点Nb之间，电阻器R12和开关SW12可以串联连接在第一节点Na和第二节点Nb之间，电阻器R13和开关SW13可以串联连接在第一节点Na和第二节点Nb之间，电阻器R14和开关SW14可以串联连接在第一节点Na和第二节点Nb之间。然而，实施例不限于此，并且在其他实施例中电阻器和开关的数量可以有各种改变。

[0075] 根据本实施例，为了减小由工艺变化引起的BJT的电流特性改变，可以将可变电阻器50改变为具有与初始设计值不同的电阻值。因此，可变电阻器50的电阻值可以通过控制开关SW11至SW14的接通/关断而变化。换句话说，可以接通/关断开关SW11至SW14以产生可变电阻器50的期望或目标电阻值。例如，随着期望或目标电阻值减小，开关SW11至SW14中的接通的开关的数量可以增加。

[0076] 图6示出了可变电阻器60的另一实施例。

[0077] 参考图6，可变电阻器60可以对应于图2的第一至第三可变电阻器R1至R3中的任何一个或多个。可变电阻器60可以包括多个电阻器R21至R24和多个开关SW21至SW24。多个电阻器R21至R24可以串联连接在第一节点Na和第二节点Nb之间，开关SW21可以并联连接在电阻器R21两端，开关SW22可以并联连接在电阻器R22两端，开关SW23可以并联连接在电阻器R23两端，并且开关SW24可以并联连接在电阻器R24两端。然而，实施例不限于此，并且在其他实施例中电阻器和开关的数量可以各种改变。

[0078] 根据本实施例，为了减小由工艺变化引起的BJT的电流特性变化，可以将可变电阻器60改变为具有与初始设计值不同的电阻值。因此，可变电阻器60的电阻值可以通过控制开关SW21至SW24的接通/关断而变化。换句话说，可以接通/关断开关SW21至SW24以产生可变电阻器60的期望或目标电阻值。

[0079] 图7示出了可变电阻器70的又一个实施例。

[0080] 参考图7，可变电阻器70可以对应于图2的第一至第三可变电阻器R1至R3中的任何一个或多个。可变电阻器70可以包括多个电阻器R30至R32和R40至R42以及多个开关SW31、SW32、SW41和SW42。电阻器R30和R40可以串联连接在第一节点Na和第二节点Nb之间，电阻器R31和开关SW31可以并联连接在电阻器R30两端，电阻器R32和开关SW32也可以并联连接在电阻器R30两端。并且，电阻器R41和开关SW41可以并联连接在电阻器R40两端，电阻器R42和开关SW42也可以并联连接在电阻器R40两端。然而，实施例不限于此，并且在其他实施例中电阻器和开关的数量可以各种改变。

[0081] 根据本实施例，为了减小由工艺变化引起的BJT的电流特性变化，可以将可变电阻器70改变为具有与初始设计值不同的电阻值。因此，可变电阻器70的电阻值可以通过控制开关SW31、SW32、SW41和SW42的接通/关断而变化。换句话说，可以接通/关断开关SW31、SW32、SW41和SW42以产生可变电阻器70的期望或目标电阻值。

[0082] 图8是示出参考电压产生电路10a的实施例的电路图。

[0083] 参考图8，参考电压产生电路10a可以包括电流源11、第一和第二晶体管Q1a和Q2a、第一至第三可变晶体管R1至R3、和运算放大器12。在下文中，第一和第二晶体管Q1a和Q2a可以分别称为第一BJT Q1a和第二BJT Q2a。根据本实施例的参考电压产生电路10a可以对应于图2的参考电压产生电路10的修改，并且将省略重复的描述。

[0084] 第一BJT Q1a可以连接在第一节点N1和接地端子GND之间。第二BJT Q2a和第一可变电阻器R1可以串联连接在第二节点N2和接地端子GND之间。第二可变电阻器R2可以连接在第一节点N1和第三节点N3之间，第三可变电阻器R3可以连接在第二节点N2和第四节点N4之间。第三节点N3的电压可以作为参考电压或BGR电压VREF输出。

[0085] 第一BJT Q1a可以包括连接到第一节点N1的集电极和基极，因此，第一BJT Q1a可以实施为二极管连接的晶体管。并且，第一BJT Q1a可以包括连接到接地端子GND的发射极。第一BJT Q1a可以具有第一尺寸，并且第一电流IE可以流过第一BJT Q1a。在下文中，第一电流IE可以被称为发射极电流。

[0086] 第二BJT Q2a可以包括连接到第一可变电阻器R1的集电极和基极，因此，第二BJT Q2a可以实施为二极管连接的晶体管。并且，第二BJT Q2a可以包括连接到接地端子GND的发射极。第二BJT Q2a可以具有大于第一尺寸的第二尺寸，例如，第二尺寸可以大于第一尺寸的n(其中n是正实数)倍。

[0087] 图9是示出调整集成电路中包括的BJT的电流的方法的实施例的流程图。

[0088] 参考图9，根据本实施例的校正BJT的电流的方法可以对应于当通过改变在BJT上执行的工艺来改变BJT的电流特性时校正BJT的电流的方法。例如，可以在发布集成电路的产品之前执行根据本实施例的方法。在下文中，将参考图2和图9描述根据本实施例的校正BJT的电流的方法。

[0089] 在操作S110中，可以感测由BJT的工艺变化引起的BJT的电流特性的改变。例如，由于工艺变化或在BJT上执行的工艺的改变，BJT的发射极电流的ΔVBE扩展可以如图3和图4中那样改变。因此，可以通过感测由BJT的发射极电流的变化引起的ΔVBE扩展的变化来感测BJT的电流特性的改变。

[0090] 在操作S130中，第一可变电阻器R1的第一电阻值“r1”可以基于感测到的电流特性的改变而变化。在这种情况下，第一可变电阻器R1的第一电阻值“r1”可以变化，以使BJT的发射极电流具有最佳值。例如，与在图3的第三点P3或图4的第三点P3'一样，第一可变电阻器R1的第一电阻值“r1”可以变化以设置对应于ΔVBE扩展的最低点的发射极电流。

[0091] 在操作S150中，第二可变电阻器R2的第二电阻值“r2”可以变化，以与第一电阻值“r1”成比例。如式(7)所示，参考电压VREF可以基于第二可变电阻器R2的第二电阻值“r2”与第一可变电阻器R1的第一电阻值“r1”的比值而变化。因此，当在操作S130中第一电阻值“r1”变化时，可以改变第二可变电阻器R2的第二电阻值“r2”以保持预先设计的比值“r2/r1”。

[0092] 在操作S170中，可以调整电流源11中包括的PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b中的每一个的宽度“W”与长度“L”的尺寸比“W/L”。用PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b实施的电流源11的偏置点可以基于发射极电流的变化而改变，因此，可以通过调整PMOS晶体管M1a、M2a、M3a、M1b、M2b和M3b中的每一个的宽度“W”与长度“L”的尺寸比“W/L”来恢复先前设计的偏置点。

[0093] 图10是示出包括参考电压产生电路的实施例的电压调节器电路100的电路图。

[0094] 参考图10，电压调节器电路100可以包括参考电压产生电路110、放大器30、以及多个电阻器Rf和Rs。例如，参考电压产生电路110可以像图2或8中所示的参考电压产生电路10或10a那样实施。由放大器30产生的输出电压Vout可以如下式(9)所示：

[0095]

[0096] 因此，电压调节器电路100可以控制电阻器Rf和Rs的电阻值以产生具有期望电压电平的输出电压Vout。

[0097] 图11是示出包括参考电压产生电路的实施例的温度传感器200的框图。

[0098] 参考图11，温度传感器200可以包括参考电压产生电路210、第一电压产生电路220和模数转换器(Analog‑to‑Digital Converter，ADC)230。例如，参考电压产生电路210可以类似于图2或8中所示的参考电压产生电路10或10a那样实施。参考电压产生电路210可以产生与温度无关或几乎与温度无关的第一和第二参考电压VREF1和VREF2。在实施例中，第一和第二参考电压VREF1和VREF2可以具有彼此不同的电压电平。例如，第一参考电压VREF1可以具有大于第二参考电压VREF2的电压电平的电压电平。

[0099] 可以将第一参考电压VREF1提供给ADC 230，并且可以将第二参考电压VREF2提供给第一电压产生电路220。在实施例中，通过使用BGR电路，参考电压产生电路210可以具有第一和第二参考电压VREF1和VREF2，尽管温度发生变化但第一和第二参考电压VREF1和VREF2仍具有一定的电压电平。

[0100] 第一电压产生电路220可以基于第二参考电压VREF2产生与温度成比例的第一电压VPTAT。第一电压产生电路220可以产生与温度成反比的内部电压，并且可以根据第二参考电压VREF2和内部电压产生第一电压VPTAT。第一电压产生电路220可以从第二参考电压VREF2中减去内部电压来产生与温度成比例的第一电压VPTAT。

[0101] ADC 230可以基于第一参考电压VREF1和与温度成比例的第一电压VPTAT产生数字温度信号DTEMP。数字温度信号DTEMP可以被提供为关于包括温度传感器200的移动设备(例如，图12的设备300)的温度信息。ADC 230可以包括比较器232、控制逻辑234和数模转换器(Digital‑to‑Analog Converter，DAC)236。

[0102] 比较器232可将第一电压VPTAT与从DAC 236提供的第二电压VDAC进行比较，并且可以将比较结果输出到控制逻辑234。控制逻辑234可以基于比较器232的比较结果产生第一控制码DADDR，并且可以将第一控制码DADDR提供给DAC 236。响应于第一控制码DADDR，DAC 236可以基于第一参考电压VREF1产生第二电压VDAC。控制逻辑234可以产生第一控制码DADDR，其允许第二电压VDAC的电平等于第一电压VPTAT的电平，并且控制逻辑234可以产生与第一控制码DADDR对应的数字温度信号DTEMP。

[0103] ADC 230可以重复将第一电压VPTAT的电平与第二电压VDAC的电平进行比较的操作，直到第一电压VPTAT的电平变得等于第二电压VDAC的电平，从而根据比较结果产生第一控制码DADDR，并且基于第一控制码DADDR改变第二电压VDAC的电平。

[0104] 根据实施例，通过使用逐次逼近寄存器(Successive Approximation Register，SAR)，ADC 230可以基于比较器232的比较结果来估计要由比较器232比较的第二电压VDAC。在这种情况下，ADC 230可以称为SAR ADC。在这种情况下，SAR ADC 230可以在从最高有效位到最低有效位的方向上执行校正，以将第二电压VDAC C近似到第一电压VPTAT，并且SAR ADC 230可以产生最接近第一电压VPTAT的数字温度信号DTEMP。

[0105] 由于在BJT上执行的工艺的改变引起BJT的电流特性的改变，可以降低温度传感器200的精确度以准确地感测温度改变。具体地，当参考电压产生电路210产生具有可能由于在BJT上执行的工艺的改变而导致的减小的精确度或准确度的参考电压时，那么可以降低温度传感器200的精确度。然而，根据本实施例，参考电压产生电路210可以如图2或图8所示那样实施，并且可以校正参考电压产生电路210中包括的BJT的发射极电流。因此，可以提高温度传感器200的精确度或准确度。

[0106] 图12是示出包括温度传感器的实施例的移动设备300的框图。

[0107] 参考图12，移动设备300可以包括通信单元310、控制器320、存储器单元330和触摸显示单元340。通信单元310可以通过天线发送或接收输入/输出的数据的无线信号，或者可以通过通用串行总线(Universal Serial Bus，USB)端口发送或接收与其连接的计算机系统的数据。控制器320可以控制和处理移动设备300的整体操作。

[0108] 存储器单元330可以存储用于移动设备300的整体操作的各种程序和数据。存储器单元330可以包括至少一个动态随机存取存储器(Dynamic Random Access Memory，DRAM)331和至少一个非易失性存储器332。DRAM 331可以根据控制器320的控制，暂时存储通过移动设备300的处理获得的数据。非易失性存储器332可以包括至少一个闪存。非易失性存储器332可以下载移动设备300的引导加载程序和操作系统(Operating System，OS)，并且可以执行移动设备300的大容量存储功能。非易失性存储器332可以是使用安全数字/多媒体卡(Secure Digital/Multi‑Media Card，SD/MMC)接口协议的嵌入式存储器卡。非易失性存储器332可以通过SD/MMC接口接收存储在DRAM 331中的数据，并且可以存储接收到的数据。

[0109] 触摸显示单元340可以包括显示面板，该显示面板显示当正在执行移动设备300的操作时产生的数字、字符和状态信息。触摸显示单元340可以根据控制器320的控制来显示存储在非易失性存储器332中的内容列表和版本信息。显示面板可以用诸如包括多个发光设备的有机发光显示面板、液晶显示面板等的平面显示面板来实施。

[0110] 由于移动设备300的操作速度增大并且多个元件集成到移动设备300中，因此移动设备300中可能产生很多热量。为了使移动设备300能够稳定地操作而不会热失控，需要在移动设备300上执行温度管理或温度监视。并且，在存储器单元的电荷由于漏电流而丢失之前，存储器单元330的DRAM 331可以执行刷新操作以感测和重写数据。DRAM 331的漏电流可能具有在低温时减小并且在高温时增大的温度依赖性。DRAM 331可以改变刷新操作，使得刷新周期在低温时被设置为较长并且在高温时被设置为较短，从而降低DRAM 331的功耗。为此，需要用于准确地感测温度改变的温度传感器200。

[0111] 在移动设备300中，控制器320可以包括温度传感器200，并且温度传感器200可以感测移动设备300的内部温度。温度传感器200可以包括参考电压产生电路210，并且参考电压产生电路210可以基本上类似于图2或图8所示的参考电压产生电路10或10a那样实施。根据实施例，温度传感器200可以被包括在移动设备300的除控制器320之外的另一元件(例如，通信单元310、存储器单元330或触摸显示单元340)中。根据另一实施例，温度传感器200可以作为移动设备300的单独集成电路提供。

[0112] 图13是示出包括参考电压产生电路的实施例的存储设备400的框图。

[0113] 参考图13，存储设备400可以被配置为是基于闪存的存储系统的固态驱动器(Solid State Drive，SSD)，并且可以包括控制器410和存储单元420。存储单元420可以被配置有诸如闪存的非易失性存储器。

[0114] 控制器410可以包括主机接口411、处理器412、存储器413和闪存接口414。处理器412可以包括参考电压产生电路415。参考电压产生电路415可以基本上类似于图2或图8所示的参考电压产生电路10或10a那样实施。根据实施例，参考电压产生电路415可以不被包括在控制器410中，并且可以被包括在主机接口411、处理器412、存储器413或闪存接口414中。

[0115] 可以在存储单元420和控制器410之间提供一个或多个通道(例如，k(其中k是正整数)个通道CH1到CHk)。通道CH1到CHk可以电连接到多个闪存421至423。根据实施例，通道CH1至CHk中的一个可以连接到相同类型的存储器，而其他通道可以连接到不同类型的存储器或相同类型的存储器。

[0116] 主机接口411可以通过高速总线在彼此连接的主机和存储设备400之间进行接口数据交换。主机接口411的总线格式的示例可以包括通用串行总线(universal serial bus，USB)、小型计算机系统接口(Small Computer System Interface，SCSI)、外围组件高速互连(Peripheral Component Interconnection Express，PIC‑E)、高级技术附件(Advanced Technology Attachment，ATA)、并行ATA(Parallel‑ATA，PATA)、串行ATA(Serial‑ATA，SATA)和串行连接SCSI(Serial Attached SCSI，SAS)。主机接口411可以从主机接收控制命令或数据。并且，主机接口411可以通过内部总线将从主机输出的控制命令或数据传送到处理器412。

[0117] 处理器412可以控制存储设备400的整体操作。处理器412可以控制主机和主机接口411之间的数据交换。处理器412可以整体控制存储设备400以允许存储设备400基于从主机输出的控制命令执行操作。处理器412可以通过内部总线从主机接收控制命令或数据。处理器412可以控制存储设备400将与控制命令相对应的数据存储在存储器413或闪存421至423中。

[0118] 处理器412可以通过使用由参考电压产生电路415产生的且无论温度如何改变都是恒定的参考电压来控制存储设备400的操作。具体地，参考电压产生电路415可以包括BJT，并且当BJT的电流特性由于在BJT上执行的工艺的改变而改变时，参考电压产生电路415可以基于BJT的改变的电流特性自适应地调整第一可变电阻器的第一电阻值。因此，尽管在BJT上执行的工艺改变了，参考电压产生电路415仍然可以产生恒定的参考电压。

[0119] 存储器413可以被提供为处理器412的临时存储空间。存储器413可以包括存储用于控制处理器412的操作的程序代码的非易失性存储器(例如，引导只读存储器(Read‑Only Memory，ROM))，并且还可以包括存储在主机和处理器412之间交换的数据的易失性存储器(例如，DRAM或静态随机存取存储器(Static Random Access Memory，SRAM))。这里，DRAM可以用作高速缓冲存储器或写入缓冲器存储器。

[0120] 如上所述，尽管形成BJT的工艺变化，但是可以将集成电路中包括的BJT的发射极电流调整或“校正”到最佳电流区域，从而提高包括BJT的温度传感器或者参考电压产生电路的精确度。具体地，当集成电路中包括的BJT的工艺发生变化时，集成电路中包括的第一可变电阻器的第一电阻值可以变化，因此，可以将BJT的发射极电流调整或“校正”到最佳电流区域。并且，可以基于第一可变电阻器的第一电阻值的变化来调整集成电路中包括的第二可变电阻器的第二电阻值，从而保持参考电压的温度依赖性。此外，可以调整集成电路中包括的电流源的PMOS晶体管的尺寸比，从而保持电流的尺寸比。

[0121] 尽管已经参考本发明构思的实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。在本说明书和所附的权利要求中，当两个或多个电流、两个或多个电压、两个或多个电阻、或者两个或多个其他值被说成彼此“基本上”相同或“基本上相等”时，其意味着两个或多个电流、两个或多个电压，两个或多个电阻、或者两个或多个其他值在彼此的10％之内。