半导体结构及其形成方法

摘要

一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底上具有功能层，所述功能层内具有多个凹槽，相邻所述凹槽之间的功能层定义为有源区；形成刻蚀停止层，所述刻蚀停止层至少位于所述凹槽垂直延伸方向相对设置的侧壁上；在侧壁上形成有所述刻蚀停止层的凹槽内形成隔离结构。在所述隔离结构朝向所述有源区的侧壁上设置刻蚀停止层，所以所述刻蚀停止层能够在后续形成外延层的过程中，保护相邻有源区之间的隔离结构，防止开口宽度变大，从而增大后续所形成相邻外延层之间隔离结构的厚度，改善相邻外延层之间距离过小而引起的桥接问题，进而改善所形成半导体结构的制造良率和器件性能。

权利要求

1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有功能层，所述功能层内具有多个凹槽，相邻所述凹槽之间的功能层定义为有源区；

形成刻蚀停止层，所述刻蚀停止层至少位于所述凹槽垂直延伸方向相对设置的侧壁上；

在侧壁上形成有所述刻蚀停止层的凹槽内形成隔离结构；

形成所述隔离结构之后，在所述刻蚀停止层的保护下，在所述有源区内形成开口，所述开口的至少部分侧壁露出所述刻蚀停止层；

在侧壁露出所述刻蚀停止层的开口内形成填充满所述开口的外延层。

2.如权利要求1所述的形成方法，其特征在于，所述凹槽贯穿所述功能层，所述凹槽底部露出所述衬底；

所述刻蚀停止层还延伸至所述凹槽底部所露出的衬底上。

3.如权利要求1所述的形成方法，其特征在于，所述刻蚀停止层材料的致密度大于所述隔离结构材料的致密度。

4.如权利要求1或3所述的形成方法，其特征在于，所述刻蚀停止层的材料为氮化硅，所述隔离结构的材料为氧化硅。

5.如权利要求1所述的形成方法，其特征在于，所述刻蚀停止层的厚度在 到范围内。

6.如权利要求1所述的形成方法，其特征在于，通过原子层沉积或者炉管的方式形成所述刻蚀停止层。

7.如权利要求1所述的形成方法，其特征在于，提供衬底之后，形成所述刻蚀停止层之前，还包括：在所述凹槽的侧壁和底部形成线性氧化层；

所述刻蚀停止层位于所述线性氧化层上。

8.如权利要求1所述的形成方法，其特征在于，在所述有源区内形成开口之后，形成所述外延层之前，还包括：对所述开口的底部和侧壁进行清洗处理。

9.如权利要求8所述的形成方法，其特征在于，所述清洗处理对所述刻蚀停止层的刻蚀速率小于所述清洗处理对所述隔离结构的刻蚀速率。

10.如权利要求8所述的形成方法，其特征在于，通过氢氟酸对所述开口的底部和侧壁进行清洗处理。

11.一种半导体结构，其特征在于，包括：衬底；

功能层，所述功能层位于所述衬底上；

隔离结构，所述隔离结构位于所述功能层内，相邻所述隔离结构之间的功能层定义为有源区；

刻蚀停止层，所述刻蚀停止层至少位于所述隔离结构朝向所述有源区的侧壁上；

外延层，所述外延层位于所述有源区内，所述刻蚀停止层位于所述隔离结构和所述外延层之间，且延伸至所述隔离结构和所述有源区之间。

12.如权利要求11所述的半导体结构，其特征在于，所述刻蚀停止层的致密度大于所述隔离结构的致密度。

13.如权利要求11或12所述的半导体结构，其特征在于，所述刻蚀停止层的材料为氮化硅，所述隔离结构的材料为氧化硅。

14.如权利要求11所述的半导体结构，其特征在于，所述刻蚀停止层的厚度在 到范围内。

15.如权利要求11所述的半导体结构，其特征在于，所述隔离结构贯穿所述功能层；所述刻蚀停止层还位于所述隔离结构和所述衬底之间。

说明书

半导体结构及其形成方法

技术领域

[0001] 本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

[0002] 晶体管作为最基本的半导体器件目前正被广泛应用。随着集成电路中元器件密度和集成度的提高，晶体管的尺寸越来越小。随着晶体管尺寸的缩小，晶体管沟道长度、栅极
长度也随之缩短。晶体管沟道长度的缩短使缓变沟道的近似不再成立，引起短沟道效应，进
而产生漏电流，影响半导体器件的性能。通过对晶体管沟道区域引入应力，能够提高沟道内
载流子的迁移率，进而提高晶体管的驱动电流，从而可以通过增加沟道掺杂，在抑制晶体管
漏电流的同时不损失驱动电流。

[0003] 对晶体管沟道区域引入应力的方法为，在晶体管内形成外延层，用于向PMOS晶体管的沟道区域提供压应力、向NMOS晶体管的沟道区域引入拉应力，以提高晶体管沟道区域
内载流子的迁移率，进而改善晶体管的性能。具体的，外延层通常由锗硅材料或碳硅材料形
成，通过外延层与硅晶体之间的晶格失配而形成压应力或拉应力。

[0004] 但是现有技术所形成的具有外延层的半导体结构往往存在电学性能欠佳的问题。

发明内容

[0005] 本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构的电学性能。

[0006] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

[0007] 提供衬底，所述衬底上具有功能层，所述功能层内具有多个凹槽，相邻所述凹槽之间的功能层定义为有源区；形成刻蚀停止层，所述刻蚀停止层至少位于所述凹槽垂直延伸
方向相对设置的侧壁上；在侧壁上形成有所述刻蚀停止层的凹槽内形成隔离结构。

[0008] 可选的，所述凹槽贯穿所述功能层，所述凹槽底部露出所述衬底；所述刻蚀停止层还延伸至所述凹槽底部所露出的衬底上。

[0009] 可选的，所述刻蚀停止层材料的致密度大于所述隔离结构材料的致密度。

[0010] 可选的，所述刻蚀停止层的材料为氮化硅，所述隔离结构的材料为氧化硅。

[0011] 可选的，所述刻蚀停止层的厚度在 到 范围内。

[0012] 可选的，通过原子层沉积或者炉管的方式形成所述刻蚀停止层。

[0013] 可选的，提供衬底之后，形成所述刻蚀停止层之前，还包括：在所述凹槽的侧壁和底部形成线性氧化层；所述刻蚀停止层位于所述线性氧化层上。

[0014] 可选的，形成所述隔离结构之后，还包括：在所述有源区内形成开口，所述开口的至少部分侧壁露出所述刻蚀停止层；在侧壁露出所述刻蚀停止层的开口内形成填充满所述
开口的外延层。

[0015] 可选的，在所述有源区内形成开口之后，形成所述外延层之前，还包括：对所述开口的底部和侧壁进行清洗处理。

[0016] 可选的，所述清洗处理对所述刻蚀停止层的刻蚀速率小于所述清洗处理对所述隔离结构的刻蚀速率。

[0017] 可选的，通过氢氟酸对所述开口的底部和侧壁进行清洗处理。

[0018] 相应的，本发明还提供一种半导体结构，包括：

[0019] 衬底；功能层，所述功能层位于所述衬底上；隔离结构，所述隔离结构位于所述功能层内，相邻所述隔离结构之间的功能层定义为有源区；刻蚀停止层，所述刻蚀停止层至少
位于所述隔离结构朝向所述有源区的侧壁上。

[0020] 可选的，所述刻蚀停止层的致密度大于所述隔离结构的致密度。

[0021] 可选的，所述刻蚀停止层的材料为氮化硅，所述隔离结构的材料为氧化硅。

[0022] 可选的，所述刻蚀停止层的厚度在 到 范围内。

[0023] 可选的，所述隔离结构贯穿所述功能层；所述刻蚀停止层还位于所述隔离结构和所述衬底之间。

[0024] 可选的，还包括：外延层，所述外延层位于所述有源区内；所述刻蚀停止层位于所述隔离结构和所述外延层之间，且延伸至所述隔离结构和所述有源区之间。

[0025] 与现有技术相比，本发明的技术方案具有以下优点：

[0026] 所述刻蚀停止层用于在后续形成外延层的过程中，保护相邻有源区之间的隔离结构，防止开口宽度变大，从而增大后续所形成相邻外延层之间隔离结构的厚度，改善相邻外
延层之间距离过小而引起的桥接问题，进而改善所形成半导体结构的制造良率和器件性
能。

[0027] 本发明可选方案中，可以通过原子层沉积或者炉管的方式形成所述刻蚀停止层。原子层沉积或者炉管的方式能够形成致密度较高、阶梯覆盖性较好的材料膜层，因此通过
原子层沉积或者炉管的方式形成所述刻蚀停止层，能够有效提高所形成刻蚀停止层的质量
和厚度均匀性，有利于改善器件性能，有利于降低后续工艺的难度。

[0028] 本发明可选方案中，所述刻蚀停止层的厚度在 到 范围内。所述刻蚀停止层的厚度不宜太小也不宜太大。所述刻蚀停止层的厚度如果太小，则可能会影响所述刻
蚀停止层刻蚀停止作用的发挥，所述刻蚀停止层可能无法保护相邻有源区之间的隔离结
构，会影响桥接问题的改善效果；由于所述刻蚀停止层位于所述有源区第一方向相背设置
的侧壁上，所述有源区第一方向相背设置的的侧壁用于围成凹槽，所述凹槽用于形成隔离
结构，所以所述刻蚀停止层的厚度如果太大，会使所述凹槽的深宽比过大，会增大所述隔离
结构形成过程中介质材料的填充难度，会影响所述隔离结构形成的良率和性能，影响所形
成半导体结构的制造良率和器件性能。

附图说明

[0029] 图1至图3是一种半导体结构形成方法各个步骤对应的剖面结构示意图；

[0030] 图4至图8是本发明半导体结构形成方法各个步骤对应的剖面结构示意图。

具体实施方式

[0031] 由背景技术可知，现有技术中具有外延层的半导体结构存在电学性能不良的问题。现结合一种具有外延层的半导体结构的形成方法分析其性能不良问题的原因：

[0032] 参考图1至图3，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。

[0033] 所述半导体结构的形成方法包括：如图1所示，提供衬底11，所述衬底上具有功能层12；在所述功能层12内形成凹槽14，相邻所述凹槽14之间的功能层12定义为有源区aa；如
图2所示，在所述凹槽14(如图1所示)内形成填充满所述凹槽14的隔离结构16；如图3所示，
在所述有源区aa内形成开口17。

[0034] 具体的，形成所述开口17的步骤包括：刻蚀所述有源区aa的功能层12，在所述有源区aa的功能层12内形成所述开口17；对所述开口17进行清洗处理，以去除所述开口17侧壁
和底部表面上的杂质。

[0035] 如图3所示，所述开口17通常由所述隔离结构16和所述有源区aa的功能层12围成，即所述开口17的侧壁露出所述隔离结构16，所述隔离结构16的材料一般为氧化硅；而对所
述开口17进行清洗处理的步骤中，采用稀氢氟酸湿法清洗的方式进行，所以在对所述开口
17进行清洗处理的过程中，构成所述开口17侧壁的隔离结构16会受到氢氟酸的腐蚀，从而
可能导致所述开口17的宽度增大。所述开口17宽度的增大，会使相邻所述开口17之间距离d
变小，相邻所述开口17之间隔离结构16的厚度变小，从而会使后续在所述开口17内所形成
外延层之间出现桥接问题的几率增大，造成所形成半导体结构的电学性能出现退化。

[0036] 特别是对于PMOS晶体管，为了能够更好的向沟道内载流子施加应力，PMOS晶体管内外延层的体积较大，因此所述开口17的深度较大，从而增大了所述隔离结构16受到损伤
的几率，使后续所形成外延层之间出现桥接问题的可能性增大，造成了所形成半导体结构
制造良率和器件性能的退化。

[0037] 为解决所述技术问题，本发明提供一种半导体结构及其形成方法，在所述隔离结构朝向所述有源区的侧壁上设置刻蚀停止层，所以所述刻蚀停止层能够在后续形成外延层
的过程中，保护相邻有源区之间的隔离结构，防止开口宽度变大，从而增大后续所形成相邻
外延层之间隔离结构的厚度，改善相邻外延层之间距离过小而引起的桥接问题，进而改善
所形成半导体结构的制造良率和器件性能。

[0038] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

[0039] 参考图4至图8，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。

[0040] 参考图4，提供衬底110，所述衬底110上具有功能层120，所述功能层120内具有多个凹槽140，相邻所述凹槽140之间的功能层120定义为有源区AA。

[0041] 需要说明的是，本实施例中，提供衬底110之后，所述形成方法还包括：在所述凹槽140的侧壁和底部形成线性氧化层150。

[0042] 所述衬底110用于提供工艺操作平台。

[0043] 本实施例中，所述衬底110的材料为单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；
所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅
结构。

[0044] 所述功能层120用于形成半导体元器件，所述半导体元器件的沟道、源端和漏端位于所述有源区AA内。

[0045] 本实施例中，所述功能层120的材料与所述衬底110的材料相同，同为单晶硅。本发明其他实施例中，所述功能层的材料也可以与所述衬底的材料不同。所述功能层的材料也
可以为锗、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。

[0046] 需要说明的是，本实施例中，所述衬底110和所述功能层120为一体结构，即所述衬底110与所述功能层120之间没有明显分界线。本发明其他实施例中，所述功能层和所述衬
底也可以为不同的膜层，即所述功能层和所述衬底之间具有明显分界线。

[0047] 所述凹槽140用于定义所述有源区AA的位置和尺寸，从而使不同所述有源区AA相互分离，进而实现不同所述有源区AA之间的电隔离。

[0048] 本实施例中，所述凹槽140贯穿所述功能层120厚度，所述凹槽140的底部露出所述衬底110，也就是说，所述凹槽140由所述凹槽140两侧所述有源区AA的侧壁以及所露出衬底
110的表面围成。

[0049] 本实施例中，所述功能层120内形成有多个凹槽140，所述多个凹槽140沿第一方向X平行排列，所述第一方向X与所述衬底110的表面相互平行；每个所述凹槽140沿第二方向Y
延伸，所述第二方向Y与所述衬底110的表面相互平行，且与所述第一方向X相互垂直。所以
所述凹槽140的延伸方向为第二方向Y，所述第一方向X为垂直所述凹槽140延伸方向的方
向。

[0050] 具体的，形成所述凹槽140的步骤包括：在所述功能层120上形成图形化的隔离掩膜层130，所述图形化的隔离掩膜层130露出所述功能层120的部分表面；以所述图形化的隔
离掩膜层130为掩膜，刻蚀所述功能层120至露出所述衬底120，以形成所述凹槽140。

[0051] 所述隔离掩膜层130用于定义所述有源区AA的尺寸和位置，即用于定义所述凹槽140的尺寸和位置，并在后续工艺中保护所述有源区AA的表面，还用于在后续平坦化工艺过
程中标示停止位置。

[0052] 本实施例中，所述隔离掩膜层130的材料为氮化硅。本发明其他实施例中，所述隔离掩膜层130的材料还可以为氮氧化硅、碳氮化硅等其他有别于所述功能层120且能够充当
刻蚀掩膜的材料。

[0053] 所以形成所述图形化的隔离掩膜层130的步骤包括：在所述功能层120上形成掩膜材料层(图中未示出)；在所述掩膜材料层上形成图形层，所述图形层露出所述掩膜材料层
的部分表面；以所述图形层为掩膜，刻蚀所述掩膜材料层至露出所述功能层120，以实现对
所述掩膜材料层的图形化，形成图形化的隔离掩膜层132。

[0054] 其中，所述图形层可以为图形化的光刻胶层，可以通过涂布、曝光显影的方式形成；所述图形层还可以为其他硬掩膜层，可以通过多重图形化掩膜工艺形成。

[0055] 需要说明的是，本实施例中，形成所述隔离掩膜层130之前，形成所述凹槽140的步骤还包括：在所述功能层120上形成界面层(图中未标示)。

[0056] 所述界面层用于为所述图形化掩膜层的形成提供良好的工艺表面，改善所述隔离掩膜层130和所述功能层120之间的晶格失配问题。

[0057] 本实施例中，所述界面层的材料为氧化硅，可以通过化学气相沉积、物理气相沉积、原子层沉积或者炉管的方式形成于所述初始衬底表面。所述界面层的材料还可以为有
别于所述衬底且适宜于改善所述隔离掩膜层和所述衬底界面条件的材料。

[0058] 所述线性氧化层150用于修复刻蚀所述凹槽140过程中，所述凹槽140侧壁和底部所形成的损伤，即修复所露出衬底110和所述有源区AA侧壁上的损伤；所述线性氧化层150
的形成还可以圆滑所述衬底110以及所述有源区AA表面的尖角，以减少尖端放电现象的出
现；而且所述线性氧化层150还可以充当后续所形成膜层与所述衬底110和所述有源区AA之
间的缓冲层，以改善晶格失配的问题。

[0059] 所述线性氧化层150的材料为氧化硅。本发明其他实施例中，所述线性氧化层的材料还可以为有别于所述衬底和所述功能层，且能够实现其功能的材料。

[0060] 如图4所示，本实施例中，所述凹槽140由位于所述凹槽140两侧有源区的侧壁以及所露出衬底110的表面围成，所以所述线性氧化层150位于所述凹槽140两侧有源区AA的侧
壁以及所述凹槽140底部所露出的衬底110上。

[0061] 此外，所述功能层120内的多个凹槽140沿第一方向X平行排列，所以所述有源区沿第一方向X相背设置的侧壁上均形成有所述线性氧化层150。

[0062] 需要说明的是，本实施例中，所述功能层120上还形成有所述图形化的隔离掩膜层130，所以所述线性氧化层150位于所述图形化的隔离掩膜层130的顶部和侧壁上。此外，所
述隔离掩膜层130和所述功能层120之间界面层的材料也为氧化硅，所以所述线性氧化层
150与所述界面层相连。

[0063] 参考图5，形成刻蚀停止层180，所述刻蚀停止层180至少位于所述凹槽140垂直延伸方向相对设置的侧壁上。

[0064] 所述刻蚀停止层180用于在后续外延层形成过程中，保护相邻所述有源区AA之间的隔离结构160，防止所述隔离结构受到刻蚀损伤。

[0065] 所述凹槽140沿所述第二方向Y延伸，所述第一方向X为垂直所述凹槽140延伸方向的方向，所以所述刻蚀停止层180至少位于所述凹槽140沿第一方向X相对设置的侧壁上。

[0066] 所述刻蚀停止层180能够在后续形成外延层的过程中，保护隔离结构，防止开口宽度变大，从而维持后续所形成相邻外延层之间隔离结构的厚度，改善相邻外延层之间距离
过小而引起的桥接问题，进而改善所形成半导体结构的制造良率和器件性能。

[0067] 此外，如图5所示，本实施例中，所述凹槽140贯穿所述功能区120，所述凹槽140底部露出所述衬底110；所述刻蚀停止层180还位于所述凹槽140底部所露出的衬底110上。

[0068] 需要说明的是，本实施例中，所述功能层120上还形成有所述隔离掩膜层130；所以所述刻蚀停止层180还位于所述隔离掩膜层130的顶部和侧壁上。此外，所述凹槽140的底部
和侧壁、以及所述隔离掩膜层130的顶部和侧壁上还形成有所述线性氧化层150，所以所述
刻蚀停止层180位于所述线性氧化层150背向所述功能层120和所述衬底110的表面。

[0069] 本实施例中，所述刻蚀停止层180材料的致密度大于后续所形成隔离结构材料的致密度。将所述刻蚀停止层180的材料设置为致密度更大的材料，能够有效保证所述刻蚀停
止层180的刻蚀停止作用，从而能够在后续工艺中起到有效的保护功能。

[0070] 具体的，本实施例中，所述刻蚀停止层180的材料为氮化硅。氮化硅具有较高的致密度，因此将所述刻蚀停止层180的材料设置为氮化硅，能够有效保证所述刻蚀停止层180
的保护作用，有利于维持后续所形成相邻外延层之间隔离结构的厚度、减少外延层桥接现
象的出现。本发明其他实施例中，所述刻蚀停止层的材料还可以为其他致密度较高，能够在
后续工艺中有效起到保护所形成隔离结构功能的材料。

[0071] 本实施例中，所述刻蚀停止层180可以通过原子层沉积或者炉管的方式形成于所述有源区AA的侧壁上。原子层沉积或者炉管的方式能够形成致密度较高、阶梯覆盖性较好
的材料膜层，因此通过原子层沉积或者炉管的方式形成所述刻蚀停止层180，能够有效提高
所述刻蚀停止层180的质量和厚度均匀性，有利于改善器件性能，有利于降低后续工艺的难
度。

[0072] 本实施例中，所述刻蚀停止层180的厚度在 到 范围内。

[0073] 所述刻蚀停止层180的厚度不宜太大也不宜太小。所述刻蚀停止层180的厚度如果太小，则可能会影响所述刻蚀停止层180的刻蚀停止作用，会影响所述刻蚀停止层180对后
续所形成隔离结构的保护能力，不利于外延层桥接问题的改善；所述刻蚀停止层180的厚度
如果太大，则可能会增大形成所述刻蚀停止层180之后所述凹槽140的深宽比，会增大后续
向所述凹槽140内填充介质材料形成隔离结构的工艺难度，可能会造成材料浪费、增大工艺
难度的问题，而且所述刻蚀停止层180的厚度过大，也可能会向所述有源区AA引入不必要的
应力，可能会对所述有源区AA的电学性能造成不良影响。

[0074] 参考图5和图6，在侧壁上形成有所述刻蚀停止层180的凹槽140内形成隔离结构160(如图6所示)。

[0075] 所述隔离结构160位于所述功能层120内，填充满所述凹槽140，设置于相邻所述有源区AA之间，用于定义所述有源区AA，并实现相邻所述有源区AA之间的电隔离。

[0076] 本实施例中，所述多个凹槽140沿第一方向X平行排列，每个所述凹槽140沿所述第二方向Y延伸，所述第一方向X为垂直所述凹槽140延伸方向的方向，所以多个所述隔离结构
160沿第一方向X平行排列，每个所述隔离结构160沿所述第二方向Y延伸。

[0077] 所述刻蚀停止层180至少位于所述凹槽140垂直延伸方向相对设置的侧壁上。具体的，如图6所示，沿所述第一方向X，所述刻蚀停止层180至少位于所述隔离结构160和所述有
源区AA之间。

[0078] 本实施例中，所述隔离结构160的材料为氧化硅。所述刻蚀停止层180的材料为氮化硅。所述刻蚀停止层180材料的致密度大于所述隔离结构160材料的致密度，所以所述刻
蚀停止层180能够在后续工艺中起到保护所述隔离结构160的作用，防止所述隔离结构160
受到损伤，维持后续所形成相邻外延层之间隔离结构160的厚度、减少外延层桥接现象的出
现。

[0079] 本发明其他实施例中，所述隔离结构的材料还可以为氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或
多种组合。

[0080] 具体的，形成所述隔离结构160的步骤包括：如图5所示，向侧壁和底部上形成有所述刻蚀停止层180的凹槽140内填充介质材料161，所述介质材料161的顶部高于所述有源区
AA的顶部；如图6所示，对所述介质材料161(如图5所示)进行平坦化处理，以形成顶部与所
述有源区AA顶部齐平的隔离结构160。

[0081] 本实施例中，所述介质材料161通过高深宽比工艺(High Aspect Ratio Process，HARP)的方式进行填充，以使所述介质材料160填充满所述凹槽140，避免在所述介质材料
161中形成空隙，提高所形成隔离结构160的绝缘性能。

[0082] 所述平坦化处理用于去除高于所述有源区AA顶部的介质材料160，使所形成的隔离结构150与所述有源区AA顶部齐平。具体的，可以通过化学机械研磨的方式进行所述平坦
化处理。

[0083] 需要说明的是，本实施例中，所述功能层120上还形成有所述隔离掩膜层130(如图5所示)，所以所述平坦化处理不仅去除所述有源区AA顶部上的介质材料160，还去除了所述
隔离掩膜层130，至露出所述有源区AA顶部为止。

[0084] 形成所述隔离结构160之后，所述形成方法还包括：如图7所示，在所述有源区AA内形成开口170，所述开口170的至少部分侧壁露出所述刻蚀停止层180；如图8所示，在侧壁露
出所述刻蚀停止层180的开口170内形成填充满所述开口170的外延层190。

[0085] 所述开口170用于为后续外延层的形成提供工艺空间。

[0086] 在所述有源区AA内形成所述开口170的步骤包括：刻蚀所述有源区AA，在所述有源区AA内形成所述开口170；对所述开口170的底部和侧壁进行清洗处理。

[0087] 本实施例中，通过干法刻蚀和湿法刻蚀相结合的方式在所述有源区AA内形成所述开口170。具体的，所述有源区AA用于形成PMOS晶体管，所以湿法刻蚀过程中采用四甲基氢
氧化铵(TMAH)溶液进行刻蚀，以形成“Σ”型的开口170。

[0088] 本实施例中，在所述有源区AA内形成所述开口170之后，形成所述外延层190之前，还包括：对所述开口170的底部和侧壁进行清洗处理。

[0089] 所述清洗处理用于去除所形成开口170侧壁和底部上的杂质，从而为后续外延层的形成提供高清洁度的工艺表面。

[0090] 具体的，所述清洗处理对所述刻蚀停止层180的刻蚀速率小于所述清洗处理对所述隔离结构160的刻蚀速率。所以所述清洗处理过程中，所述开口170侧壁所露出的刻蚀停
止层180能够有效保护所述隔离结构160，防止所述隔离结构160被所述清洗处理腐蚀，减少
所述开口170变宽现象的出现，从而保证相邻所述开口170之间隔离结构160的厚度。

[0091] 本实施例中，通过氢氟酸对所述开口170的底部和侧壁进行清洗处理。氢氟酸能够有效去除所述开口170底部和侧壁上的杂质，从而提高所述开口170底部和侧壁的表面清洁
度；而且氢氟酸对氮化硅材质的所述刻蚀停止层180刻蚀速率较小，因此所述刻蚀停止层
180能够有效起到保护所述隔离结构160、防止所述开口170变宽的作用。

[0092] 需要说明的是，由于氢氟酸会氧化硅材质的线性氧化层150进行刻蚀，因此所述清洗处理过程中，所述开口170侧壁露出的所述线性氧化层150会被去除，从而露出所述刻蚀
停止层180；而所述清洗处理对所述刻蚀停止层180的刻蚀速率较小，因此所露出的刻蚀停
止层180能够有效防止所述隔离结构160露出而受到刻蚀，所以能够有效减少所述开口170
变宽现象的出现。

[0093] 参考图8，形成所述开口170之后，向所述开口170(如图7所示)内填充半导体材料，在所述开口170内形成外延层190。

[0094] 所述外延层190用于向沟道区域施加应力，并作为所述半导体结构的源漏掺杂区。具体的，本实施例中，通过外延生长的方式向所述开口170内填充半导体材料以形成所述外
延层190。

[0095] 由于所述开口170的侧壁上露出所述刻蚀停止层180，因此所述开口170的宽度得以维持，所述开口170未出现宽度变大的问题，相邻所述开口170之间距离较大，相邻所述开
口170之间隔离结构160的厚度较大，所以相邻所述外延层190之间距离D较大，相邻所述外
延层190之间出现桥接问题的可能性较小，能够有效的改善所形成半导体结构的制造良率
和器件性能。

[0096] 本实施例中，所述有源区AA用于形成PMOS晶体管，所述开口为“∑”形，因此所述外延层190的材料为锗硅，所述外延层190填充满所述“∑”形的开口170，以向沟道区域施加更
大的压应力。

[0097] 相应的，本发明还提供一种半导体结构。

[0098] 参考图8，示出了本发明半导体结构一实施例的剖面结构示意图。

[0099] 所述半导体结构包括：衬底110；功能层120，所述功能层120位于所述衬底110上；隔离结构160，所述隔离结构160位于所述功能层120内，相邻所述隔离结构160之间的功能
层120定义为有源区AA；刻蚀停止层180，所述刻蚀停止层180至少位于所述隔离结构160朝
向所述有源区AA的侧壁上。

[0100] 需要说明的是，本实施例中，所述半导体结构通过本发明半导体结构形成方法形成，所述半导体结构的具体技术方案参考前述半导体结构形成方法。

[0101] 本实施例中，所述半导体结构还包括：外延层190，所述外延层190位于所述有源区AA内；所述刻蚀停止层180位于所述隔离结构160和所述外延层190之间，且延伸至所述隔离
结构160和所述有源区AA之间。

[0102] 所述刻蚀停止层180用于在所述外延层190的过程中，保护相邻有源区AA之间的隔离结构160，防止开口宽度变大，从而增大相邻所述外延层190之间隔离结构160的厚度，改
善相邻外延层190之间距离过小而引起的桥接问题，进而改善所述半导体结构的制造良率
和器件性能。

[0103] 所述衬底110用于提供工艺操作平台。

[0104] 本实施例中，所述衬底110的材料为单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；
所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅
结构。

[0105] 所述功能层120用于形成半导体元器件，所述半导体元器件的沟道、源端和漏端位于所述有源区AA内。

[0106] 本实施例中，所述功能层120的材料与所述衬底110的材料相同，同为单晶硅。本发明其他实施例中，所述功能层的材料也可以与所述衬底的材料不同。所述功能层的材料也
可以为锗、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。

[0107] 需要说明的是，本实施例中，所述衬底110和所述功能层120为一体结构，即所述衬底110与所述功能层120之间没有明显分界线。本发明其他实施例中，所述功能层和所述衬
底也可以为不同的膜层，即所述功能层和所述衬底之间具有明显分界线。

[0108] 所述隔离结构160位于所述功能层120内，设置于相邻所述有源区AA之间，用于定义所述有源区AA，并实现相邻所述有源区AA之间的电隔离。

[0109] 所述功能层120内具有多个所述隔离结构160，所述多个隔离结构160沿所述第一方向X平行排列，每个所述隔离结构160沿所述第二方向Y延伸。因此所述多个有源区AA和所
述多个隔离结构160沿所述第一方向X平行间隔排列，每个所述有源区AA和每个隔离结构
160均沿所述第二方向Y延伸。

[0110] 本实施例中，所述隔离结构160的材料为氧化硅。本发明其他实施例中，所述隔离结构的材料还可以为氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)
或超低K介质材料(介电常数小于2.5)中的一种或多种组合。

[0111] 所述刻蚀停止层180用于在所述外延层190形成过程中，保护相邻所述有源区AA之间的隔离结构160，防治所述隔离结构受到可是损失。

[0112] 所述刻蚀停止层180位于所述隔离结构160朝向所述有源区AA的侧壁上，所述有源区AA和每个隔离结构160均沿所述第二方向Y延伸，所以所述刻蚀停止层180位于所述隔离
结构160沿所述第二方向Y相背的所述有源区AA侧壁上。

[0113] 本实施例中，所述有源区AA上还具有所述外延层190，所以所述刻蚀停止层180位于所述隔离结构160和所述外延层190之间，且延伸至所述隔离结构160和所述有源区AA之
间。

[0114] 所以所述刻蚀停止层180能够在所述外延层190的形成过程中，保护所述隔离结构160，防止开口宽度变大，从而维持相邻外延层190之间隔离结构160的厚度，改善相邻外延
层190之间距离过小而引起的桥接问题，进而改善所述半导体结构的制造良率和器件性能。

[0115] 此外，如图8所示，本实施例中，所述多个所述有源区AA分立设置，所述隔离结构160贯穿所述功能层120,；所述刻蚀停止层180还位于所述隔离结构160和所述衬底110之
间。

[0116] 本实施例中，所述刻蚀停止层180材料的致密度大于所述有源区AA的功能层120的致密度。将所述刻蚀停止层180的材料设置为致密度更大的材料，能够有效保证所述刻蚀停
止层180的刻蚀停止作用，从而能够有效起到保护功能。

[0117] 具体的，所述功能层120的材料为硅，即所述有源区AA的功能层120的材料为硅，所述刻蚀停止层180的材料为氮化硅。本发明其他实施例中，所述刻蚀停止层的材料还可以为
其他致密度较高，能够在后续工艺中有效起到保护所述隔离结构160功能的材料。

[0118] 本实施例中，所述刻蚀停止层180的厚度在 到 范围内。

[0119] 所述刻蚀停止层180的厚度不宜太大也不宜太小。所述刻蚀停止层180的厚度如果太小，则可能会影响所述刻蚀停止层180的刻蚀停止作用，会影响所述刻蚀停止层180对所
述隔离结构160的保护能力，不利于外延层桥接问题的改善；所述刻蚀停止层180的厚度如
果太大，会增大所述隔离结构160的形成工艺难度，可能会造成材料浪费、增大工艺难度的
问题，而且所述刻蚀停止层180的厚度过大，也可能会向所述有源区AA引入不必要的应力，
可能会对所述有源区AA的电学性能造成不良影响。

[0120] 需要说明的是，本实施例中，所述半导体结构还包括：线性氧化层150，所述线性氧化层150位于所述有源区AA和所述隔离结构160之间。

[0121] 所述线性氧化层150用于修复所述衬底110和所述有源区AA在形成所述隔离结构160的过程中所受到的损伤，并圆滑所述衬底110以及所述有源区AA表面的尖角，以减少尖
端放电现象的出现；而且所述线性氧化层150还可以充当所述刻蚀停止层180与所述衬底
110和所述有源区AA之间的缓冲层，以改善晶格失配的问题。

[0122] 所述线性氧化层150的材料为氧化硅。本发明其他实施例中，所述线性氧化层的材料还可以为有别于所述衬底和所述功能层，且能够实现其功能的材料。

[0123] 所述外延层190用于向沟道区域施加应力，并作为所述半导体结构的源漏掺杂区。

[0124] 所述外延层190和所述隔离结构160之间设置有刻蚀停止层180，所述外延层190形成过程中所形成的开口侧壁露出所述刻蚀停止层180，所述隔离结构160并未受到腐蚀，因
此开口的宽度得以维持，开口未出现宽度变大的问题，相邻开口之间距离较大，相邻开口之
间隔离结构的厚度较大，所以相邻所述外延层190之间距离D较大，相邻所述外延层190之间
出现桥接问题的可能性较小，能够有效的改善所形成半导体结构的制造良率和器件性能。

[0125] 本实施例中，所述有源区AA用于形成PMOS晶体管，所述开口为“∑”形，因此所述外延层190的材料为锗硅，所述外延层190填充满所述“∑”形的开口，以向沟道区域施加更大
的压应力。

[0126] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所
限定的范围为准。