一种隧穿双栅场效应晶体管（T-FinFET）特征漏电压提取方法转让专利
申请号 : CN201910259948.1
文献号 : CN109884493B
文献日 : 2021-07-09
发明人 : 何进 , 任源 , 李春来 , 胡国庆 , 刘京京 , 潘俊 , 王小萌 , 何箫梦 , 于胜
申请人 : 北京大学深圳研究院
摘要 :
本发明涉及一种适用于隧穿双栅场效应晶体管T‑FinFET的特征漏电压提取方法，包括：选择三点不同漏‑源电压Vds，将栅‑源电压Vgs从+0.5伏扫描到+2.0V，测试出场效应晶体管的转移电流特性曲线Ids‑Vgs，确定器件正常工作；选择三点不同Vgs，将Vds从0伏扫描到+2.0V，测试出场效应晶体管的输出电流特性曲线Ids‑Vds；在线性区内选二点连接为直线，获取对应直线在漏电压轴上的截距，从而得到不同栅电压下T‑FinFET的线性区和指数区的交叉转折点电压，得到输出电导特性曲线Gout‑Vds，再在线性区内选二点连接为直线，从而提取不同栅电压下T‑FinFET的线性区和饱和区的交叉转折点电压。这种方法实现简单，在低Vgs和Vds下对器件结构和工艺不敏感，能抑制小尺寸器件引起的短沟效应和超薄体效应。
权利要求 :
1.一种隧穿双栅场效应晶体管T‑FinFET特征漏电压提取方法，其特征在于，包括以下步骤：
(1)选择三点不同漏‑源电压Vds，将栅‑源电压Vgs从+0.5伏扫描到+2.0伏，测试出T‑FinFET场效应晶体管的转移电流特性曲线Ids‑Vgs，确定器件正常工作；
(2)选择三点不同栅‑源电压Vgs，将Vds从0伏扫描到+2.0伏，测试出T‑FinFET场效应晶体管的输出电流特性曲线Ids‑Vds；在线性区内选二点连接为直线，获取对应直线在漏电压轴上的截距，得到不同栅电压下T‑FinFET的线性区和指数区的交叉转折点电压，也就是偏置漏电压Vdoffset；
(3)将漏‑源输出电流Ids对Vds求导，得到输出电导特性曲线Gout‑Vds；再在线性区内任选二点连接为直线，获取对应直线在漏电压轴上的截距，提取不同栅电压下T‑FinFET的线性区和饱和区的交叉转折点电压，也就是饱和漏电压Vdsat。
2.根据权利要求1所述隧穿双栅场效应晶体管T‑FinFET特征漏电压提取方法，其特征在于，所述三点不同漏‑源电压Vds分别是0.1V、0.5V和1.0V。
3.根据权利要求1所述隧穿双栅场效应晶体管T‑FinFET特征漏电压提取方法，其特征在于，所述三点不同栅‑源电压Vgs分别是1.0V、1.3V和1.5V。
4.根据权利要求1‑3任一项隧穿双栅场效应晶体管T‑FinFET特征漏电压提取方法，其特征在于，所述场效应晶体管是纳米T‑FinFET场效应晶体管。
说明书 :
一种隧穿双栅场效应晶体管（T‑FinFET）特征漏电压提取方法
技术领域：
[0001] 本发明属集成电路技术领域，涉及一种场效应晶体管特征漏电压提取方法，尤其是一种纳米隧穿双栅场效晶体管(T‑FinFET)特征漏电压提取方法。
背景技术：
背景技术：
[0002] 随着集成电路技术迅速发展到深纳米时代，FinFET场效应晶体管以其良好的短沟道效应和强大的栅控能力已经在14‑7纳米代的芯片产品上得到大规模应用。但随着集成电
路的集成密度越来越高，特征尺度越来越小，短沟道效应和功耗成为限制纳米芯片进一步
发展的严重挑战。从技术限制来看：开关特性随亚阈斜率增加而退化和功耗隧漏电增加而
上升是制约7‑3纳米集成电路的瓶颈，传统FinFET工艺和电路设计面临严峻挑战。随着芯片
技术朝着5nm代及以下节点发展，提出新工作机理的FinFET结构是解决高速和功耗矛盾的
关键。
路的集成密度越来越高，特征尺度越来越小，短沟道效应和功耗成为限制纳米芯片进一步
发展的严重挑战。从技术限制来看：开关特性随亚阈斜率增加而退化和功耗隧漏电增加而
上升是制约7‑3纳米集成电路的瓶颈，传统FinFET工艺和电路设计面临严峻挑战。随着芯片
技术朝着5nm代及以下节点发展，提出新工作机理的FinFET结构是解决高速和功耗矛盾的
关键。
[0003] 纳米隧穿FinFET(T‑FinFET)因与摩尔定律兼容，同时具有突破CMOS亚阈极限，增强短沟效应等优点，对于解决7纳米以下集成电路超低功耗和高速制约是最可能的后 CMOS
代选择。T‑FinET因为采用了隧穿新机制实现器件导通，突破了常规和非传统CMOS 亚阈值
斜率在常温下的60mV/dec极限限制，降低了泄漏电流，可以在极低的电源电压条件下取得
较高的传导电流和开关电流比，在未来低功耗应用领域有较好应用前景，在工艺、集成电路
应用等层面上也得到了初步的实验验证和理论分析。目前看来，在硅纳米CMOS 平台上，采
用已成熟的普通FinFET几何结构，利用发展的新工艺技术，部分取代CMOS 或与CMOS集成的
HYBRID CMOS(混合CMOS)是T‑FinFET进入主流集成电路的可行之路。
代选择。T‑FinET因为采用了隧穿新机制实现器件导通，突破了常规和非传统CMOS 亚阈值
斜率在常温下的60mV/dec极限限制，降低了泄漏电流，可以在极低的电源电压条件下取得
较高的传导电流和开关电流比，在未来低功耗应用领域有较好应用前景，在工艺、集成电路
应用等层面上也得到了初步的实验验证和理论分析。目前看来，在硅纳米CMOS 平台上，采
用已成熟的普通FinFET几何结构，利用发展的新工艺技术，部分取代CMOS 或与CMOS集成的
HYBRID CMOS(混合CMOS)是T‑FinFET进入主流集成电路的可行之路。
[0004] 从电路原理和几何结构上来看，T‑FinFET的工作机理是一个隧穿P‑N结与FinFET的串联，他们在不同的偏置电压下主导不同的Ids‑Vds区，导致T‑FinFET的输出曲线不同于
传统的FinFET特征：在漏电压Vds从零开始增加时，最先出现一个隧穿P‑N结主导电流的指
数区，然后才依次出现FinFET的线性区和最后的饱和区，如图3所示各区和它们的转折点。
在T‑FinFET的输出曲线上，指数区和线性区之间的转折交叉点，一般称为偏置漏电压，
Vdoffset，这是T‑FinFET不同于传统FinFET的地方，多出一个特征偏置漏电压； T‑FinFET
线性区和饱和区之间的转折交叉点，一般称为饱和漏电压，Vdsat，这是T‑FinFET 与传统
FinFET相同的地方，拥有一个共同的饱和漏电压。
传统的FinFET特征：在漏电压Vds从零开始增加时，最先出现一个隧穿P‑N结主导电流的指
数区，然后才依次出现FinFET的线性区和最后的饱和区，如图3所示各区和它们的转折点。
在T‑FinFET的输出曲线上，指数区和线性区之间的转折交叉点，一般称为偏置漏电压，
Vdoffset，这是T‑FinFET不同于传统FinFET的地方，多出一个特征偏置漏电压； T‑FinFET
线性区和饱和区之间的转折交叉点，一般称为饱和漏电压，Vdsat，这是T‑FinFET 与传统
FinFET相同的地方，拥有一个共同的饱和漏电压。
[0005] 如果要求T‑FinFET电路设计精度高，周期短，成本低，设计差错尽量少，特征漏电压作为表征T‑FinFET输出特性的关键参数，准确地提取和精确表征对保证电路功能的设计
成功具有决定性意义。一般双栅场效应晶体管(FinET)特征漏电压有过很多定义和提取方
法，但是由于T‑FinFET特殊的物理机制，目前缺乏对其特征漏电压的提出方法研究和实践。
同时，由于T‑FinFET极薄的体区和极短的沟道长度，使得特征漏电压易受短沟效应和超薄
体的影响，导致提取结果对偏压和工艺的波动非常敏感，影响提取结果的准确性。因此，本
发明提出一种纳米T‑FinFET特征漏电压提取方法，对基于T‑FinFET的电路设计和器件特性
表征具有应用意义。
发明内容：
成功具有决定性意义。一般双栅场效应晶体管(FinET)特征漏电压有过很多定义和提取方
法，但是由于T‑FinFET特殊的物理机制，目前缺乏对其特征漏电压的提出方法研究和实践。
同时，由于T‑FinFET极薄的体区和极短的沟道长度，使得特征漏电压易受短沟效应和超薄
体的影响，导致提取结果对偏压和工艺的波动非常敏感，影响提取结果的准确性。因此，本
发明提出一种纳米T‑FinFET特征漏电压提取方法，对基于T‑FinFET的电路设计和器件特性
表征具有应用意义。
发明内容：
[0006] 本发明需要解决的技术问题是，如何提供一种隧穿双栅场效应晶体管(T‑FinFET) 特征漏电压提取方法，能大大降低或排除偏置条件和小尺寸效应的影响。
[0007] 为解决上述技术问题，本发明所采用的技术方案是：构建一种隧穿场效应晶体管 (T‑FET)，特别是隧穿场效应晶体管(T‑FinFET)特征漏电压提取方法，包括以下步骤：
[0008] 1)选择三点不同漏‑源电压Vds，将栅‑源电压Vgs从+0.5伏扫描到+2.0伏，测试出 T‑FinFET场效应晶体管的转移电流特性曲线Ids‑Vgs，确定器件正常工作。
[0009] 2)选择三点不同栅‑源电压Vgs，将Vds从0伏扫描到+2.0伏，测试出T‑FinFET场效应晶体管的输出电流特性曲线Ids‑Vds；在线性区内任选二点连接为直线，获取对应直线在
漏电压轴上的截距，从而得到不同栅电压下T‑FinFET的线性区和指数区的交叉转折点电
压，即偏置漏电压Vdoffset。
漏电压轴上的截距，从而得到不同栅电压下T‑FinFET的线性区和指数区的交叉转折点电
压，即偏置漏电压Vdoffset。
[0010] 3)将漏‑源输出电流Ids对Vds求导，得到输出电导特性曲线Gout‑Vds；再在电导特性曲线线性区内任选二点连接为直线，获取对应直线在漏电压轴上的截距，从而提取不同
栅电压下T‑FinFET的线性区和饱和区的交叉转折点电压，即饱和漏电压Vdsat。
栅电压下T‑FinFET的线性区和饱和区的交叉转折点电压，即饱和漏电压Vdsat。
[0011] 优选地，按照本发明提供的提取方法，所述三点不同漏‑源电压Vds分别是0.1V、0.5V 和1.0V。
[0012] 优选地，按照本发明提供的提取方法，所述三点不同栅‑源电压Vgs分别是1.0V、1.3V 和1.5V。
[0013] 优选地，按照本发明提供的提取方法，所述隧穿场效应晶体管包括但不限制于是纳米 T‑FinFET场效应晶体管。
[0014] 本发明提供的隧穿场效应晶体管(T‑FinFET)特征漏电压提取方法，在FinFET场效应晶体管输出电流特性的基础上进行改进，利用输出特性外推准确地提取纳米T‑FinFET
场效应晶体管特征漏电压。该方法准确度高，操作简单，受掺杂和小尺寸效应影响小，适用
于提取小尺寸器件，尤其适用于T‑FinFET的特征漏电压。
场效应晶体管特征漏电压。该方法准确度高，操作简单，受掺杂和小尺寸效应影响小，适用
于提取小尺寸器件，尤其适用于T‑FinFET的特征漏电压。
附图说明
[0015] 下面结合附图和具体实施例进一步对本发明进行详细说明：
[0016] 图1为纳米T‑FinFET场效应晶体管结构和测试示意图；
[0017] 图2为不同栅‑漏电压Vds下的T‑FinFET转移电流特性曲线Ids‑Vgs；
[0018] 图3为不同栅‑源电压Vgs下的T‑FinFET输出电流特性曲线Ids‑Vds；
[0019] 图4为不同栅‑源电压Vgs下的T‑FinFET输出电导特性曲线Gout‑Vds；
[0020] 图中：栅极1、源极2、漏极3、衬底4、栅氧化层5；
具体实施方式
[0021] 下面结合具体实施例对本发明作进一步说明，但本发明包括并不限于以下实施例：
[0022] 该具体实施例使用输出电流和电导外推法提取纳米T‑FinFET场效应晶体管特征漏电压，它的具体过程包括：
[0023] 1)准备待测纳米T‑FinFET场效应晶体管，其具体测试结构如图1所示，栅极1、源极2、漏极3、衬底4、栅氧化层5，栅极1上有栅极电势，漏极3上有漏极电势，源极2 上有源极电
势，栅极电势轴上的两栅极电势差形成栅极电压，源极电势轴上的两源极电势差形成源极
电压，漏极电势轴上的两漏极电势差形成漏极电压；栅极电势与源极电势的电势差形成栅‑
源电压，漏极电势与源极电势的电势差形成漏‑源电压。
势，栅极电势轴上的两栅极电势差形成栅极电压，源极电势轴上的两源极电势差形成源极
电压，漏极电势轴上的两漏极电势差形成漏极电压；栅极电势与源极电势的电势差形成栅‑
源电压，漏极电势与源极电势的电势差形成漏‑源电压。
[0024] 2)如图2所示，将栅‑源电压Vgs从+0.5V扫描到+2.0V，漏‑源电压Vds分别为0.1V， 0.5V，1.0V。测试出T‑FinFET场效应晶体管的转移电流特性曲线Ids‑Vgs，确定器件正常工
作。
作。
[0025] 3)如图3所示，将漏‑源电压Vds从0V扫描到+2.0V，栅‑源电压Vgs分别为1.0V， 1.3V，1.5V。测试出T‑FinFET场效应晶体管的输出电流特性曲线Ids‑Vds。
[0026] 在线性区内任选二点连接为直线，获取对应直线在漏电势轴上的截距，从而得到不同栅电压下T‑FinFET的线性区和指数区的交叉转折点电压，即偏置漏电压Vdoffset。
[0027] 4)将输出电流(Ids)对漏极电压(Vds)求导，得到输出电导Gout和漏‑源电压Vds 的关系曲线，如图4中所示。当Vds较小时，Gout与Vds呈线性关系。
[0028] 在电导特性曲线线性区内任选二点连接为直线，获取对应直线在漏电压轴上的截距，从而提取不同栅电压下T‑FinFET的线性区和保护区的交叉转折点电压，即饱和漏电压
Vdsat。
Vdsat。
[0029] 以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范
围。
围。