发光二极管芯片及其制备方法

摘要

本发明公开了一种发光二极管芯片及其制备方法，属于半导体技术领域。芯片还包括腔体，腔体由上表面、下表面、侧面和开口围成，上表面和下表面相对，侧面和开口设置在上表面和下表面之间，侧面分别与上表面和下表面连接；上表面属于P型半导体层的第二表面，P型半导体层的第二表面与P型半导体层的第一表面平行，下表面属于N型半导体层的表面，侧面属于有源层的表面，开口在发光二极管芯片的外表面上；第一P型电极和绝缘层位于腔体内，第一P型电极和上表面之间形成欧姆接触，绝缘层夹在第一P型电极和侧面之间、以及第一P型电极和下表面之间。

权利要求

1.一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、第一P型电极和绝缘层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述P型半导体层的第一表面上设有延伸至所述N型半导体层的凹槽，所述P型半导体层的第一表面为所述P型半导体层背向所述有源层的表面；所述N型电极设置在所述凹槽内的N型半导体层上；其特征在于，所述发光二极管芯片还包括腔体，所述腔体由上表面、下表面、侧面和开口围成，所述上表面和所述下表面相对，所述侧面和所述开口设置在所述上表面和所述下表面之间，所述侧面分别与所述上表面和所述下表面连接；所述上表面属于所述P型半导体层的第二表面，所述P型半导体层的第二表面与所述P型半导体层的第一表面平行，所述下表面属于所述N型半导体层的表面，所述侧面属于所述有源层的侧面，所述开口在所述发光二极管芯片的外表面上；所述第一P型电极和所述绝缘层位于所述腔体内，所述第一P型电极和所述上表面之间形成欧姆接触，所述绝缘层夹在所述第一P型电极和所述侧面之间、以及所述第一P型电极和所述下表面之间。

2.根据权利要求1所述的发光二极管芯片，其特征在于，所述P型半导体层包括依次层叠的第一接触层和空穴提供层；所述第一接触层的材料采用掺杂镁的氮化镓；所述空穴提供层包括交替层叠的(n+1)个第一子层和n个第二子层，n为正整数；每个所述第一子层的材料采用掺杂镁的氮化镓，每个所述第一子层中镁的掺杂浓度小于所述第一接触层中镁的掺杂浓度；每个所述第二子层的材料采用掺杂铝的氮化镓；所述第一接触层的厚度小于所述空穴提供层的厚度。

3.根据权利要求2所述的发光二极管芯片，其特征在于，所述P型半导体层的第一表面包括间隔分布的多个凸起部和位于各个所述凸起部之间的凹陷部。

4.根据权利要求1所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括第二P型电极，所述第二P型电极设置在所述P型半导体层的第一表面上，所述第二P型电极在所述P型半导体层的第一表面上的投影与所述第一P型电极在所述P型半导体层的第一表面上的投影重合。

5.根据权利要求4所述的发光二极管芯片，其特征在于，所述P型半导体层包括依次层叠的第一接触层、空穴提供层和第二接触层；所述空穴提供层包括交替层叠的(n+1)个第一子层和n个第二子层，n为正整数；每个所述第一子层的材料采用掺杂镁的氮化镓，每个所述第二子层的材料采用掺杂铝的氮化镓；所述第一接触层的材料和所述第二接触层的材料均采用掺杂镁的氮化镓，所述第一接触层中镁的掺杂浓度和所述第二接触层中镁的掺杂浓度均大于所述第一子层中镁的掺杂浓度，所述第一接触层的厚度和所述第二接触层的厚度均小于所述空穴提供层的厚度。

6.根据权利要求2或5所述的发光二极管芯片，其特征在于，所述第一子层的厚度为所述第二子层的厚度的2倍～10倍。

7.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述绝缘层为分布式布拉格反射镜。

8.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述衬底的第一表面为方形，所述衬底的第一表面为所述衬底朝向所述N型半导体层的表面；所述第一P型电极在所述衬底的第一表面上的投影和所述N型电极在所述衬底的第一表面上的投影位于所述方形的同一条对角线上。

9.一种发光二极管芯片的制备方法，其特征在于，所述制备方法包括：

在衬底的第一表面上铺设N型半导体层；

在所述N型半导体层上形成有源层，所述有源层上设有裸露出所述N型半导体层的台阶；

在所述台阶的坡面和所述台阶的下水平端面形成绝缘层；

在所述绝缘层上形成第一P型电极，所述第一P型电极将所述台阶填平；

在所述第一P型电极和所述有源层上生长铺设P型半导体层，形成腔体；所述腔体由上表面、下表面、侧面和开口围成，所述上表面和所述下表面相对，所述侧面和所述开口设置在所述上表面和所述下表面之间，所述侧面分别与所述上表面和所述下表面连接；所述上表面属于所述P型半导体层的第二表面，所述P型半导体层的第二表面为所述P型半导体层朝向所述有源层的表面，所述下表面属于所述N型半导体层的表面，所述侧面属于所述有源层的侧面，所述开口在所述发光二极管芯片的外表面上；所述第一P型电极和所述绝缘层位于所述腔体内，所述第一P型电极和所述上表面之间形成欧姆接触，所述绝缘层夹在所述第一P型电极和所述侧面之间、以及所述第一P型电极和所述下表面之间；

在所述P型半导体层的第一表面上开设延伸至所述N型半导体层的凹槽，所述P型半导体层的第一表面与所述P型半导体层的第二表面平行；

在所述凹槽内的N型半导体层设置N型电极。

10.根据权利要求9所述的制备方法，其特征在于，所述制备方法还包括：

在所述P型半导体层的第一表面上设置第二P型电极。

说明书

发光二极管芯片及其制备方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制备方法。

背景技术

[0002] 发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管。LED的核心组件是芯片。

[0003] 现有的LED芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极和P型电极，N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。当电流通过N型电极和P型电极注入LED芯片时，N型半导体层提供的电子和P型半导体层提供的空穴进入有源层进行辐射复合发光。

[0004] 在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

[0005] N型电极和P型电极会吸收有源层辐射复合发出的光线。特别是正装LED芯片，P型电极位于LED芯片的出光面上，吸收的光线较多，极大地影响到LED芯片的出光效率，造成LED芯片的发光效率较低。

发明内容

[0006] 本发明实施例提供了一种发光二极管芯片及其制备方法，能够解决现有技术LED芯片的发光效率较低的问题。所述技术方案如下：

[0007] 一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、第一P型电极和绝缘层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述P型半导体层的第一表面上设有延伸至所述N型半导体层的凹槽，所述P型半导体层的第一表面为所述P型半导体层背向所述有源层的表面；所述N型电极设置在所述凹槽内的N型半导体层上；所述发光二极管芯片还包括腔体，所述腔体由上表面、下表面、侧面和开口围成，所述上表面和所述下表面相对，所述侧面和所述开口设置在所述上表面和所述下表面之间，所述侧面分别与所述上表面和所述下表面连接；所述上表面属于所述P型半导体层的第二表面，所述P型半导体层的第二表面与所述P型半导体层的第一表面平行，所述下表面属于所述N型半导体层的表面，所述侧面属于所述有源层的侧面，所述开口在所述发光二极管芯片的外表面上；所述第一P型电极和所述绝缘层位于所述腔体内，所述第一P型电极和所述上表面之间形成欧姆接触，所述绝缘层夹在所述第一P型电极和所述侧面之间、以及所述第一P型电极和所述下表面之间。

[0008] 可选地，所述P型半导体层包括依次层叠的第一接触层和空穴提供层；所述第一接触层的材料采用掺杂镁的氮化镓；所述空穴提供层包括交替层叠的(n+1)个第一子层和n个第二子层，n为正整数；每个所述第一子层的材料采用掺杂镁的氮化镓，每个所述第一子层中镁的掺杂浓度小于所述第一接触层中镁的掺杂浓度；每个所述第二子层的材料采用掺杂铝的氮化镓；所述第一接触层的厚度小于所述空穴提供层的厚度。

[0009] 进一步地，所述P型半导体层的第一表面包括间隔分布的多个凸起部和位于各个所述凸起部之间的凹陷部。

[0010] 可选地，所述发光二极管芯片还包括第二P型电极，所述第二P型电极设置在所述P型半导体层的第一表面上，所述第二P型电极在所述P型半导体层的第一表面上的投影与所述第一P型电极在所述P型半导体层的第一表面上的投影重合。

[0011] 进一步地，所述P型半导体层包括依次层叠的第一接触层、空穴提供层和第二接触层；所述空穴提供层包括交替层叠的(n+1)个第一子层和n个第二子层，n为正整数；每个所述第一子层的材料采用掺杂镁的氮化镓，每个所述第二子层的材料采用掺杂铝的氮化镓；所述第一接触层的材料和所述第二接触层的材料均采用掺杂镁的氮化镓，所述第一接触层中镁的掺杂浓度和所述第二接触层中镁的掺杂浓度均大于所述第一子层中镁的掺杂浓度，所述第一接触层的厚度和所述第二接触层的厚度均小于所述空穴提供层的厚度。

[0012] 更进一步地，所述第一子层的厚度为所述第二子层的厚度的2倍～10倍。

[0013] 可选地，所述绝缘层为分布式布拉格反射镜。

[0014] 可选地，所述衬底的第一表面为方形，所述衬底的第一表面为所述衬底朝向所述N型半导体层的表面；所述第一P型电极在所述衬底的第一表面上的投影和所述N型电极在所述衬底的第一表面上的投影位于所述方形的同一条对角线上。

[0015] 另一方面，本发明实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：

[0016] 在衬底的第一表面上铺设N型半导体层；

[0017] 在所述N型半导体层上形成有源层，所述有源层上设有裸露出所述N型半导体层的台阶；

[0018] 在所述台阶的坡面和所述台阶的下水平端面形成绝缘层；

[0019] 在所述绝缘层上形成第一P型电极，所述第一P型电极将所述台阶填平；

[0020] 在所述第一P型电极和所述有源层上生长铺设P型半导体层，形成腔体；所述腔体由上表面、下表面、侧面和开口围成，所述上表面和所述下表面相对，所述侧面和所述开口设置在所述上表面和所述下表面之间，所述侧面分别与所述上表面和所述下表面连接；所述上表面属于所述P型半导体层的第二表面，所述P型半导体层的第二表面为所述P型半导体层朝向所述有源层的表面，所述下表面属于所述N型半导体层的表面，所述侧面属于所述有源层的侧面，所述开口在所述发光二极管芯片的外表面上；所述第一P型电极和所述绝缘层位于所述腔体内，所述第一P型电极和所述上表面之间形成欧姆接触，所述绝缘层夹在所述第一P型电极和所述侧面之间、以及所述第一P型电极和所述下表面之间；

[0021] 在所述P型半导体层的第一表面上开设延伸至所述N型半导体层的凹槽，所述P型半导体层的第一表面与所述P型半导体层的第二表面平行；

[0022] 在所述凹槽内的N型半导体层设置N型电极。

[0023] 可选地，所述制备方法还包括：

[0024] 在所述P型半导体层的第一表面上设置第二P型电极。

[0025] 本发明实施例提供的技术方案带来的有益效果是：

[0026] 通过将有源层的部分区域去除，形成由开口、有源层、N型半导体层和P型半导体层围成的腔体，并将P型电极从设置在芯片的出光面上改为设置在腔体内，使得射向P型电极的光线大大减少，相应P型电极吸收的光线也大大减少。虽然P型电极会占用部分有源层的区域，导致发光面积减少，但是与P型电极吸光的光线比起来，芯片整体的出光效率还是提高了。同时P型电极与P型半导体层之间形成欧姆接触，与N型半导体层和有源层之间通过绝缘层隔离，可以保证芯片正常工作。

附图说明

[0027] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0028] 图1是本发明实施例提供的一种发光二极管芯片的结构示意图；

[0029] 图2是本发明实施例提供的腔体的放大图；

[0030] 图3是本发明实施例提供的图1所示的发光二极管芯片中P型半导体层的结构示意图；

[0031] 图4是本发明实施例提供的图1所示的发光二极管芯片的俯视图；

[0032] 图5是本发明实施例提供的另一种发光二极管芯片的结构示意图；

[0033] 图6是本发明实施例提供的图5所示的发光二极管芯片中P型半导体层的结构示意图；

[0034] 图7是本发明实施例提供的一种发光二极管芯片的制备方法的流程图。

具体实施方式

[0035] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

[0036] 本发明实施例提供了一种发光二极管芯片。图1为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、N型电极31、第一P型电极32和绝缘层40。N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上。P型半导体层23的第一表面23a上设有延伸至N型半导体层21的凹槽100，P型半导体层23的第一表面23a为P型半导体层23背向有源层22的表面。N型电极31设置在凹槽100内的N型半导体层21上。

[0037] 在本实施例中，如图1所示，该发光二极管芯片还包括腔体200。图2为本发明实施例提供的腔体的放大图。参见图2，腔体200由上表面210、下表面220、侧面230和开口240围成，上表面210和下表面220相对，侧面230和开口240设置在上表面210和下表面220之间，侧面230分别与上表面210和下表面220连接。如图1所示，上表面210属于P型半导体层23的第二表面23b，P型半导体层23的第二表面23b与P型半导体层23的第一表面23a平行，下表面220属于N型半导体层21的表面，侧面230属于有源层22的侧面，开口240在该发光二极管芯片的外表面上。如图2所示，第一P型电极32和绝缘层40位于腔体200内，第一P型电极32和上表面210之间形成欧姆接触，绝缘层40夹在第一P型电极32和侧面230之间、以及第一P型电极32和第一P型电极32之间。

[0038] 本发明实施例通过将有源层的部分区域去除，形成由开口、有源层、N型半导体层和P型半导体层围成的腔体，并将P型电极从设置在芯片的出光面上改为设置在腔体内，使得射向P型电极的光线大大减少，相应P型电极吸收的光线也大大减少。虽然P型电极会占用部分有源层的区域，导致发光面积减少，但是与P型电极吸光的光线比起来，芯片整体的出光效率还是提高了。同时P型电极与P型半导体层之间形成欧姆接触，与N型半导体层和有源层之间通过绝缘层隔离，可以保证芯片正常工作。

[0039] 图3为本发明实施例提供的图1所示的发光二极管芯片中P型半导体层的结构示意图。参见图3，可选地，P型半导体层23可以包括依次层叠的第一接触层231和空穴提供层232。第一接触层231的材料采用掺杂镁的氮化镓。空穴提供层232包括交替层叠的(n+1)个第一子层232a和n个第二子层232b，n为正整数；每个第一子层232a的材料采用掺杂镁的氮化镓，每个第一子层232a中镁的掺杂浓度小于第一接触层231中镁的掺杂浓度；每个第二子层232b的材料采用掺杂铝的氮化镓。第一接触层231的厚度小于空穴提供层232的厚度。接触层为极薄的高掺层，可以形成超薄势垒，超薄势垒对载流子无阻挡能力，载流子可以自由穿过势垒，形成很大的隧道电流，从而获得欧姆接触；空穴提供层在掺杂镁的氮化镓层中间隔插入掺杂铝的氮化镓层，利用氮化铝的高势垒对空穴形成一定的阻挡，促进空穴的横向扩展。

[0040] 进一步地，第一子层232a的厚度可以为第二子层232b的厚度的2倍～10倍，掺杂镁的氮化镓层和掺杂铝的氮化镓层相互配合，P型半导体层整体注入有源层的空穴数量较多，LED的发光效率较高。

[0041] 示例性地，第一接触层231的厚度可以为2nm～10nm，空穴提供层232的厚度可以为10nm～50nm；2≤n≤20；第二子层232b的材料可以采用AlxGa1-xN，0.03≤x≤0.15；第一子层
232a中镁的掺杂浓度可以为1018/cm3～1020/cm3；第一接触层231中镁的掺杂浓度可以为
1021/cm3～1022/cm3，配合实现的效果好。

[0042] 进一步地，如图3所示，P型半导体层23的第一表面23a可以包括间隔分布的多个凸起部和位于各个凸起部之间的凹陷部。由于P型电极不再设定在P型半导体层的出光面上，因此P型半导体层的出光面不存在非平面对电学接触的影响，可以对P型半导体层的出光面进行粗化处理，进一步提高LED的出光效率。

[0043] 示例性地，凸起部相对于凹陷部的高度可以为1μm～3μm；凸起部在P型半导体层23的第一表面23a上的投影中两点之间的最大距离可以为2μm～5μm，相邻两个P型半导体层23的第一表面23a之间的距离可以为3μm～10μm，配合实现的效果好。

[0044] 可选地，绝缘层40可以为分布式布拉格反射镜(英文：Distributed Bragg Reflector，简称：DBR)。通过采用具有反射功能的绝缘层，可以对从有源层射向第一P型电极的光线进行反射，进一步减少第一P型电极吸收的光线。

[0045] 图4为本发明实施例提供的图1所示的发光二极管芯片的俯视图。参见图4，可选地，衬底10的第一表面为方形，衬底10的第一表面为衬底10朝向N型半导体层21的表面；第一P型电极32在衬底10的第一表面上的投影和N型电极31在衬底10的第一表面上的投影可以位于方形的同一条对角线上。通过将两个电极分别设置在芯片边缘距离最远的两个端点，可以有效利用整个芯片区域进行发光，最终提高LED的发光效率。

[0046] 示例性地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，如InyGa1-yN，0＜y＜1，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。

[0047] N型半导体层21的厚度可以为1μm～5μm，优选为3μm；N型半导体层21中N型掺杂剂的掺杂浓度可以为1018cm-3～1019cm-3，优选为5*1018cm-3。量子阱的厚度可以为3nm～4nm，优选为3.5nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～11个，优选为8个。P型半导体层23的厚度可以为100nm～800nm，优选为450nm；P型半导体层23中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。

[0048] 可选地，该发光二极管芯片还可以包括缓冲层，缓冲层设置在衬底和N型半导体层之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

[0049] 示例性地，缓冲层的材料可以采用氮化镓。

[0050] 缓冲层的厚度可以为15nm～35nm，优选为25nm。

[0051] 进一步地，该发光二极管芯片还可以包括未掺杂氮化镓层，未掺杂氮化镓层设置在缓冲层和N型半导体层之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

[0052] 在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

[0053] 示例性地，未掺杂氮化镓层的厚度可以为1μm～5μm，优选为3μm。

[0054] 可选地，该发光二极管芯片还可以包括应力释放层，应力释放层设置在N型半导体层和有源层之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高LED的内量子效率，进而提高LED的发光效率。

[0055] 示例性地，应力释放层的材料可以采用镓铟铝氮(AlInGaN)，可以有效释放蓝宝石和氮化镓晶格失配产生的应力，改善外延片的晶体质量，提高LED的发光效率。

[0056] 应力释放层中铝组分的摩尔含量可以小于或等于0.2，应力释放层中铟组分的摩尔含量可以小于或等于0.05，以避免造成不良影响。应力释放层的厚度可以为50nm～500nm，优选为300nm。

[0057] 可选地，该发光二极管芯片还可以包括电子阻挡层，电子阻挡层设置在有源层和P型半导体层之间，以避免电子跃迁到P型半导体层中与空穴进行非辐射复合，降低LED的发光效率。

[0058] 示例性地，电子阻挡层的材料可以采用P型掺杂的氮化铝镓，如AlzGa1-zN，0.1＜z＜0.5。

[0059] 电子阻挡层的厚度可以为50nm～150nm，优选为100nm。

[0060] 进一步地，该发光二极管芯片还可以包括低温P型层，低温P型层设置在有源层和电子阻挡层之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

[0061] 示例性地，低温P型层的材料可以为P型掺杂的氮化镓。

[0062] 低温P型层的厚度可以为10nm～50nm，优选为30nm；低温P型层中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。

[0063] 可选地，该发光二极管芯片还可以包括接触层，接触层设置在P型半导体层上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

[0064] 示例性地，接触层的材料可以采用P型掺杂的氮化铟镓或者氮化镓。

[0065] 接触层的厚度可以为5nm～300nm，优选为100nm；接触层中P型掺杂剂的掺杂浓度21 3 22 3 21 3
可以为10 /cm～10 /cm，优选为5*10 /cm。

[0066] 图5为本发明实施例提供的另一种发光二极管芯片的结构示意图。参见图5，该发光二极管芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、N型电极31、第一P型电极32、第二P型电极33和绝缘层40。

[0067] 示例性地，衬底10、N型半导体层21、有源层22、P型半导体层23、N型电极31、第一P型电极32和绝缘层40可以与图1所示的发光二极管芯片相同，在此不再详述。与图1所示的发光二极管芯片相比，不同之处在于，该发光二极管芯片还包括第二P型电极33，第二P型电极33设置在P型半导体层23的第一表面23a上，第二P型电极33在P型半导体层23的第一表面23a上的投影与第一P型电极32在P型半导体层23的第一表面23a上的投影重合。

[0068] 通过增设第二P型电极，第二P型电极与第一P型电极之间的电势差可以驱动空穴注入有源层，同时调节第一P型电极和第二P型电极之间的电压分配，即可控制LED的亮度和功率输出。

[0069] 在实际应用中，第二P型电极的电压可以高于第一P型电极的电压，以利于空穴注入有源层。

[0070] 示例性地，第二P型电极可以与图1所示的第一P型电极32相同，在此不再详述。

[0071] 图6为本发明实施例提供的图5所示的发光二极管芯片中P型半导体层的结构示意图。参见图6，可选地，P型半导体层23可以包括依次层叠的第一接触层231、空穴提供层232和第二接触层233。空穴提供层232包括交替层叠的(n+1)个第一子层232a和n个第二子层232b，n为正整数；每个第一子层232a的材料采用掺杂镁的氮化镓，每个第二子层232b的材料采用掺杂铝的氮化镓。第一接触层231的材料和第二接触层233的材料均采用掺杂镁的氮化镓，第一接触层231中镁的掺杂浓度和第二接触层233中镁的掺杂浓度均大于第一子层
232a中镁的掺杂浓度，第一接触层231的厚度和第二接触层233的厚度均小于空穴提供层
232的厚度。

[0072] 示例性地，第一接触层231和第二接触层233可以与图3所示的第一接触层231相同，空穴提供层232可以与图3所示的空穴提供层232相同，在此不再详述。

[0073] 本发明实施例提供了一种发光二极管芯片的制备方法。图7为本发明实施例提供的一种发光二极管芯片的制备方法的流程图。参见图7，该制备方法包括：

[0074] 步骤201：在衬底的第一表面上铺设N型半导体层。

[0075] 步骤202：在N型半导体层上形成有源层，有源层上设有裸露出N型半导体层的台阶。

[0076] 可选地，该步骤201可以包括：

[0077] 在N型半导体层作为台阶的下水平端面的区域上形成光刻胶；

[0078] 在光刻胶和N型半导体层上生长有源层；

[0079] 去除光刻胶和光刻胶上生长的有源层，留下的有源层形成台阶。

[0080] 先形成设定图形的光刻胶，再在去除光刻胶的同时去除上面的有源层，实现有源层的图形化，可以有效避免先形成有源层再进行图形化过程中会一并去除N型半导体层的问题，实现效果较好。

[0081] 步骤203：在台阶的坡面和台阶的下水平端面形成绝缘层。

[0082] 可选地，该步骤203可以包括：

[0083] 在台阶的上水平端面、台阶的坡面和台阶的下水平端面铺设绝缘材料；

[0084] 在台阶的坡面和台阶的下水平端面的绝缘材料上形成光刻胶；

[0085] 在光刻胶的保护下，去除台阶的上水平端面上的绝缘材料，留下的绝缘材料形成绝缘层；

[0086] 去除光刻胶。

[0087] 步骤204：在绝缘层上形成第一P型电极，第一P型电极将台阶填平。

[0088] 可选地，该步骤204可以包括：

[0089] 在台阶的上水平端面形成光刻胶；

[0090] 在光刻胶和绝缘层上铺设电极材料；

[0091] 去除光刻胶和光刻胶上的电极材料，留下的电极材料形成第一P型电极。

[0092] 在实际应用中，还可以采用如下方式实现步骤203～步骤204：

[0093] 在台阶的上水平端面形成光刻胶；

[0094] 在光刻胶、台阶的坡面和台阶的下水平端面铺设绝缘材料；

[0095] 在绝缘材料上铺设电极材料；

[0096] 去除光刻胶和光刻胶上的绝缘材料、电极材料，留下的绝缘材料形成绝缘层，留下的电极材料形成第一P型电极。

[0097] 采用上述方式，可以减少一道光刻工艺，降低实现成本。

[0098] 步骤205：在第一P型电极和有源层上生长铺设P型半导体层，形成腔体。

[0099] 在本实施例中，腔体由上表面、下表面、侧面和开口围成，上表面和下表面相对，侧面和开口设置在上表面和下表面之间，侧面分别与上表面和下表面连接；上表面属于P型半导体层的第二表面，P型半导体层的第二表面为P型半导体层朝向有源层的表面，下表面属于N型半导体层的表面，侧面属于有源层的侧面，开口在发光二极管芯片的外表面上；第一P型电极和绝缘层位于腔体内，第一P型电极和上表面之间形成欧姆接触，绝缘层夹在第一P型电极和侧面之间、以及第一P型电极和下表面之间。

[0100] 需要说明的是，由于有源层的厚度较薄，因此绝缘层和第一P型电极整体的厚度也较薄，因此对外延生长基本没有影响，P型半导体层可以在第一P型电极上正常生长。

[0101] 步骤206：在P型半导体层的第一表面上开设延伸至N型半导体层的凹槽。

[0102] 在本实施例中，P型半导体层的第一表面与P型半导体层的第二表面平行。

[0103] 步骤207：在凹槽内的N型半导体层设置N型电极。

[0104] 可选地，该制备方法还可以包括：

[0105] 在P型半导体层的第一表面上设置第二P型电极。

[0106] 在实际应用中，第二P型电极可以与N型电极同时设置，以减少加工工艺，降低生产成本。

[0107] 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。