一种GaN器件电应力可靠性的测试方法

摘要

本发明涉及一种GaN器件电应力可靠性的测试方法，包括：对GaN器件进行电容‑电压测试，得到第一测试数据；对所述GaN器件施加电应力；对施加电应力后的所述GaN器件进行电容‑电压测试，得到第二测试数据；根据所述第一测试数据获取第一栅下界面态物理参数，根据所述第二测试数据获取第二栅下界面态物理参数；对比所述第一栅下界面态物理参数与所述第二栅下界面态物理参数，得到对比结果。本发明实施例通过对GaN器件施加电应力，由测试数据通过预设方法获取电应力前后栅下界面态密度、陷阱能级和时常数，反映了GaN器件栅下界面态的物理特性，得到电应力对器件内部陷阱的影响状况，从而得到GaN器件电应力可靠性的情况。

权利要求

1.一种GaN器件电应力可靠性的测试方法，其特征在于，包括：对GaN器件进行电容-电压测试，得到第一测试数据；

在预设能量为0.1～40MeV、预设剂量为5×1013～5×1014H+/cm2、预设时间为5～30h、预设温度为20～22℃和真空环境的条件下，采用低能加速器的真空枪体沿所述GaN器件的肖特基接触区域均匀运动，使经过所述低能加速器加速的质子均匀注入所述肖特基接触区域；

对所述GaN器件施加电应力；

对施加电应力后的所述GaN器件进行电容-电压测试，得到第二测试数据；

根据所述第一测试数据获取第一栅下界面态物理参数，根据所述第二测试数据获取第二栅下界面态物理参数；

对比所述第一栅下界面态物理参数与所述第二栅下界面态物理参数，得到对比结果。

2.如权利要求1所述的GaN器件电应力可靠性的测试方法，其特征在于，所述电容-电压测试的频率为10kHz～5MHz，栅极电压为-6V～1V。

3.如权利要求1所述的GaN器件电应力可靠性的测试方法，其特征在于，对所述GaN器件施加电应力，包括：在所述GaN器件的栅极上施加2V～5V正向偏压应力，时间为0～15000s；同时，保持GaN器件的源极和漏极电压为0。

4.如权利要求1所述的GaN器件电应力可靠性的测试方法，其特征在于，根据所述第一测试数据获取第一栅下界面态物理参数，根据所述第二测试数据获取第二栅下界面态物理参数，包括：采用变频电导法，根据所述第一测试数据获取所述第一栅下界面态物理参数，根据所述第二测试数据获取所述第二栅下界面态物理参数。

5.如权利要求1所述的GaN器件电应力可靠性的测试方法，其特征在于，所述第一栅下界面态物理参数包括第一栅下界面态密度、第一陷阱能级和第一时常数，所述第二栅下界面态物理参数包括第二栅下界面态密度、第二陷阱能级和第二时常数。

6.如权利要求1所述的GaN器件电应力可靠性的测试方法，其特征在于，所述预设剂量为5×1014H+/cm2。

说明书

一种GaN器件电应力可靠性的测试方法

技术领域

[0001] 本发明属于微电子技术领域，具体涉及一种GaN器件电应力可靠性的测试方法。

背景技术

[0002] 无线通信的全球发展作为热门领域，对于通信设备的高频与大功率的特性要求越来越高，Si作为第一代半导体材料，一般认为在高频段之上就难以应用，难以适应未来高频的发展趋势；GaAs作为第二代的半导体，虽然具有高的频率特性，但是击穿电压较低，限制了其在高功率上的应用。目前第一代和第二代半导体性能都已经接近理论极限，继续提升的空间不大，并且开发的成本逐渐升高，随着未来通信产业的进一步发展，对半导体产业提出了新的需求。

[0003] GaN作为第三代半导体的代表，是未来半导体产业发展的重要方向。因为GaN材料具有宽的禁带间隙、高的饱和电子速度、高的击穿电场等良好的物理特性，以此制备的GaN器件非常适合于在高频、高压、高温以及大功率方面的应用。然而GaN器件长时间工作在很高的偏置电压下会导致器件特性退化，如输出电流减小而导致功率下降，器件微波性能变差等，甚至会使器件失效；GaN器件的特性和寿命会受到严重影响，可靠性问题值得关注。

[0004] 为探究GaN器件电应力可靠性，通常的方法是通过测试器件电学性能如阈值电压、栅泄漏电流等的变化来反映电应力对器件的影响。然而这种方法无法得到电应力对器件内部陷阱的影响状况，无法反映栅下界面态的物理特性。

发明内容

[0005] 为了解决现有技术中存在的上述问题，本发明提供了一种GaN器件电应力可靠性的测试方法。本发明要解决的技术问题通过以下技术方案实现：

[0006] 本发明实施例提供了一种GaN器件电应力可靠性的测试方法，包括：

[0007] 对GaN器件进行电容-电压测试，得到第一测试数据；

[0008] 对所述GaN器件施加电应力；

[0009] 对施加电应力后的所述GaN器件进行电容-电压测试，得到第二测试数据；

[0010] 根据所述第一测试数据中获取第一栅下界面态物理参数，根据所述第二测试数据中获取第二栅下界面态物理参数；

[0011] 对比所述第一栅下界面态物理参数与所述第二栅下界面态物理参数，得到对比结果。

[0012] 在本发明的一个实施例中，所述电容-电压测试的频率为10kHz～5MHz，栅极电压为-6V～1V。

[0013] 在本发明的一个实施例中，对所述GaN器件施加电应力，包括：

[0014] 在所述GaN器件的栅极上施加2V～5V正向偏压应力，时间为0～15000s；同时，保持GaN器件的源极和漏极电压为0。

[0015] 在本发明的一个实施例中，根据所述第一测试数据获取第一栅下界面态物理参数，根据所述第二测试数据获取第二栅下界面态物理参数，包括：采用变频电导法，根据所述第一测试数据获取所述第一栅下界面态物理参数，根据所述第二测试数据获取所述第二栅下界面态物理参数。

[0016] 在本发明的一个实施例中，所述第一栅下界面态物理参数包括第一栅下界面态密度、第一陷阱能级和第一时常数，所述第二栅下界面态物理参数包括第二栅下界面态密度、第二陷阱能级和第二时常数。

[0017] 在本发明的一个实施例中，在对所述GaN器件施加电应力之前，还包括：在预设能量、预设剂量和预设时间下，对所述GaN器件进行质子辐照。

[0018] 在本发明的一个实施例中，对所述GaN器件进行质子辐照，包括：采用低能加速器的真空枪体沿所述肖特基接触区域均匀运动，使经过所述低能加速器加速的质子均匀注入所述肖特基接触区域。

[0019] 在本发明的一个实施例中，所述预设剂量为1010～1015H+/cm2。

[0020] 在本发明的一个实施例中，所述预设剂量为5×1013～5×1014H+/cm2。

[0021] 在本发明的一个实施例中，所述预设剂量为5×1014H+/cm2。

[0022] 与现有技术相比，本发明的有益效果：

[0023] 1、本发明通过对GaN器件施加电应力，由电容-电压测试数据获得电应力前后栅下界面态密度、陷阱能级和时常数，反映了GaN器件栅下界面态的物理特性，从而得到电应力对器件内部陷阱的影响状况，从而得到GaN器件电应力可靠性的情况。

[0024] 2、本发明在对GaN器件施加电应力之前进行一定程度的质子辐照，改善了电应力后GaN器件栅下界面质量，提升了器件的电应力可靠性。

附图说明

[0025] 图1为本发明实施例提供的一种GaN器件电应力可靠性的测试方法；

[0026] 图2为本发明实施例提供的一种GaN器件等效电路模型图；

[0027] 图3为本发明实施例提供的一种栅下界面态密度与陷阱能级的关系曲线图；

[0028] 图4为本发明实施例提供的另一种GaN器件电应力可靠性的测试方法；

[0029] 图5为本发明实施例提供的另一种栅下界面态密度与陷阱能级的关系曲线图；

[0030] 图6为本发明实施例提供的一种时常数与栅压的关系图；

[0031] 图7为本发明实施例提供的一种制备GaN器件的流程示意图；

[0032] 图8a-图8b为本发明实施例提供的一种GaN器件的结构示意图。

具体实施方式

[0033] 下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

[0034] 实施例一

[0035] 请参见图1，图1为本发明实施例提供的一种GaN器件电应力可靠性的测试方法，包括步骤：

[0036] S1、对GaN器件进行电容-电压测试，得到第一测试数据；

[0037] 具体的，电容-电压测试的频率为10kHz～5MHz，栅极电压为-6V～1V。

[0038] 进一步的，进行C-V测试的过程为：将半导体参数分析仪的一端接到GaN器件的栅极，另一端接到GaN器件的源极(或漏极)；测试时，先选定一个频率，然后设置栅压VG＝-6V～1V，步长为0.1V；从低电压扫到高电压，半导体参数分析仪便可绘制出C-V曲线；继续选择下一个频率点，重复上述过程，便可得到该频率下的C-V曲线，直到将频率(10kHz-5MHz)全部测试完，得到全部不同频率下的C-V曲线。

[0039] S2、对所述GaN器件施加电应力；

[0040] 具体的，在所述GaN器件的栅极上施加2V～5V正向偏压应力，时间为0～15000s；同时，保持GaN器件的源极和漏极电压为0。

[0041] 当正向偏压应力小于2V时，对器件影响不大；当正向偏压应力大于5V时，可能会对器件造成损伤，烧毁器件；优选的，正向偏压应力为3.5V。

[0042] 当施加电应力时间过短，器件发生的变化较小；当施加电应力时间过长，电应力对器件的影响已经饱和，多余时间的应力不会再产生额外的效果，造成资源的浪费；优选的，施加电应力的时间为10000s。在对GaN器件施加电应力时，每次测试的时间间隔为整段时间，如0s、10s、100s、1000s、5000s、10000s等。

[0043] S3、对施加电应力后的所述GaN器件进行电容-电压测试，得到第二测试数据；

[0044] 具体的，测试过程请参见S1。

[0045] S4、根据所述第一测试数据中获取第一栅下界面态物理参数，根据所述第二测试数据中获取第二栅下界面态物理参数；

[0046] 具体的，栅下界面是指栅极下方与AlGaN势垒层接触区域的界面。

[0047] 具体的，采用变频电导法，根据第一测试数据中获取第一栅下界面态物理参数，根据第二测试数据中获取第二栅下界面态物理参数。

[0048] 变频电导法测量陷阱不但具有很高的灵敏度，而且可以得到关于界面态陷阱的完整的信息，包括态密度、能级位置、时常数等。变频电导法测量的基本原理是基于陷阱对于电子的俘获作用，利用等效的平行电导代表因陷阱的俘获与释放所引起的耗散机制，通过测量不同的频率与不同栅压下的电容的等效平行电导值表征界面态陷阱。

[0049] 具体的，所述第一栅下界面态物理参数包括第一栅下界面态密度和所述第一陷阱能级，所述第二栅下界面态物理参数包括第二栅下界面态密度和所述第二陷阱能级。

[0050] 具体的，提取物理参数的过程为：

[0051] 请参见图2，图2为本发明实施例提供的一种GaN器件等效电路模型图，其中，(a)为实际电路模型图，(b)为等效电路，(c)为测试电路。变频电导法将GaN器件结构描述成一个等效电路模型，如图2所示。在图2的(a)、(b)中，CAlGaN、CGaN分别是势垒层、缓冲层的电容，CSurf、GSurf分别是表面态的电容和电导，CT、GT分别是陷阱贡献的电容和电导，二者串联代表陷阱态释放与俘获的耗散过程。

[0052] 变频电导法研究栅下界面态的测量电路如图2的(c)所示，由一个电容与一个电导并联组成。等效平行电导Gp/ω可通过下面的公式表示：

[0053]

[0054] 其中，Cac是积累区电容，Cm、Gm分别是等效电路的总电容和总电导。通过所测量的电容与频率的数据，获得平行电导Gp/ω与频率ω的对应关系。在测试过程中需要仔细选择栅极偏置电压，确保所探测的栅下界面处于积累区，以便能够探测界面的陷阱。

[0055] 假设栅下界面态的能级水平是连续分布的，那么Gp/ω与ω之间的关系可以表示为下式：

[0056]

[0057] 其中DT是栅下界面态密度，τT是时常数。对测试的数据进行拟合，进而可直接提取栅下界面态的时常数τT和栅下界面态密度DT。

[0058] 而根据时常数τT可以进一步通过公式(3)得到陷阱能级ET：

[0059] τT＝(σTNCυT)-1exp(ET/kT)  (3)

[0060] 其中，陷阱的俘获截面σT＝3.4×10-15cm2，导带底的态密度NC＝4.3×1014×T3/2cm-3 7，电子的平均热速率υT＝2.6×10cm/s，T为温度。

[0061] S5、对比所述第一栅下界面态物理参数和所述第二栅下界面态物理参数，得到对比结果；

[0062] 进一步的，对比GaN器件在施加电应力前后栅下界面态密度与陷阱能级的变化趋势。具体的，栅下界面态密度与陷阱能级绘制成图以便于观察；首先，分析第一栅下界面态密度与第一陷阱能级的曲线；其次，分析第二栅下界面态密度与第二陷阱能级的关系曲线；然后，对比两个曲线的变化，得到GaN器件电应力可靠性的情况。

[0063] 请参见图3，图3为本发明实施例提供的一种栅下界面态密度与陷阱能级的关系曲线图，其中，ff’为第一栅下界面态密度与第一陷阱能级的关系曲线，aa’为第二栅下界面态密度与第二陷阱能级的关系曲线。从图3可以看出，初始状态的GaN器件在经过10000s时长的电应力后，其栅下界面态密度由ff’变为aa’，具体为：在陷阱能级较深的一侧，态密度降低，如图中f到a的过程；在陷阱能级较浅的一侧，态密度增大，如图中f’到a’的过程。整体来看栅下界面态密度有增有降，说明电应力后GaN器件的物理性质发生了改变。

[0064] 本发明实施例通过对GaN器件施加电应力，由电容-电压测试数据获得电应力前后栅下界面态密度和陷阱能级，从而反映了GaN器件栅下界面态的物理特性，得到电应力对器件内部陷阱的影响状况，从而得到了GaN器件电应力可靠性的情况。

[0065] 实施例二

[0066] 请参见图4，图4为本发明实施例提供的另一种GaN器件电应力可靠性的测试方法，包括步骤：

[0067] S1、对GaN器件进行电容-电压测试，得到第一测试数据；

[0068] 具体测试过程请参见实施例一中的S1。

[0069] S2、在预设能量、预设剂量和预设时间下，对所述GaN器件进行质子辐照。

[0070] 因为GaN器件主要应用于卫星通信和航空航天等太空领域，在经受电应力的同时，势必会受到质子辐照的影响。因此，对GaN器件进行质子辐照后再进行电应力处理，可以更加全面的模拟器件在太空中的工作环境，对于分析GaN器件电应力可靠性会更加全面和深入，更有价值。

[0071] 对所述GaN器件进行质子辐照，理论上具体包括：采用低能加速器的真空枪体沿所述GaN器件肖特基接触区域的表面匀速运动，使经过所述低能加速器加速的质子均匀注入GaN器件肖特基接触区域。进一步的，采用低能加速器对质子进行加速，质子从低能加速器的真空枪体的枪口出去注入到器件内部；低能加速器的真空枪体沿肖特基接触区域均匀扫过肖特基接触区域表面，从而使得质子均匀注入肖特基接触区域，实现对肖特基接触区域进行质子辐照。具体的，低能加速器的真空枪体可以从肖特基接触区域的边界开始均匀运动，也可以从中心区域开始均匀运动，将肖特基接触区域的表面全部覆盖。进一步的，辐照时，低能加速器的真空枪体从肖特基接触区域的正上方进行辐照，以保证质子注入的均匀度。

[0072] 在本发明实施例中，主要测试栅下界面态的变化，因此，对GaN器件的肖特基接触区域进行质子辐照即可。

[0073] 在实际操作过程中，通常每次实验都是对同一个场区的多个器件进行质子辐照，且目前加速器真空枪体的口径较大，很难实现单独对某个器件的特定区域进行质子辐照。因此为保证质子辐照的有效区域为肖特基接触区域，在整个场区上制备一层特殊材质的阻挡层，该阻挡层的特点是质子无法穿过。然后将器件肖特基接触区域上方的阻挡层光刻掉。
当进行质子辐照时，加速器的真空枪体从场区边缘开始均匀扫过整个场区，使得器件的肖特基接触区域被均匀的质子辐照，其它区域的质子在注入时都被阻挡层阻挡。另外，阻挡层的厚度可根据质子辐照的能量和剂量作具体调整。

[0074] 低能加速器的能量小于100MeV，避免了高能质子对器件造成严重损伤。均匀运动是指低能加速器的真空枪体沿GaN器件表面进行匀速移动，运动方向不限。

[0075] 对GaN器件的肖特基接触区域进行均匀质子辐照可以使得肖特基接触区域的质子注入均匀，从而保证质子辐照对GaN器件栅下界面的每处均有相同的影响程度。

[0076] 具体的，质子辐照的预设能量为0.1～40MeV，优选的预设能量为3MeV，低质子辐照能量对器件造成的影响更为显著，可以更有效改善栅下界面质量。

[0077] 具体的，质子辐照的预设剂量为1010～1015H+/cm2。

[0078] 当质子辐照剂量较小时，GaN器件的栅下界面几乎不发生变化；当剂量较大时，质子辐照会对GaN器件产生严重损伤，导致器件失效；采用1010～1015H+/cm2的辐照剂量，可以使得电应力后栅下界面质量得到有效改善；且在此范围内，辐照剂量越大，栅下界面质量越好。

[0079] 优选的预设剂量为5×1013～5×1014H+/cm2，在此范围内，辐照剂量越大，栅下界面质量越好。当质子辐照剂量为5×1014H+/cm2，该剂量对电应力后GaN器件栅下界面质量改善的程度相对较大。

[0080] 具体的，质子辐照的预设温度为20～22℃，优选的，辐照温度为22℃。

[0081] 目前GaN器件主要应用于外太空，器件在外太空所受的温度是不确定的，在不同的位置不一样，空间站在不同面所受温度为-157-121℃，其温度很难具体模拟，因此，选用20～22℃，即包含在外太空温度内，又使得质子辐照过程易于操作，无需额外的设备控制温度，降低辐照成本。

[0082] 具体的，对GaN器件的肖特基接触区域进行质子辐照，辐照预设时间，其中，预设时间为5～30h，优选的预设时间为10h。

[0083] 综合考虑加速器控制的难易程度、注入均匀程度和耗时长短，选用5～30h的辐照时间，不仅使得加速器易于控制，从而保证了质子注入的均匀程度，同时较短的辐照时间处于可接受的范围内。

[0084] 具体的，质子辐照在真空环境下进行，选择真空的辐照环境，可以排除其它气体对质子注入过程的干扰，从而使辐照更加精确；同时，GaN器件多用于卫星通信，航空航天领域，多工作于外太空中，而外太空环境近乎真空，所以选择真空可以更好的模拟外太空环境。

[0085] 本发明实施例在对GaN器件施加电应力之前进行一定程度的质子辐照，改善了电应力后GaN器件栅下界面质量，提升了器件的可靠性。

[0086] S3、对经过质子辐照的GaN器件施加电应力；具体请参见实施例一的S2。

[0087] S4、对施加电应力后的所述GaN器件进行电容-电压测试，得到第三测试数据；具体请参见实施例一的S3。

[0088] S5、根据第一测试数据中获取第一栅下界面态物理参数，根据第三测试数据中获取第三栅下界面态物理参数；具体请参见实施例一的S4。

[0089] S6、对比第一栅下界面态物理参数和第三栅下界面态物理参数；

[0090] 具体请参见实施例一中的步骤S5。

[0091] 请参见图5，图5为本发明实施例提供的另一种栅下界面态密度与陷阱能级的关系曲线图。图5中，ff’为第一栅下界面态密度与第一陷阱能级的关系曲线，aa’为第二栅下界面态密度与第二陷阱能级的关系曲线，bb’为第三栅下界面态密度与第三陷阱能级的关系曲线。

[0092] 初始状态的GaN器件在经过质子辐照并且经过电应力后，GaN器件的栅下界面态密度由初始状态的ff”变为bb’，具体为：在陷阱能级较深的一侧，态密度降低，如图中f到b的过程；在陷阱能级较浅的一侧，态密度几乎不变，如图中f’到b’的过程。整体来看GaN器件经过先进行质子辐照、再进行电应力的过程后，其栅下界面态密度是降低的，界面质量得到了改善，这说明GaN器件电应力可靠性得到提升。

[0093] 对比aa’与bb’发现，二者的变化规律不同：在深能级一侧，bb’态密度降低的更多；浅能级一侧，bb’态密度几乎没有变化；这就导致整体上电应力后bb’的栅下界面态密度相比aa’更低，从而说明对GaN器件先进行质子辐照、再进行电应力后的栅下界面比只进行电应力后的栅下界面具有更好的特性，进而提升器件电应力可靠性。

[0094] 本发明实施例通过对GaN器件先进行质子辐照，再施加电应力，获取GaN器件初始状态的栅下界面态密度和陷阱能级，以及经过质子辐照、电应力处理后的栅下界面态密度和陷阱能级，从而反映了GaN器件经过质子辐照和电应力后栅下界面态的物理特性，得到了质子辐照和电应力对器件内部陷阱的影响状况，进而说明质子辐照改善了电应力后GaN器件栅下界面质量，提升了器件的电应力可靠性。

[0095] 实施例三

[0096] 在实施例一和实施例二的基础上，第一栅下界面态物理参数还可以包括第一时常数，第二栅下界面态物理参数还可以包括第二时常数，第三栅下界面态物理参数还可以包括第三时常数。进一步的，分析对比时常数与栅压关系的变化趋势。

[0097] 请参见图6，图6为本发明实施例提供的一种时常数与栅压的关系图。图6中，ff’为第一时常数和第一栅压的关系曲线，aa’为第二时常数和第二栅压的关系曲线，bb’为第三时常数和第三栅压的关系曲线。

[0098] 从图6中可以看出，初始状态的GaN器件经过10000s时长的电应力后，其时常数由ff’变为aa’，电应力后GaN器件栅下界面态时常数增大。

[0099] 初始状态的GaN器件经过质子辐照再经过电应力后，其时常数由ff’变为bb’，具体为：在栅压较小的一侧，时常数减小，如图中f到b的过程；在栅压较大的一侧，时常数增大，如图中f’到b’的过程。

[0100] 对比aa’与bb’发现，二者的变化规律不同；电应力使器件栅下界面态的物理特性发生了改变，对栅下界面态时常数产生了影响；而先进行质子辐照再施加电应力，使得电应力对栅下界面态的影响产生了更加不同的变化。

[0101] 本发明实施例通过对比栅下界面态时常数与栅压的变化趋势，进一步反映了GaN器件栅下界面态的物理特性，得到电应力对栅下界面态时常数的影响，从而进一步得到GaN器件可靠性的情况。

[0102] 本发明实施例测试方法通过多个角度全面深入地了解电应力对GaN器件栅下界面态的物理特性的影响，为研究器件电应力可靠性提供了选择。

[0103] 实施例四

[0104] 本发明实施例还提供了一种用于进行测试电应力可靠性的GaN器件的制备方法，请参见图7，图7为本发明实施例提供的一种制备GaN器件的流程示意图，具体包括步骤：

[0105] S11、选取衬底1；

[0106] 选取蓝宝石作为AlGaN/GaN外延结构的衬底，采用蓝宝石作为衬底是因为GaN没有经济可用的天然衬底，GaN的生长只能通过一些异质衬底进行外延，而且在蓝宝石衬底上生长GaN，因晶格不匹配造成的缺陷相比其他衬底要小，同时蓝宝石价格较低。

[0107] S12、在衬底1上生长AlN成核层2；

[0108] 采用金属有机化合物化学气相沉淀(Metal-organic Chemical  Vapor Deposition，MOCVD)方法在蓝宝石衬底1上生长一层AlN成核层2。AlN成核层也叫AlN插入层，AlN成核层插在蓝宝石衬底与GaN缓冲层之间，一方面可以减小衬底与GaN之间的晶格失配，另一方面是由于GaN与AlN热膨胀系数相近，可以防止热应力对器件损伤，减小晶体中的缺陷的产生。

[0109] S13、在所述AlN成核层2上生长GaN缓冲层3；具体的，采用MOCVD方法在AlN成核层2上生长GaN缓冲层3；其中，GaN缓冲层的材料为非故意掺杂的GaN。

[0110] S14、在所述GaN缓冲层3上生长AlGaN势垒层4；具体的，采用MOCVD方法在GaN缓冲层3上生长AlGaN势垒层4。

[0111] S15、在所述AlGaN势垒层4上生长欧姆金属并进行退火处理，形成欧姆接触电极5；

[0112] 具体的，利用MOCVD方法、在850℃的氮气氛围中，在AlGaN势垒层上依次生长欧姆金属Ti/Al/Ni/Au，Ti/Al/Ni/Au的厚度分别为22/140/55/45nm，然后退火30s，使得欧姆金属下沉到GaN缓冲层，形成欧姆接触电极；欧姆接触电极的形状为圆环状，请参见图8b。

[0113] S16、在所述AlGaN势垒层4上生长SiN钝化层6；

[0114] 具体的，利用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)方法在AlGaN势垒层上生长Si3N4，形成Si3N4钝化层。

[0115] S17、在所述AlGaN势垒层4上生长肖特基接触电极7；

[0116] 具体的，利用MOCVD方法，在AlGaN势垒层上依次生长Ni/Au/Ni，Ni/Au/Ni的厚度分别为45/200/20nm，最终形成圆形的肖特基接触电极，肖特基接触电极的外围围绕圆环状的欧姆接触电极。其中，肖特基接触电极即为栅极。

[0117] 请参见图8a-图8b，图8a-图8b为本发明实施例提供的一种GaN器件的结构示意图，其中图8a为横截面示意图，图8b为顶视图。所制备的GaN器件中的肖特基接触电极对应的区域为所述肖特基接触区域；进一步的，肖特基接触区域包括两处：肖特基接触金属、肖特基接触金属与AlGaN势垒层接触的区域。

[0118] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。