本发明公开了一种应用于半导体器件超高速实时表征的信号同步方法，该方法利用绝缘层上金属‑氧化物‑半导体场效应晶体管的特点，得到激励信号与响应信号的时间延迟，获得作为超高速实时表征的系统总延时，对其中一路信号进行时序平移，并再次重复上述步骤，判断系统总延时是否小于设定阈值，如果不满足则重复上述步骤，否则完成激励信号与响应信号时序同步，可以进行超高速实时表征。本发明简单易行、准确可靠地解决了超高速表征中激励信号与响应信号无法准确地时序同步，导致超高速实时表征难以实现的困难；本发明同步精度极高。本发明适用范围广泛，可用于结、电容、晶体管、存储器、阵列单元等各类半导体器件的超高速表征。
1.一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，该方法包括以下步骤：
(1)利用绝缘层上氧化硅衬底的金属-氧化物-半导体场效应晶体管SOI MOSFET器件与衬底之间由一层隐埋的氧化层隔开，且寄生电容非常小的特点，选取SOIMOSFET作为被测器件，被测器件的金属电极为“地-信号-地”结构，以适用于高速电学测试；
(2)通过激励信号产生单元向被测器件的栅端施加激励信号，漏端不施加任何偏置信号，同时通过响应信号采集单元采集被测器件的漏端响应信号，并同时通过激励信号产生单元向响应信号采集单元发送同步信号；
(3)比较响应信号的尖峰处最大值的时间点t1与相对应的同步信号的上升沿到高电平之间的转折点的时间点t2，将两个时间点t1与t2的差值作为时间延迟Δt，即为激励信号与响应信号之间由于传输路径长度不同而导致的时间延迟，亦为超高速实时表征的系统总延时；
(4)根据时间延迟Δt对其中一路信号进行时序平移，在平移的过程中重复步骤(3)，直到时间延迟Δt小于设定的时间延迟阈值τ，完成激励信号与响应信号的时序同步，实现半导体器件超高速实时表征。
2.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述激励信号为使被测器件开启的电压信号，包括但不限于阶梯式脉冲信号、三角波、锯齿波以及上述信号的组合。
3.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述同步信号是与激励信号形状、幅度、相位完全相同，时序完全同步的信号。
4.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述激励信号产生单元、响应信号采集单元、被测器件均接入公共接地端。
5.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述激励信号产生单元为能够产生并输出所述激励信号的设备，包括但不限于任意信号发生器、任意波形发生器、脉冲发生器、码型发生器。
6.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述响应信号采集单元包含但不限于含高速模拟-数字转换器的测量模块、数字存储示波器、数字荧光示波器、采样示波器。
7.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述激励信号和响应信号的频率不小于100MHz。
8.根据权利要求7所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述响应信号采集单元的极限带宽满足能够完整采集响应信号的要求。
9.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，所述时间延迟阈值不大于激励信号周期的0.1％。
10.根据权利要求1所述的一种应用于半导体器件超高速实时表征的信号同步方法，其特征在于，通过得到激励信号与响应信号的时间延迟，将激励信号与响应信号在时序上一一准确对应，实现半导体器件超高速实现表征。
一种应用于半导体器件超高速实时表征的信号同步方法
技术领域
[0001] 本发明属于半导体器件测试领域，具体涉及一种在对半导体器件进行超高速表征时，对激励信号与响应信号进行时序同步，从而实现超高速实时表征的方法。
背景技术
[0002] 随着摩尔定律的不断发展，晶体管尺寸不断缩小，各种新颖的器件结构和沟道材料出现在当前先进的工艺节点中。随着更小尺寸的晶体管研发更加困难，从工艺制造、电性测量到可靠性评价，学术界和工业界都逐渐提出了需要提高半导体表征速度的要求，以加深对物理机制的理解，研发更先进的半导体器件。而传统的直流测试方法通过线性扫描电压或者电流从而获得完整的电流-电压、电容-电压信息，通常这一测试过程需要大约几秒钟，远远不能满足上述要求，往往需要高速表征。
[0003] 在高速表征中，多路信号在传输线上不可避免地存在寄生电阻和寄生电容，而且其大小分布不均。同时，各路信号经由的传输路径的长度也不一致，从而导致各路信号间存在一定的时间延迟。该时间延迟主要表现在在信号采集端可以明显地观测到各路信号之间的时序明显地不同步。在低速半导体表征时并不会带来太大的问题；对于超高速非实时表征，也不需要严格的时序同步，因为非实时表征都是在施加了激励信号后，再去采集响应信号的，而且采集响应信号时并不考虑此时的激励信号的任何信息。但是，对于常规电流-电压测量和电容-电压测量，在将表征速度提升为超高速时，必须实现超高速实时表征，如进行超高速电流-电压表征时，会得到响应电流信号随时间的变化关系、激励电压信号随时间的变化关系，此时，需要将响应电流信号的时间与激励电压信号的时间进行时序同步，才能将响应电流信号与所施加的激励电压信号一一对应。因此，信号同步是在对半导体器件进行超高速实时表征时，亟待解决的一个技术难题。
发明内容
[0004] 本发明的目的在于针对现有技术的不足，提供一种导体器件超高速实时表征的信号同步方法，特别是解决激励信号与响应信号的时序同步问题
[0005] 本发明的目的在于通过以下技术方案实现：一种应用于半导体器件超高速实时表征的信号同步方法，该方法包括以下步骤：
[0006] (1)采用绝缘层上氧化硅衬底的金属-氧化物-半导体场效应晶体管SOI MOSFET作为被测器件，被测器件的金属电极为“地-信号-地”结构，以适用于高速电学测试；
[0007] (2)通过激励信号产生单元向被测器件的栅端施加激励信号，漏端不施加任何偏置信号，同时通过响应信号采集单元采集被测器件的漏端响应信号，并同时通过激励信号产生单元向响应信号采集单元发送同步信号；
[0008] (3)比较响应信号的尖峰处最大值的时间点t1与相对应的同步信号的上升沿到高电平之间的转折点的时间点t2，将两个时间点t1与t2的差值作为时间延迟Δt，即为激励信号与响应信号之间由于传输路径长度不同而导致的时间延迟，亦为超高速实时表征的系统总延时；
[0009] (4)根据时间延迟Δt对其中一路信号进行时序平移，在平移的过程中重复步骤(3)，直到时间延迟Δt小于设定的时间延迟阈值τ，完成激励信号与响应信号的时序同步，实现半导体器件超高速实时表征。
[0010] 进一步地，所述激励信号为使被测器件开启的电压信号，包括但不限于阶梯式脉冲信号、三角波、锯齿波以及上述信号的组合。
[0011] 进一步地，所述同步信号是与激励信号形状、幅度、相位完全相同，时序完全同步的信号。
[0012] 进一步地，所述激励信号产生单元、响应信号采集单元、被测器件均接入公共接地端。
[0013] 进一步地，所述激励信号产生单元为能够产生并输出所述激励信号的设备，包括但不限于任意信号发生器、任意波形发生器、脉冲发生器、码型发生器。
[0014] 进一步地，所述响应信号采集单元包含但不限于含高速模拟-数字转换器的测量模块、数字存储示波器、数字荧光示波器、采样示波器。
[0015] 进一步地，所述激励信号和响应信号的频率不小于100MHz。
[0016] 进一步地，所述响应信号采集单元的极限带宽满足能够完整采集响应信号的要求。
[0017] 进一步地，所述时间延迟阈值不大于激励信号周期的0.1％。
[0018] 进一步地，通过得到激励信号与响应信号的时间延迟，将激励信号与响应信号在时序上一一准确对应，实现半导体器件超高速实现表征。
[0019] 本发明的有益效果在于：第一，本发明简单易行、准确可靠地解决了超高速表征中激励信号与响应信号无法准确地时序同步，导致超高速实时表征难以实现的困难；第二，本发明同步精度极高，时间延迟小于100fs。第三，本发明适用范围广泛，可用于结、电容、晶体管、存储器、阵列单元等各类半导体器件的超高速表征。
附图说明
[0020] 图1为本发明所述需要进行信号同步的超高速实时表征系统模块图。
[0021] 图2为发明所述进行信号同步方法的流程图。
[0022] 图3为本发明一实施例中进行信号同步前作为激励信号的栅极电压信号与作为响应信号的漏极电流信号之间存在明显时间延迟的示意图。
[0023] 图4为本发明一实施例中利用SOI MOSFET对激励信号和响应信号进行同步的过程。
[0024] 图5为本发明一实施例中作为激励信号的栅极电压信号与作为响应信号的漏极电流信号之间完成时序同步后的示意图。
具体实施方式
[0025] 下面结合附图及具体实施例对本发明的技术方案进行详细说明。
[0026] 图1所示为本发明所述需要进行信号同步的超高速实时表征系统模块图所述需要进行超高速实时表征的系统包含：激励信号产生单元101、响应信号采集单元102、被测器件103、公共接地端104，激励信号产生单元101产生激励信号201，经由一根高频线缆施加在SOI MOSFET的栅端，在SOI MOSFET的漏端不施加任何偏置电压，此时SOI MOSFET的漏端电流为响应信号202，它经由一根高频线缆传输至响应信号采集单元102，同时激励信号产生单元101产生同步信号203，经由一根高频线缆直接输入至响应信号采集单元102；激励信号产生单元101、响应信号采集单元102、被测器件103均接入整个表征系统的公共接地端104。
[0027] 图2所示为发明所述进行信号同步方法的流程图。信号同步方法的具体步骤为：
[0028] (1)采用绝缘层上氧化硅衬底的金属-氧化物-半导体场效应晶体管SOI MOSFET作为被测器件，被测器件的金属电极为“地-信号-地”结构，以适用于高速电学测试；
[0029] (2)通过激励信号产生单元向被测器件的栅端施加激励信号，漏端不施加任何偏置信号，同时通过响应信号采集单元采集被测器件的漏端响应信号，并同时通过激励信号产生单元向响应信号采集单元发送同步信号；
[0030] (3)比较响应信号的尖峰处最大值的时间点t1与相对应的同步信号的上升沿到高电平之间的转折点的时间点t2，将两个时间点t1与t2的差值作为时间延迟Δt，即为激励信号与响应信号之间由于传输路径长度不同而导致的时间延迟，亦为超高速实时表征的系统总延时；
[0031] (4)根据时间延迟Δt对其中一路信号进行时序平移，在平移的过程中重复步骤(3)，直到时间延迟Δt小于设定的时间延迟阈值τ，完成激励信号与响应信号的时序同步，实现半导体器件超高速实时表征。
[0032] 图3给出了本发明一实施例中进行信号同步前作为激励信号的栅极电压信号与作为响应信号的漏极电流信号之间存在明显的时间延迟。测试的半导体器件为SOI MOSFET，栅长1μm，栅宽为64μm。向被测SOI MOSFET的栅端施加一个上升沿和下降沿为1ns，高电平时间2ns，周期为10ns的脉冲作为激励信号，如图中浅灰色实线所示，在被测器件的漏端施加固定的工作电压50V，同时在被测器件的漏端监测源漏电流作为响应信号，如图中是深灰色虚线所示。很明显，响应信号与激励信号之间存在着明显的时间延迟。这是因为栅极电压信号，即所述同步信号，是由激励信号产生单元仅仅经由一根高频线缆传输至响应信号采集单元的；而源漏电流信号是先由激励信号产生单元经由一根高频线缆传输至被测器件使被测器件产生响应，再将被测器件的响应经由另一根高频线缆传输至信号采集单元，共计两根高频线缆。由于激励信号与响应信号传输路径长度不同，所以存在着明显的时间延迟。
[0033] 图4所示为本发明一实施例中利用SOI MOSFET对激励信号和响应信号进行同步的过程。相比标准电阻等其他校准结构，SOI MOSFET有着天生的优势，在SOI MOSFET中，器件仅制造于表层很薄的硅膜中，器件与衬底之间由一层隐埋的氧化层隔开，其寄生电容主要来自于隐埋的氧化层，相比其他半导体器件，其寄生电容非常小，而且SOI的结电容和连线电容也都很小，可以跟随高频信号的变化实现高速开关，所以非常适用于超高速表征的校准与同步。向被测SOI MOSFET的栅端施加一个上升沿和下降沿为1ns，高电平时间2ns，周期为10ns的脉冲作为激励信号，同步信号为与栅极激励信号形状、幅度、相位完全相同，时序完全同步的信号，如图中浅灰色实线所示，在被测器件的漏端不施加任何电压信号，在被测器件的漏端监测源漏电流作为响应信号，如图中是深灰色虚线所示，读取源漏电流信号的尖峰最大值处的时间点t1与相对应的同步信号的上升沿到高电平之间的转折点的时间点t2的差值作为时间延迟Δt，约为4.6ns。
[0034] 图5给出了本发明一实施例中作为激励信号的栅极电压信号与作为响应信号的漏极电流信号之间完成时序同步后的示意图。按照图4给出的时间延迟，对于图3所示的源漏电流信号进行时序平移，使之与栅极电压信号之间的时间延迟Δt小于所设定的时间延迟阈值τ(此时τ＝100fs)，完成信号的时序同步，方可进行超高速的实时表征。
[0035] 上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。
